KR20100020771A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20100020771A
KR20100020771A KR1020080079517A KR20080079517A KR20100020771A KR 20100020771 A KR20100020771 A KR 20100020771A KR 1020080079517 A KR1020080079517 A KR 1020080079517A KR 20080079517 A KR20080079517 A KR 20080079517A KR 20100020771 A KR20100020771 A KR 20100020771A
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
semiconductor chip
wafer
semiconductor package
Prior art date
Application number
KR1020080079517A
Other languages
English (en)
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080079517A priority Critical patent/KR20100020771A/ko
Publication of KR20100020771A publication Critical patent/KR20100020771A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 반도체 패키지의 제조 방법은, 상면에 다수의 본딩 패드들이 구비된 복수개의 반도체 칩들을 포함하는 웨이퍼의 상기 상면과 마주하는 하면 상에 휨 방지 부재를 부착하는 단계; 상기 웨이퍼를 다수의 반도체 칩들로 개별화하는 단계; 상기 개별화된 각 반도체 칩의 상기 본딩 패드들 및 상기 각 본딩 패드들과 대응하는 상면 부분에 형성된 기판의 접속패드들을 접속 부재들을 매개로 전기적으로 연결하는 단계; 및 상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단계를 포함한다.

Description

반도체 패키지의 제조 방법{Method for fabricating semiconductor package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는, 플립 칩 타입의 반도체 패키지 제조 방법에 관한 것이다.
각종 전기/전자 제품의 크기가 소형화되는 추세에 따라, 한정된 크기의 기판에 보다 많은 수의 칩을 실장시켜 소형이면서도 고용량을 달성하고자 하는 많은 연구가 전개되고 있고, 이에 따라, 기판 상에 실장되는 반도체 패키지의 크기 및 두께가 점차 감소되고 있는 실정이다.
전형적인 반도체 패키지는 금속와이어를 매개로 인쇄회로 기판과 전기적으로 연결되며, 금속와이어를 이용한 전기적 연결은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 칩과 인쇄회로기판 사이의 전기적 신호 전달 길이가 길고 패키지의 크기가 크다는 불리함이 있다.
이에, 전형적인 반도체 패키지의 크기 및 전기적 특성을 개선시키기 위하여 플립 칩(Flip chip) 타입의 반도체 패키지가 제안되었으며, 플립 칩 타입 반도체 패키지는 반도체 칩의 본딩 패드와 기판의 접속 패드 간에 구비된 범프(Bump)를 통해 전기적인 연결이 이루어진 구조를 갖는다.
한편, 플립 칩 타입 반도체 패키지는 반도체 칩과 기판의 열팽창계수 차이로 인하여 그들과 접합된 범프의 상,하부 면에 전단 응력이 부가되어 솔더 접합 부분에 크랙(Crack)이 발생할 가능성이 크다. 또한, 범프의 높이로 인해 반도체 칩과 기판 사이에 갭(Gap)이 형성되어 반도체 칩의 지지력이 약화되는 경우가 있다.
이를 방지하기 위하여, 플립 칩 타입 반도체 패키지에서는 액상의 충진재 형성 물질을 주입 및 경화시키는, 소위, 언더필 공정을 수행하여 반도체 칩과 인쇄회로기판 사이에 충진재를 형성한다.
그러나, 최근 반도체 패키지의 소형화를 구현하기 위하여 반도체 칩의 두께가 얇아짐에 따라 반도체 칩에 휨(Warpage)이 발생하게 되고, 상기 휨은 반도체 칩과 기판 사이에 충진재를 개재시키는, 소위, 언더필 공정 공정을 수행하기 어렵게 하는 원인이 되었다.
즉, 반도체 칩의 두께가 얇아짐에 따라 범프를 매개로 기판 상에 부착된 반도체 칩의 가장자리 부분이 기판의 방향으로 휘어지게 되어 기판과 반도체 칩 사시의 간격이 좁아진다. 이에 따라, 액상의 충진재 형성 물질이 반도체 칩과 기판 사이에 주입되지 못하여 경우가 발생하게 되며, 충진재의 불완전한 충진에 의해 반도체 칩들과 기판의 사이 공간에 제품의 신뢰성을 저하시키는 보이드가 발생하게 된다.
또한, 반도체 칩의 휨에 의해 범프가 반도체 칩 및 기판으로부터 분리되는 현상 등이 발생하여 전기적인 연결에 문제가 발생한다.
본 발명은 얇은 두께를 갖는 반도체 칩의 휨을 방지하여 안정적으로 충진재 형성 공정을 수행할 수 있는 플립 칩 타입의 반도체 패키지 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지의 제조 방법은, 상면에 다수의 본딩 패드들이 구비된 복수개의 반도체 칩들을 포함하는 웨이퍼의 상기 상면과 마주하는 하면 상에 휨 방지 부재를 부착하는 단계; 상기 웨이퍼를 다수의 반도체 칩들로 개별화하는 단계; 상기 개별화된 각 반도체 칩의 상기 본딩 패드들 및 상기 각 본딩 패드들과 대응하는 상면 부분에 형성된 기판의 접속패드들을 접속 부재들을 매개로 전기적으로 연결하는 단계; 및 상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단계를 포함한다.
상기 웨이퍼의 하면 상에 휨 방지 부재를 부착하는 단계 전, 웨이퍼의 하면을 연마하여 상기 반도체 칩들의 두께를 줄이는 단계를 더 포함한다.
상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단계 후, 상기 각 반도체 칩 하면에 부착된 휨 방지 부재를 제거하는 단계를 더 포함한다.
상기 휨 방지 부재는 테이프로 형성한다.
상기 테이프는 내부에 유리섬유(Glass fiber)를 함유하여 형성한다.
상기 테이프는 내부에 금속플레이트(Metal plate)를 함유하여 형성한다.
상기 테이프는 내부에 금속 섬유(Metal fiber)를 함유하여 형성한다.
상기 접속 부재는 범프를 포함한다.
본 발명은 얇은 두께를 갖는 반도체 칩의 하면에 휨 방지 부재를 형성하여 충진재 형성 공정을 수행함으로써 반도체 칩과 기판 사이에 용이하게 충진재를 형성할 수 있으며, 이에 따라, 충진재의 불완전한 형성으로 발생하는 보이드를 방지할 수 있고, 이에 따라, 신뢰성이 향상된 박형 반도체 패키지를 제조할 수 있다.
또한, 반도체 칩의 휨이 방지되어 범프가 반도체 칩 및 기판으로부터 분리되는 현상 등을 방지할 수 있어 전기적 특성이 향상된 박형 반도체 패키지를 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 그의 제조 방법에 대하여 상세히 설명하지만, 본 발명은 하기의 실시예들에 제한된 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 반도체 패키지를 다양한 다른 형태로 구현 할 수 있을 것이다.
본 발명에 따른 반도체 패키지의 제조 방법은, 상면에 다수의 본딩 패드들이 구비된 복수개의 반도체 칩들을 포함하는 웨이퍼의 상기 상면과 마주하는 하면 상에 휨 방지 부재를 부착하는 단계; 상기 웨이퍼를 다수의 반도체 칩들로 개별화하는 단계; 상기 개별화된 각 반도체 칩의 상기 본딩 패드들 및 상기 각 본딩 패드들과 대응하는 상면 부분에 형성된 기판의 접속패드들을 접속 부재들을 매개로 전기적으로 연결하는 단계; 및 상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단 계를 포함한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 상면에 다수의 본딩 패드(112)들이 구비되고, 소자의 제조 공정이 완료된 복수개의 반도체 칩(110)들을 포함하는 웨이퍼(110a)의 상면에 백그라인딩용 테이프(미도시)를 부착한다.
그런 다음, 웨이퍼(110a)의 상면과 마주하는 웨이퍼(110a)의 하면에 백그라인딩 공정으로 웨이퍼(110a)의 하면을 연마하여 각 반도체 칩(110)들의 두께를 줄인다.
이어서, 상기 백그라인딩 테이프를 제거한다.
도 1b를 참조하면, 두께가 줄어든 웨이퍼(110a)의 하면 상에 웨이퍼(110a)를 칩 단위로 절단할 경우 발생하는 각 반도체 칩(110)들의 휨을 방지하기 위하여 휨 방지 부재(120)를 부착한다.
휨 방지 부재(120)는 반도체 칩(110)의 가장자리 부분이 휘는 방향으로 작용하는 응력과 반대되는 방향으로 응력이 작용하는 특성을 갖는 고강성의 테이프를 포함하며, 바람직하게, 접착성을 갖는 테이프를 포함한다. 자세하게, 휨 방지 부재(120)는 내부에 유리섬유(Glass fiber) 및 금속섬유(Metal fiber)가 함유된 테이프로 형성하거나 반도체 칩(110)에서 발생하는 열을 외부로 신속하게 방출시키기 위하여 내부에 금속플레이트(Metal plate)를 함유하는 테이프로 형성한다.
그런 다음, 반도체 칩(110)들의 상면에 구비된 각 본딩 패드(112)들 상에 전 기적인 연결을 위한 접속 부재(130)를 형성한다. 접속 부재(130)는 공지된 다양한 종류의 전기적 연결 구성물을 포함하며, 바람직하게, 범프로 형성한다.
도 1c를 참조하면, 상기 웨이퍼를 절단하여 상기 웨이퍼를 다수의 반도체 칩(110)들로 개별화한다. 휨 방지 부재(120)는 상기 웨이퍼의 절단시, 반도체 칩(110)들과 함께 절단되어 각 반도체 칩(110)의 하면에 배치된다.
이후, 개별화된 각 반도체 칩(110)들을 상면에 각 반도체 칩(110)의 각 본딩 패드(112)들과 대응하는 부분에 접속 패드(142)들이 형성된 기판(140)의 상면 상에 접속 부재(130)을 매개로 부착하여 반도체 칩(110)과 기판(140)을 전기적으로 연결시킨다.
반도체 칩(110)과 기판(140)의 연결은 접속 부재(130)를 기판(140)의 접속 패드(142) 상에 형성한 후, 기판(140)의 상면 상에 상면에 다수의 본딩 패드(112)들이 구비되고 하면에 휨 방지 부재(130)가 부착된 반도체 칩(110)을 부착하는 방법으로 수행할 수 있다.
도 1d를 참조하면, 접속 부재(130)를 매개로 연결된 반도체 칩(110)과 기판(130)의 사이 공간에 충진재(150)를 형성시킨다. 충진재(150)는 반도체 칩(110)과 기판(140)의 열팽창 계수 차이로 인하여 접속 부재(130)의 상,하부 면에 전단 응력이 부가되어 발생하는 솔더 접합 부분의 크랙과 같은 변형을 방지하기 위하여 형성한다. 충진재(150)는 공지된 바와 같이, 충진재 형성 물질을 주입 및 경화시키는 방법으로 형성하며, 휨 방지 부재(120)에 의해 반도체 칩(110)의 휨이 방지됨에 따라 충진재(150) 형성 공정은 용이하게 수행될 수 있다.
그런 다음, 반도체 칩(110) 하면의 상기 휨 방지 부재를 제거한다.
이어서, 상기 기판(140)의 상면 상에 반도체 칩(110)을 덮는 봉지부(160)를 형성하고, 기판(140)의 하면에 솔더볼과 같은 외부접속단자를 부착하여 본 발명에 따른 플립 칩 타입의 반도체 패키지(100) 제조를 완료한다.
한편, 도 2는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.
도 2는 앞서 도 1a 내지 도 1d에 도시 및 설명된 반도체 패키지와 실질적으로 동일한 구성 요소를 포함한다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.
도 2를 참조하면, 상기 도 1d에 도시된 바와 같이 충진재(150)를 형성한 후, 기판(140)의 상면 상에 하면에 휨 방지 부재(120)가 부착된 반도체 칩(110)을 덮도록 봉지부(160)를 형성한다. 이때, 휨 방지 부재(120)는, 바람직하게, 반도체 칩(110)에서 발생하는 열을 신속하게 외부로 방출시키기 위하여 내부에 금속 플레이트가 함유된 테이프로 이루어진다.
그런 다음, 상기 기판(140)의 상면 상에 반도체 칩(110)의 측면을 덮는 봉지부(160)를 형성하고, 기판(140)의 하면에 솔더볼과 같은 외부접속단자를 부착하여 본 발명에 따른 플립 칩 타입의 반도체 패키지(100) 제조를 완료한다.
아울러, 반도체 칩(110)의 하면으로 봉지부(160)가 형성되지 않는 반도체 패키지의 경우, 휨 방지 부재(120)로 금속 플레이트가 함유된 테이프를 사용하는 것 이 바람직하다.
이상에서와 같이, 본 발명은 얇은 두께를 갖는 반도체 칩을 이용하여 플립 칩 타입의 박형 반도체 패키지를 형성하는 경우, 얇은 두께의 반도체 칩에 의해 반도체 칩과 기판 사이에 충진재가 불완전하게 형성되는 것을 방지하기 위하여 반도체 칩의 하면에 휨 방지 부재를 형성한 후, 충진재 형성 공정을 수행한다.
따라서, 상기 휨 방지 부재에 의해 반도체 칩의 휨이 방지되어 반도체 칩과 기판 사이에 용이하게 충진재를 형성할 수 있음에 따라, 충진재의 불완전한 형성으로 발생하는 보이드를 방지할 수 있고, 이에 따라, 신뢰성이 향상된 박형 반도체 패키지를 제조할 수 있다.
또한, 반도체 칩의 휨이 방지되어 범프가 반도체 칩 및 기판으로부터 분리되는 현상 등을 방지할 수 있어 전기적 특성이 향상된 박형 반도체 패키지를 제조할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도.

Claims (8)

  1. 상면에 다수의 본딩 패드들이 구비된 복수개의 반도체 칩들을 포함하는 웨이퍼의 상기 상면과 마주하는 하면 상에 휨 방지 부재를 부착하는 단계;
    상기 웨이퍼를 다수의 반도체 칩들로 개별화하는 단계;
    상기 개별화된 각 반도체 칩의 상기 본딩 패드들 및 상기 각 본딩 패드들과 대응하는 상면 부분에 형성된 기판의 접속패드들을 접속 부재들을 매개로 전기적으로 연결하는 단계; 및
    상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단계;
    를 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼의 하면 상에 휨 방지 부재를 부착하는 단계 전, 웨이퍼의 하면을 연마하여 상기 반도체 칩들의 두께를 줄이는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 각 반도체 칩과 기판 사이에 충진재를 형성하는 단계 후, 상기 각 반도체 칩 하면에 부착된 휨 방지 부재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 휨 방지 부재는 테이프로 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 4 항에 있어서,
    상기 테이프는 내부에 유리섬유(Glass fiber)를 함유하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제 4 항에 있어서,
    상기 테이프는 내부에 금속플레이트(Metal plate)를 함유하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제 4 항에 있어서,
    상기 테이프는 내부에 금속 섬유(Metal fiber)를 함유하여 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 접속 부재는 범프를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020080079517A 2008-08-13 2008-08-13 반도체 패키지의 제조 방법 KR20100020771A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080079517A KR20100020771A (ko) 2008-08-13 2008-08-13 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080079517A KR20100020771A (ko) 2008-08-13 2008-08-13 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100020771A true KR20100020771A (ko) 2010-02-23

Family

ID=42090718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079517A KR20100020771A (ko) 2008-08-13 2008-08-13 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100020771A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078658A (ko) * 2014-12-24 2016-07-05 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
KR20170029892A (ko) * 2015-09-08 2017-03-16 삼성전자주식회사 튜브형 렌즈, 그 튜브형 렌즈를 포함한 ｏｅｓ 장치, 그 ｏｅｓ 장치를 포함한 플라즈마 모니터링 시스템 및 그 시스템을 이용한 반도체 소자 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078658A (ko) * 2014-12-24 2016-07-05 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
KR20170029892A (ko) * 2015-09-08 2017-03-16 삼성전자주식회사 튜브형 렌즈, 그 튜브형 렌즈를 포함한 ｏｅｓ 장치, 그 ｏｅｓ 장치를 포함한 플라즈마 모니터링 시스템 및 그 시스템을 이용한 반도체 소자 제조방법

Similar Documents

Publication Publication Date Title
US8174114B2 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP4705748B2 (ja) 半導体装置の製造方法
JP4899406B2 (ja) フリップチップ型半導体装置
US6856015B1 (en) Semiconductor package with heat sink
JP5543086B2 (ja) 半導体装置及びその製造方法
US20050250252A1 (en) Low warpage flip chip package solution-channel heat spreader
JP2007103737A (ja) 半導体装置
JP2002289769A (ja) 積層型半導体装置およびその製造方法
JP5104734B2 (ja) 高信頼半導体装置の生産方法及びシステム
KR20090018442A (ko) 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
TWI741207B (zh) 半導體裝置
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP4620553B2 (ja) 半導体装置の製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP4626445B2 (ja) 半導体パッケージの製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
US8035220B2 (en) Semiconductor packaging device
KR20100020771A (ko) 반도체 패키지의 제조 방법
JP6792322B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination