JP5245917B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5245917B2
JP5245917B2 JP2009049128A JP2009049128A JP5245917B2 JP 5245917 B2 JP5245917 B2 JP 5245917B2 JP 2009049128 A JP2009049128 A JP 2009049128A JP 2009049128 A JP2009049128 A JP 2009049128A JP 5245917 B2 JP5245917 B2 JP 5245917B2
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor chip
stiffener
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009049128A
Other languages
English (en)
Other versions
JP2010205887A (ja
Inventor
茜 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2009049128A priority Critical patent/JP5245917B2/ja
Publication of JP2010205887A publication Critical patent/JP2010205887A/ja
Application granted granted Critical
Publication of JP5245917B2 publication Critical patent/JP5245917B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、配線基板、半導体パッケージあるいは機能モジュール等の半導体装置に関する。
近年、絶縁層に樹脂フィルムを用いた配線基板が多く用いられるようになった。絶縁フィルムを用いた配線基板は、基板全体の厚みを抑えることが出来る点で大変優れている。しかし、薄い基板は反りが生じやすく、また反りによって半導体チップの実装時に不具合が発生する恐れがある。
薄型の配線基板の補強として、スティフナを貼り付ける方法が知られている（特許文献１)。スティフナを貼り付けることにより、基板全体の反りを低下させることができる。このスティフナ付き配線基板には、半導体チップとスティフナの間に薄型の配線基板のみの部分が存在する。薄型の配線基板のみの部分は半導体チップ、スティフナ等の剛性の高い材料に保持されていないため、これらの部分と比較して強度が低い。温度サイクル等の負荷をかけた際に、応力が薄型の配線基板のみの部分に集中する恐れがある。
スティフナと薄型の配線基板の間の強度を高める方法として、補強樹脂を充填する方法（特許文献２）、第二のスティフナを配置する方法が報告されている(特許文献３)。補強樹脂および第二のスティフナを固定する樹脂にはエポキシ樹脂が用いられている。
特開平１１−２８４０９７号公報 特開２０００−１３３７４１号公報 特開２００７−２２７５５０号公報
薄型の配線基板の半導体チップとスティフナの間を埋めるためには、エポキシ樹脂等の熱硬化樹脂は、弾性率が高く変形しにくいために適さない。弾性率が高い樹脂で補強すると、温度サイクル等による熱膨張などに耐え切れず、クラック等が発生する恐れがあるからである。そこで本発明では、弾性率が低く変形しやすい樹脂を用いて半導体チップとスティフナの間を埋め、柔軟性を有しながら配線基板を保護することが可能となる、信頼性の優れた半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明は、半導体チップの搭載された導電パターンを有する配線基板において、該配線基板上には前記半導体チップとスティフナと、前記半導体チップと前記スティフナの間の領域の前記配線基板上に保護樹脂を具備し、前記半導体チップと前記配線基板の間にアンダーフィル層を具備し、前記保護樹脂は、弾性率が０．５ＭＰａ以上１０ＭＰａ以下の、シリコーン樹脂またはウレタン樹脂から選択された材料であり、前記配線基板の厚さが０．０５ｍｍ以上０．６ｍｍ以下であることを特徴とする半導体装置である。
また、本発明は、前記保護樹脂の厚さが６０μｍ以上であることを特徴とする請求項１記載の半導体装置である。
また、本発明は、前記半導体チップと前記配線基板が、フリップチップ接続されていることを特徴とする請求項１または２に記載の半導体装置である。
また、本発明は、前記半導体チップと前記スティフナ上部まで前記保護樹脂が形成され、かつ、前記保護樹脂層上にリッドが形成されていることを特徴とする求項１から３の何れか一項記載の半導体装置である。
半導体チップとスティフナの間を弾性率の低い樹脂で満たすことによって、柔軟性を有しながら配線基板を保護することが可能となり、信頼性が高い配線基板、半導体パッケージ、あるいは機能モジュール等となる。
本発明の一実施の形態における半導体装置を示す模式断面図である。 本発明の半導体装置の製造方法の一例を説明する模式断面図である。 本発明の一実施の形態における半導体装置を示す模式断面図である。
本発明の半導体装置１０１は、図１（a）に示されるように、半導体チップ１０４が配線基板１０２に搭載され、基板の外周部にスティフナ１０６を貼り付け、配線基板１０２上の、半導体チップ１０４とスティフナ１０６の間の領域に保護樹脂１０８を充填したことを特徴とする半導体装置１０１である。
本発明の半導体装置１０１では、配線基板１０２上の、半導体チップ１０４とスティフナ１０６の間の領域に保護樹脂１０８を充填することにより、温度サイクル等の負荷がかかった際の半導体装置構成材料の伸縮が緩和され、信頼性を向上させることができる。この効果は特に配線基板１０２が薄い場合に有効である。具体的には、配線基板１０２の厚さが０．０５ｍｍ以上０．６ｍｍ以下のときに特に有効である。０．０５ｍｍ以下であると、配線基板１０２が薄すぎるために保護樹脂１０８による効果が弱く、０．６ｍｍ以上であると、保護樹脂１０８を用いる必要がなくなる。配線基板１０２を薄くすることにより、高密度化、軽量化が期待できる。
配線基板１０２は、ポリイミド等の絶縁樹脂層と銅などの導体層からなる。絶縁樹脂層には、エポキシ系樹脂等を用いることも可能である。導電パターンを一層のみ有する片面配線基板、導電パターンを二層有する両面配線基板、多層の導電パターンを持つ多層配線基板のいずれも使用可能である。配線基板１０２は、図３のように第二の配線基板１１０とはんだボール１１１等を介して接続するための外部接続端子（パッド）を有している。
スティフナ１０６には銅、銅の合金、ステンレス、アルミニウム、４２アロイ等の金属あるいは、樹脂、セラミック等を用いることができる。スティフナ接着剤１０７にはエポキシ系樹脂の接着剤などの公知の接着剤を用いればよい。
保護樹脂１０８には、弾性率が０．５ＭＰａ以上１０ＭＰａ以下の範囲の樹脂を用いることが好ましい。これにより、温度サイクル等における半導体装置構成材料の伸縮を緩和しながら、さらに配線基板１０２を保護することが可能となる。弾性率が０．５ＭＰａ以下だと、容易に変形できるために、保護樹脂１０８としての効力が十分でない。また、弾性率が１０ＭＰａ以上であると、温度サイクル等の負荷をかけた際、半導体装置構成材料の伸縮を緩和できない恐れがある。保護樹脂１０８として、具体的にはシリコーン樹脂を用いることができる。シリコーン樹脂は弾性率が低く、変形しやすいことを特徴とする。これにより、柔軟性を有しながら保護することが可能となる。
保護樹脂１０８の厚さは６０μｍ以上であることが望ましい。６０μｍ以下であると、保護樹脂１０８としての効果を十分に発揮することができない。６０μｍ以上であれば、いずれの厚さでも可能であり、半導体チップ１０４の厚さに応じて厚さを変えることも可能である。半導体チップ１０４、スティフナ１０６の上も保護樹脂１０８で覆い、その上にリッド（蓋体）１０９を配置することもできる。また、シリコーン樹脂の他には、保護樹脂１０８としてウレタン樹脂等を用いることもできる。
本発明に用いる半導体チップ１０４としては、トランジスタ、ダイオード、ＩＣチップ等、さらには、セラミックコンデンサ、セラミック抵抗等の受動部品も搭載可能である。半導体チップ１０４をフェイスダウンしてバンプ１０５で薄型の配線基板１０２に電気接続させるフリップチップ接続は、半導体装置１０１の薄型化、高密度化が図れるために特に効果的であるが、ワイヤボンディング等フェイスアップの半導体チップ１０４を用いることも可能である。
アンダーフィル層１０３を形成する材料には、公知の絶縁樹脂を用いることが可能である。シリカ等のフィラーを含有したエポキシ樹脂を用いることが一般的である。アンダーフィル層１０３を形成することにより、フリップチップ接続のバンプ１０５による接続部を保護するとともに、半導体チップ１０４と配線基板１０２の熱膨張等による効力を緩和することができる。
また、図１（ｂ）に示すように、半導体チップ１０４の上部にリッド１０９を配置しても良い。リッド（蓋体）１０９としては、金属、セラミックス、ガラス等公知の材料を用いることができる。また、保護樹脂１０８を半導体チップ１０４およびスティフナ１０６の上まで塗布し、その上にリッド１０９を取り付けることも可能である。リッド１０９を取り付けることにより、放熱特性を向上させることができる。さらに、剛性を高めることによる信頼性向上の効果も期待できる。また、熱伝導性の高いフィラー等が含まれた保護樹脂１０８を用いて半導体チップ１０４の上まで覆った後にリッド１０９を取り付けることにより、さらに高い放熱効果を発揮させることが可能となる。
次に、本発明の半導体装置１０１の製造方法について説明する。本発明の製造方法は、導電パターンが形成された配線基板１０２にスティフナ１０６を貼り付ける工程、半導体チップ１０４を実装する工程、保護樹脂１０８を充填する工程から構成されている。以下に詳細に説明する。
まず、薄型の配線基板１０２にスティフナ１０６を貼り付ける。少なくとも半導体チップ１０４の搭載部を設けてある導電パターンに、接着剤を介してスティフナ１０６を貼り付ける（図２（ｂ））。スティフナ接着剤１０７には公知の材料を使用可能である。具体的には、エポキシ樹脂の接着剤を使用することができる。このとき、半導体チップ１０４を先に実装することも可能であるが、先にスティフナ１０６を貼り付けることによって薄型の配線基板１０２の反りを低下させることができ、半導体チップ１０４を実装しやすくできる。
次に、スティフナ１０６付き配線基板１０２に半導体チップ１０４を実装する（図２（ｃ））。前述のように、実装方法としては半導体チップ１０４をバンプ１０５で配線基板１０２の配線に電気接続するフリップチップ接続、あるいは、ワイヤボンディング接続等の公知の接続方法を用いることができる。また、フリップチップ接続を行うとき必要に応じてアンダーフィル層１０３を形成する（図２（ｄ））。アンダーフィル層１０３を形成する材料についても、公知の絶縁樹脂を用いることが可能である。具体的には、シリカを充填したエポキシ樹脂を用いることができる。
次に、図２（ｅ）に示すように、保護樹脂１０８を半導体チップ１０４とスティフナ１０６の間に充填する。また、図１（ｃ）で示したように、半導体チップ１０４上にリッド１０９を取り付けた構造としてもよい。
本発明の半導体装置１０１の製造方法として、配線基板１０２に半導体チップ１０４を実装し、アンダーフィル層１０３を形成した後、スティフナ１０６を貼り付け、保護樹脂１０８を充填することも可能である（図２（ｂ'）、（ｃ'））。
以上の工程で、本発明の半導体装置１０１を製造することができる。
＜実施例１＞
本発明に係る半導体装置１０１の実施例１を図面に基づいて以下に説明する。まず図２（ａ）に示すような薄型の配線基板１０２を用意する。薄型の配線基板１０２は、Ｃｕを主体とした導電パターンを有し、絶縁樹脂層にはポリイミドを用いている。次に図２（ｂ）に示すように、エポキシ系樹脂のスティフナ接着剤１０７を用いて、配線基板１０２にスティフナ１０６を貼り付ける。
次に、配線基板１０２の半導体チップ搭載部に半導体チップ１０４を固着し、半導体チップ１０４と配線基板１０２とを電気的に接続する。半導体チップ１０４は配線基板１０２にバンプ１０５で電気接続させフリップチップ接続した。その後、図２（ｄ）に示すように、半導体チップ１０４と配線基板１０２との間にアンダーフィル層１０３を形成する。
次に、図２（ｅ）に示すように、半導体チップ１０４とスティフナ１０６の間を保護樹脂１０８にて充填した。保護樹脂１０８にはシリコーン樹脂を使用した。ここで充填した保護樹脂１０８の厚さは３００μｍであった。以上の工程にて、本発明の半導体装置１０１が製造される。
本発明の半導体装置１０１の信頼性試験を実施するため、本発明の半導体装置１０１を、図３に示すように第二の配線基板１１０に実装する。半導体装置１０１の配線基板１０２の外部接続用端子（パッド）と、第二の配線基板１１０の半導体装置搭載部とをはんだボール１１１で電気的に接続した。
＜比較例１＞
比較例１として、保護樹脂１０８を充填しない半導体装置を製造した。保護樹脂１０８を充填しない点以外は、同様の工程にて製造した後、半導体装置の配線基板１０２の外部接続用端子（パッド）と、第二の配線基板１１０の半導体装置搭載部とをはんだボール１１１で電気的に接続した。
＜比較例２＞
比較例２として、半導体チップ１０４とスティフナ１０６の間にエポキシ系樹脂を充填した半導体装置の配線基板１０２の外部接続用端子（パッド）と、第二の配線基板１１０の半導体装置搭載部とをはんだボール１１１で電気的に接続した。
［温度サイクル試験（ＴＣＴ）による信頼性評価］
実施例１の半導体装置１０１および比較例１及び２によって得られた半導体装置について、信頼性評価試験を行った。試験に用いた配線基板１０２の大きさは４５ｍｍ角であり、スティフナ１０６の開口部分の大きさは３０ｍｍ角である。また、使用した半導体チップ１０４の大きさは、２０ｍｍ角である。
温度サイクル試験（ＴＣＴ）は、気相にて−４０℃の温度条件を３０分と１２５℃の温度条件に３０分さらすサイクルを３５００回繰り返した。各温度の切り替え時間については、装置の能力の許す限り速やかに行った。
保護樹脂１０８を充填した実施例１の半導体装置１０１では、３５００サイクル後も、導体抵抗値上昇率は１０％以下であった。一方、保護樹脂１０８を充填しない比較例１の半導体装置では、断線等によりオープンとなり、導体抵抗値は計測不可能であった。断面観察により、半導体チップ１０４とスティフナ１０６の間の裏面にあるはんだボール１１１にクラックが入っていた。また、エポキシ樹脂を充填した比較例２の半導体装置においても、断線等によりオープンとなり、導体抵抗値は計測不可能であった。比較例１の断面観察により、半導体チップ１０４とスティフナ１０６の間の裏面にあるはんだボール１１１および半導体装置の最外周にあるはんだボール１１１にクラックが入っていた。エポキシ樹脂を充填した比較例２の半導体装置では、アンダーフィル層１０３と充填したエポキシ樹脂との境目にもクラックが観察された。
本発明は、配線基板、半導体パッケージ、あるいは機能モジュール等の半導体装置１０１に使用できる。
１０１・・・半導体装置
１０２・・・配線基板
１０３・・・アンダーフィル層
１０４・・・半導体チップ
１０５・・・バンプ
１０６・・・スティフナ
１０７・・・スティフナ接着剤
１０８・・・保護樹脂
１０９・・・リッド（蓋材）
１１０・・・第二の配線基板
１１１・・・はんだボール

Claims (4)

  1. 半導体チップの搭載された導電パターンを有する配線基板において、該配線基板上には前記半導体チップとスティフナと、前記半導体チップと前記スティフナの間の領域の前記配線基板上に保護樹脂を具備し、
    前記半導体チップと前記配線基板の間にアンダーフィル層を具備し、
    前記保護樹脂は、弾性率が０．５ＭＰａ以上１０ＭＰａ以下の、シリコーン樹脂またはウレタン樹脂から選択された材料であり、
    前記配線基板の厚さが０．０５ｍｍ以上０．６ｍｍ以下であることを特徴とする半導体装置。
  2. 前記保護樹脂の厚さが６０μｍ以上であることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体チップと前記配線基板が、フリップチップ接続されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体チップと前記スティフナ上部まで前記保護樹脂が形成され、かつ、前記保護樹脂層上にリッドが形成されていることを特徴とする求項１から３の何れか一項記載の半導体装置。
JP2009049128A 2009-03-03 2009-03-03 半導体装置 Expired - Fee Related JP5245917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049128A JP5245917B2 (ja) 2009-03-03 2009-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049128A JP5245917B2 (ja) 2009-03-03 2009-03-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2010205887A JP2010205887A (ja) 2010-09-16
JP5245917B2 true JP5245917B2 (ja) 2013-07-24

Family

ID=42967110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049128A Expired - Fee Related JP5245917B2 (ja) 2009-03-03 2009-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JP5245917B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH11284124A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Mining Co Ltd 半導体パッケージ用放熱板一体型補強板およびその製造方法

Also Published As

Publication number Publication date
JP2010205887A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
TWI628750B (zh) 功率覆蓋結構及其製造方法
US7679176B2 (en) Semiconductor device and electronic control unit using the same
JP3437369B2 (ja) チップキャリアおよびこれを用いた半導体装置
JP6302184B2 (ja) 信頼性のある表面実装集積型パワーモジュール
US20090108429A1 (en) Flip Chip Packages with Spacers Separating Heat Sinks and Substrates
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
KR20070038429A (ko) 반도체 장치
JP2009141041A (ja) 電子部品実装用パッケージ
KR20070045894A (ko) 적층형 반도체모듈
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JP2012518893A (ja) 挿入層上に配置されたコンデンサーを有するｉｃパッケージ
KR101697045B1 (ko) 혼성 프레임 패널을 포함하는 상호접속 구조물
US20080116588A1 (en) Assembly and Method of Placing the Assembly on an External Board
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP5245917B2 (ja) 半導体装置
JP4449608B2 (ja) 半導体装置
US20090079062A1 (en) Semiconductor package and electronic device
JP4577980B2 (ja) 実装基板
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
US20060118947A1 (en) Thermal expansion compensating flip chip ball grid array package structure
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5245917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees