JP2013004648A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2013004648A JP2013004648A JP2011132947A JP2011132947A JP2013004648A JP 2013004648 A JP2013004648 A JP 2013004648A JP 2011132947 A JP2011132947 A JP 2011132947A JP 2011132947 A JP2011132947 A JP 2011132947A JP 2013004648 A JP2013004648 A JP 2013004648A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor package
- wiring board
- multilayer wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【課題】半導体パッケージにおいて、半導体素子と、多層配線基板のギャップを液状アンダーフィルによって封止した後、この周囲をバックフィルで埋めるとき、多層配線基板上に搭載されている積層セラコンなどの受動部品が樹脂下に埋没することがある。このような半導体パッケージをPWBなどに2次実装する際、突起電極接合時の熱履歴によって、埋没した積層セラコン下ではんだフラッシュと呼ばれる短絡が発生することがある。
【解決手段】アンダーフィル封止後の半導体パッケージに塗布するバックフィルを、連続気泡多孔体材料とすることで、熱履歴時の樹脂と突起電極膨張から発生する内部圧力の緩和と放熱を行い、樹脂と受動部品間の剥離を防ぐ。これにより半導体パッケージをPWBに2次実装する際に起こりやすいはんだフラッシュを防止する。
【選択図】図2
【解決手段】アンダーフィル封止後の半導体パッケージに塗布するバックフィルを、連続気泡多孔体材料とすることで、熱履歴時の樹脂と突起電極膨張から発生する内部圧力の緩和と放熱を行い、樹脂と受動部品間の剥離を防ぐ。これにより半導体パッケージをPWBに2次実装する際に起こりやすいはんだフラッシュを防止する。
【選択図】図2
Description
本発明は、半導体パッケージ内の接続用電極間あるいは受動部品間の狭ピッチ化に伴う短絡等の発生が抑制され信頼性の高い半導体装置を得ることのできる半導体封止用樹脂組成物およびそれを用いた半導体パッケージの製造方法に関するものである。
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴って各種半導体素子の高密度化が図られている。この結果、半導体素子が搭載された多層配線基板からなる半導体パッケージにおいても、基板の実装面積がますます狭小化し、チップ/パッケージ面積比が大きくなってきている。本発明の分野の半導体パッケージは、半導体素子をエポキシ樹脂などの樹脂によりギャップ間を封止したものであり、近年における電子機器の小型化、高性能化に伴い、薄型、かつ小型化された表面実装型半導体パッケージなどとして広く普及されている。これを受け、半導体素子、積層セラミックコンデンサなどの受動部品同士の隣接距離がますます狭ピッチ化し、本来半導体素子外周を保護するために用いる樹脂(以下、バックフィル)が隣接する受動部品まで到達する形態の半導体パッケージがでてきている。
上記のような実装面積の低減や半導体素子の電極の増加に対応するには、受動部品を表面実装してからのフリップチップ実装が適していると言われている。
従来、表面実装プロセスにおいては、受動部品用の突起電極形成後、高速チップ実装装置などを用いて部品を搭載する。その後のフリップチップ実装プロセスにおいて、半導体素子と多層配線基板を接合した後、両者の約数十μmのギャップに対して、アンダーフィル樹脂を充填することが一般に行われている。これは、熱衝撃による半導体素子と多層配線基板の熱膨張係数の差から生じる応力が、半導体素子と多層配線基板間に形成された突起電極に集中するのを防ぐため、封止樹脂全体に応力を分散させることを目的の1つとして行っている。樹脂の充填により、これを実施していないフリップチップ実装部よりも接続信頼性が飛躍的に向上することが知られている。
さらに半導体素子の保護目的で樹脂封止された半導体素子の周囲を樹脂(以下、バックフィル)で埋めることがある。このとき、半導体素子の近くに配置した微細な受動部品などがこの樹脂によって埋没することがある。
従来方法については、図1を用いて説明する。まず、図1に示される様に、多層配線基板11の上に配置された電極7上に突起電極6を形成する。その後、積層セラミックコンデンサ(以下、積層セラコン)5などの受動部品を搭載し、リフローなどにより、突起電極6を溶融させて電気的に接続する。その後、多層配線基板11上の電極4上に突起電極3Bを形成する。図2に示すように、半導体素子1の電極上に形成した突起電極3Aをフェイスダウン方式で、突起電極3Bに位置合わせして搭載し、その後、リフロー処理などの熱処理によって、突起電極同士を溶融させ、バンプ3を形成しフリップチップ実装部を形成する。
次に、フリップチップ実装部を洗浄し、十分に乾燥させてからディスペンサステージ上に配置し、その片側1辺にディスペンサなどを用いて液状アンダーフィル8を充填する。樹脂7は、毛細管現象によって半導体素子と多層配線基板のギャップに充填され、封止が完了した状態で樹脂硬化を行う。
次に、前記フリップチップ実装部に対してバックフィル9を塗布する。その際、半導体素子に近接している積層セラコンなどの受動部品はバックフィルによって埋没するかたちとなる。
ところが、前記したような従来の樹脂封止型半導体パッケージは、外部基板へ2次実装する際の耐熱性に対して、大きな課題を残している。一般にこれらの半導体パッケージをPWBなどに実装する際に、接合部だけでなく、半導体パッケージ自体も急激に加熱され、この過熱によって樹脂封止された半導体パッケージ内で応力のひずみが生じる。配線基板、バックフィル、突起電極など熱膨張差によるストレスから生じるこれらの応力のひずみは、フリップチップ実装部だけでなく、バックフィル硬化時に埋没した積層セラコンにおいても樹脂と積層セラコン界面での剥離の原因となる。また、図3に示すように、2次実装の熱が加わることにより、接合部自体の再溶融が起こりはんだフラッシュ17といった問題が発生する。
このようなことから、例えば、特許文献1にあるように、配線基板上で部分的に表面粗さを変えることで、樹脂との密着力を上げることにより剥離を防止する方法がとられている。
しかしながら、上記の方法では、配線基板と樹脂との密着は強くなるものの、樹脂と受動部品界面での2次実装時の応力ひずみによる剥離を防止する完全な策とはならず、剥離が生じた部分でのはんだフラッシュの可能性は依然残る。また、部分的に粗さを変えるには工程を増やすことになり、製造コストが上昇することにつながる。
本発明は前述のごとき、従来の問題点を解消し、接続信頼性に優れる半導体パッケージの製造方法を提供することができる。
請求項1記載の発明は、多層配線基板の表層絶縁層上に1個以上の半導体素子と1個以上の受動部品が実装され、前記半導体素子と前記多層配線基板の搭載されたギャップにアンダーフィル樹脂を充填することによりフリップチップ実装部を形成する半導体パッケージの製造方法において、アンダーフィル樹脂を充填した該フリップチップ実装部の外周を保護するために樹脂を充填し、充填に使用する樹脂(以下、バックフィル)に多孔体樹脂材料を用いることを特徴とする半導体パッケージの製造方法であることをその要旨とした。
請求項2記載の発明は、前記多孔体樹脂材料が連続気泡多孔体であり、該連続気泡部分には空気が充填されていることを特徴とする請求項1記載の半導体パッケージの製造方法であることをその要旨とした。
請求項3記載の発明は、前記受動部品電極の半導体素子に近い側の辺と前記フリップチップ実装部外縁部を結ぶ最短距離が3.5mm以下であることを特徴とする請求項1又は2記載の半導体パッケージの製造方法であることをその要旨とした。
請求項4記載の発明は、前記フリップチップ実装部を保護するバックフィルが前記多層配線基板上に存在する少なくとも1個以上の受動部品の高さを20%以上埋没させることを特徴とする請求項1〜3のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。
請求項5記載の発明は、前記フリップチップ実装部に対して塗布するバックフィルの量は、表層絶縁層からの高さを0.1mm以上とし、前記フリップチップ実装部の上面高さ以下になることを特徴とする請求項1〜4のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。
請求項6記載の発明は、前記多層配線基板は2次実装を目的とした電極を半導体素子実装面の裏面に設け、220℃以上の加熱を通じて外部基板に接続することを特徴とする請求項1〜5のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。
請求項7記載の発明は、前記多層配線基板に搭載される積層セラミックコンデンサの突起電極接合部のスタンドオフが25μm以上であることを特徴とした請求項1〜6のいずれかに記載の半導体パッケージの製造方法であることをその要旨とした。
本発明によれば、多層配線基板からなる半導体パッケージにおいて、樹脂封止したフリップチップ実装部を囲むバックフィルとして連続気泡多孔体を用いることにより、熱応力を緩和し、放熱を促進させることによって樹脂と受動部品間の剥離を防ぎ、リフロー加熱による突起電極再溶融によって発生するはんだフラッシュを発生させることなく、接続信頼性を高めることができる。
次に本発明の一実施の形態について、従来の表面実装、フリップチップ実装工程の流れに沿って説明していく。さらに詳しい部分については、図1、図2、図3、図4に基づき説明する。
A.受動部品の実装
まず、本発明においては、多層配線基板上の電極4に印刷法や蒸着法などを用いて、突起電極3Bを形成しておく。さらに受動部品として積層セラコンを多層配線基板上に複数搭載するため、多層配線基板上の電極7に印刷法や蒸着法などを用い、突起電極6を形成し、その上に部品搭載装置を用いて、受動部品としての積層セラコン5を搭載し、加熱によって接合する。受動部品の種類、大きさ、電極の数、電極の材質に関しては、はんだを主材とすることが望ましいが、種類を問わない。突起電極接合後の受動部品のスタンドオフが25μm以上あることが望ましい。さらに受動部品の半導体素子側に位置する電極の任意の一辺とフリップチップ実装部16の外縁間の最短距離が3.5mm以下となるような配置であることが望ましい。最短距離を3.5mm以下とした理由は、3.5mm以上の距離(間隔)がある場合、設計段階でスティフナ(金属枠)を挿入することが出来、これが堤防の役割を持つためバックフィル樹脂による埋設が発生しないためである。
まず、本発明においては、多層配線基板上の電極4に印刷法や蒸着法などを用いて、突起電極3Bを形成しておく。さらに受動部品として積層セラコンを多層配線基板上に複数搭載するため、多層配線基板上の電極7に印刷法や蒸着法などを用い、突起電極6を形成し、その上に部品搭載装置を用いて、受動部品としての積層セラコン5を搭載し、加熱によって接合する。受動部品の種類、大きさ、電極の数、電極の材質に関しては、はんだを主材とすることが望ましいが、種類を問わない。突起電極接合後の受動部品のスタンドオフが25μm以上あることが望ましい。さらに受動部品の半導体素子側に位置する電極の任意の一辺とフリップチップ実装部16の外縁間の最短距離が3.5mm以下となるような配置であることが望ましい。最短距離を3.5mm以下とした理由は、3.5mm以上の距離(間隔)がある場合、設計段階でスティフナ(金属枠)を挿入することが出来、これが堤防の役割を持つためバックフィル樹脂による埋設が発生しないためである。
本発明では、突起電極6として、Sn/Ag/Cuはんだを使用した。接合にはリフローを使用し、炉内のピーク温度の設定は245℃とした。突起電極6の材質としては、Sn/Ag/Cu、Sn/Pb、Su/Ag、Su/Cu、Su/Sb、Su/Zn、Su、Bi、などが挙げられる。バンプ接合後に必要に応じてスティフナ10と呼ばれる金属補強枠を多層配線基板16に貼り合わせる。尚、スティフナ10に関しては、多層配線基板の反りを矯正するために用いるものであり、材質や形状、貼り合わせ方法などは問わない。
B.半導体素子のマウント
本発明においては、受動部品搭載後の多層配線基板の電極4に対して同一のエリア配置された半導体素子電極2をフェイスダウン方式で、突起電極3を介して搭載し、フリップチップ実装部を形成する。次に、多層配線基板をリフローにかけフリップチップ実装部における、はんだ接合を完了する。突起電極3A、3Bの材質の例としては、Sn/Ag/Cu、Sn/Pb、Sn/Ag、Su/Cu、Su/Sb、Su/Zn、Su/Biなどが挙げられる。また、任意で半導体素子電極2と多層配線基板電極4を短時間で接続するのに、ローカルリフローで加熱とともに加圧を実施したり、振動を用いたりする方法を実施してもよい。
本発明においては、受動部品搭載後の多層配線基板の電極4に対して同一のエリア配置された半導体素子電極2をフェイスダウン方式で、突起電極3を介して搭載し、フリップチップ実装部を形成する。次に、多層配線基板をリフローにかけフリップチップ実装部における、はんだ接合を完了する。突起電極3A、3Bの材質の例としては、Sn/Ag/Cu、Sn/Pb、Sn/Ag、Su/Cu、Su/Sb、Su/Zn、Su/Biなどが挙げられる。また、任意で半導体素子電極2と多層配線基板電極4を短時間で接続するのに、ローカルリフローで加熱とともに加圧を実施したり、振動を用いたりする方法を実施してもよい。
次にフリップチップ実装部のバンプ間の洗浄を行うが、フラックス残留成分の除去を目的としているため、洗浄不要のフラックス、またはフラックスを使用しないタイプの突起電極を使用する場合などは、これを必要としないため、任意で行うこととする。
C.アンダーフィルの充填
次にフリップチップ実装部を加熱したディスペンサステージに配置し、基板を昇温する。これは液状アンダーフィル8の流動性をステージの昇温温度については、使用される樹脂の性能がもっとも発揮される推奨条件を選択してよい。本発明では液状アンダーフィル8をフリップチップ実装部の任意の一辺に塗布し、充填の完了までステージ上に放置するものとする。本発明で使用する液状アンダーフィル8については、エポキシ樹脂系が主流であるが、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂系の樹脂などを用いてもよい。その後、樹脂充填が完了したフリップチップ実装部を樹脂硬化が可能な温度雰囲気に移して、樹脂を完全に硬化させ半導体パッケージを形成する。
使用する樹脂によって硬化時間、硬化温度については最適な条件を採用するものとする。
次にフリップチップ実装部を加熱したディスペンサステージに配置し、基板を昇温する。これは液状アンダーフィル8の流動性をステージの昇温温度については、使用される樹脂の性能がもっとも発揮される推奨条件を選択してよい。本発明では液状アンダーフィル8をフリップチップ実装部の任意の一辺に塗布し、充填の完了までステージ上に放置するものとする。本発明で使用する液状アンダーフィル8については、エポキシ樹脂系が主流であるが、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂系の樹脂などを用いてもよい。その後、樹脂充填が完了したフリップチップ実装部を樹脂硬化が可能な温度雰囲気に移して、樹脂を完全に硬化させ半導体パッケージを形成する。
使用する樹脂によって硬化時間、硬化温度については最適な条件を採用するものとする。
D.バックフィルの充填
本発明の半導体パッケージについては、アンダーフィル樹脂で封止されたフリップチップ実装部の周辺を封止するバックフィル材として多孔体樹脂材料を用いる。多孔体樹脂材料は連続気泡多孔体であり、気泡部分には空気が充填されていることが望ましい。これにより、半導体パッケージをPWBなどに2次実装する際の熱によって発生する材料間の応力を緩和し、内部にかかる熱を外部に放出する効果が得られる。本発明のバックフィルを受動部品である積層セラコンの高さの20%以上埋没させる。1005サイズの積層セラコンの場合、計算上埋設される高さは0.105mmとなり、半導体素子の接続部である半導体素子/はんだ/多層配線基板界面を充分に覆うことが出来、半導体素子の外周部を保護するというバックフィル樹脂の役割を果たすのに必要な高さである。最後に樹脂の充填が完了した半導体パッケージを樹脂硬化可能な温度雰囲気に移して、樹脂を完全に硬化させ、本発明の半導体パッケージを完成させる。その後、半導体パッケージを外部の基板などに突起電極15などを介して接続する。
本発明の半導体パッケージについては、アンダーフィル樹脂で封止されたフリップチップ実装部の周辺を封止するバックフィル材として多孔体樹脂材料を用いる。多孔体樹脂材料は連続気泡多孔体であり、気泡部分には空気が充填されていることが望ましい。これにより、半導体パッケージをPWBなどに2次実装する際の熱によって発生する材料間の応力を緩和し、内部にかかる熱を外部に放出する効果が得られる。本発明のバックフィルを受動部品である積層セラコンの高さの20%以上埋没させる。1005サイズの積層セラコンの場合、計算上埋設される高さは0.105mmとなり、半導体素子の接続部である半導体素子/はんだ/多層配線基板界面を充分に覆うことが出来、半導体素子の外周部を保護するというバックフィル樹脂の役割を果たすのに必要な高さである。最後に樹脂の充填が完了した半導体パッケージを樹脂硬化可能な温度雰囲気に移して、樹脂を完全に硬化させ、本発明の半導体パッケージを完成させる。その後、半導体パッケージを外部の基板などに突起電極15などを介して接続する。
尚、本実施の形態では、使用する半導体素子1に対しての表面処理、多層配線基板4の材質、表層絶縁層8の材質、半導体素子電極2、多層配線基板電極5の材質と配置、電極
2、4、14の形成方法、突起電極3、6、15の材質、バンプ3のメタル構造、ならびにアンダーフィル樹脂7の種類、開口部の形状、サイズなどは、ここに示すものに限定されるものではない。
2、4、14の形成方法、突起電極3、6、15の材質、バンプ3のメタル構造、ならびにアンダーフィル樹脂7の種類、開口部の形状、サイズなどは、ここに示すものに限定されるものではない。
上述した実施の形態の方法に従い、実施例の半導体パッケージを作成した。
実験では、図1は受動部品として積層セラコンを実装し半導体素子を実装する段階においての断面図であり、積層セラコンのサイズは、1005サイズ(1.0×0.5×0.5mm)長手方向に端子があるタイプ、半導体素子の寸法は□15.0mmとした。また、フリップチップ実装部16の外縁部の一辺と受動部品の半導体素子側の辺との最短距離は2.5mmで搭載され、搭載後の突起電極6のスタンドオフを0.03mmとした。一般的に積層セラコンのスタンドオフは電極の体積、はんだ体積が関係しているが、ここでは1005サイズの積層セラコンがはんだ量過多、過少にならない程度のスタンドオフ高さを0.025mm以上として、実験では0.030mmとした。多層配線基板のサイズは□30mmであり、電極4の上にはSu/Ag/Cuはんだからなる突起電極3Bがすでに形成されているものとする。実装前の突起電極高さは0.35mm、バンプピッチは0.180mmとした。実装後の半導体素子1と多層配線基板4のギャップは0.070mmとした。さらに多層配線基板の裏面には2次実装を目的とした電極が配置される。該電極には、半導体パッケージが完成した後に鉛フリーはんだからなる突起電極が形成され220℃以上の加熱により2次実装されるものとする。
このようにして得られた実装体において、ギャップに液状アンダーフィル8を充填し、硬化の工程を経て半導体パッケージを作製した。液状アンダーフィル8はPbフリー仕様コアレス基板で標準であるナミックス製XS8410−73Bを用いた。充填量は半導体素子の任意の1辺に沿うようにI字で5mmを2往復させた。液状アンダーフィルの樹脂硬化を行った後で、連続気泡多孔体バックフィル18を100mgフリップチップの外周部を覆うかたちで充填した。このとき、搭載した受動部品の高さの100%が埋没する形となる。実装後の半導体素子と多層配線基板のギャップが0.070mmであることから、半導体素子の外周部を保護するためにフリップチップ実装部に対して塗布する樹脂の量を表層絶縁層から0.10mmの高さ以上、半導体素子上面高さ以下とした。このようにして、本発明のシリコーン系樹脂からなる連続気泡多孔体をバックフィル材として用いた半導体パッケージ(A)を計10個作製した。また、比較のため、従来のシリコーン系からなる無気泡のバックフィル材として用いた半導体パッケージ(B)を計10個作製した。
その後、信頼性を確認するため半導体パッケージ対してに吸湿〜リフロー処理を行い、その後、導通状態を確認した。評価条件としては30℃/70%RH、192h加湿、リフローMAX260℃×3回とした。
配線の導通試験の結果を表1にした。
配線の導通試験の結果を表1にした。
結果、従来のバックフィル材を用いた(B)の半導体パッケージは、積層セラコン部で短絡が多発した。発生数4/10個。断面研磨の結果、積層セラコンの下面にはんだフラッシュらしき短絡を発見した。本特許の連続気泡多孔体バックフィルを用いた(A)の半導体パッケージは短絡が確認されなかった。
上述の発明は、半導体パッケージを製造する際の半導体素子を多層配線基板へ搭載する
フリップチップ実装後の多層配線基板への封止処理として利用可能である。
フリップチップ実装後の多層配線基板への封止処理として利用可能である。
1 半導体素子
2 半導体素子電極
3 突起電極バンプ
3A 半導体素子突起電極
3B 多層配線基板突起電極
4 多層配線基板電極
5 積層セラコン
6 積層セラコン実装部突起電極
7 積層セラコン用基板電極
8 液状アンダーフィル
9 液状バックフィル
10 スティフナ
11 多層配線基板表層絶縁層1次実装側
12 多層配線基板
13 多層配線基板表層絶縁層2次実装側
14 2次実装側電極
15 2次実装側突起電極
16 フリップチップ実装部
17 はんだフラッシュ
18 連続気泡多孔体バックフィル
2 半導体素子電極
3 突起電極バンプ
3A 半導体素子突起電極
3B 多層配線基板突起電極
4 多層配線基板電極
5 積層セラコン
6 積層セラコン実装部突起電極
7 積層セラコン用基板電極
8 液状アンダーフィル
9 液状バックフィル
10 スティフナ
11 多層配線基板表層絶縁層1次実装側
12 多層配線基板
13 多層配線基板表層絶縁層2次実装側
14 2次実装側電極
15 2次実装側突起電極
16 フリップチップ実装部
17 はんだフラッシュ
18 連続気泡多孔体バックフィル
Claims (7)
- 多層配線基板の表層絶縁層上に1個以上の半導体素子と1個以上の受動部品が実装され、前記半導体素子と前記多層配線基板の搭載されたギャップにアンダーフィル樹脂を充填することによりフリップチップ実装部を形成する半導体パッケージの製造方法において、アンダーフィル樹脂を充填した該フリップチップ実装部の外周を保護するために樹脂を充填し、充填に使用する樹脂に多孔体樹脂材料を用いることを特徴とする半導体パッケージの製造方法。
- 前記多孔体樹脂材料が連続気泡多孔体であり、該連続気泡部分には空気が充填されていることを特徴とする請求項1記載の半導体パッケージの製造方法。
- 前記受動部品電極の半導体素子に近い側の辺と前記フリップチップ実装部外縁部を結ぶ最短距離が3.5mm以下であることを特徴とする請求項1又は2記載の半導体パッケージの製造方法。
- 前記フリップチップ実装部を保護する樹脂が前記多層配線基板上に存在する少なくとも1個以上の受動部品の高さを20%以上埋没させることを特徴とする請求項1〜3のいずれかに記載の半導体パッケージの製造方法。
- 前記フリップチップ実装部に対して塗布する樹脂の量は、表層絶縁層からの高さを0.1mm以上とし、前記フリップチップ実装部の上面高さ以下になることを特徴とする請求項1〜4のいずれかに記載の半導体パッケージの製造方法。
- 前記多層配線基板は2次実装を目的とした電極を半導体素子実装面の裏面に設け、220℃以上の加熱を通じて外部基板に接続することを特徴とする請求項1〜5のいずれかに記載の半導体パッケージの製造方法。
- 前記多層配線基板に搭載される積層セラミックコンデンサの突起電極接合部のスタンドオフが25μm以上であることを特徴とした請求項1〜6のいずれかに記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132947A JP2013004648A (ja) | 2011-06-15 | 2011-06-15 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132947A JP2013004648A (ja) | 2011-06-15 | 2011-06-15 | 半導体パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004648A true JP2013004648A (ja) | 2013-01-07 |
Family
ID=47672930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011132947A Withdrawn JP2013004648A (ja) | 2011-06-15 | 2011-06-15 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004648A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017130607A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社村田製作所 | 部品実装基板、部品実装基板の製造方法 |
WO2017216918A1 (ja) * | 2016-06-16 | 2017-12-21 | 株式会社日立製作所 | 半導体装置 |
WO2018048541A1 (en) * | 2016-09-06 | 2018-03-15 | Intel Corporation | Conformal coating of integrated circuit packages |
-
2011
- 2011-06-15 JP JP2011132947A patent/JP2013004648A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017130607A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社村田製作所 | 部品実装基板、部品実装基板の製造方法 |
WO2017216918A1 (ja) * | 2016-06-16 | 2017-12-21 | 株式会社日立製作所 | 半導体装置 |
WO2018048541A1 (en) * | 2016-09-06 | 2018-03-15 | Intel Corporation | Conformal coating of integrated circuit packages |
US10356912B2 (en) | 2016-09-06 | 2019-07-16 | Intel Corporation | Apparatus and method for conformal coating of integrated circuit packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250524B2 (ja) | 半導体装置及びその製造方法 | |
JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
US9570414B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US20120286405A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
US10121774B2 (en) | Method of manufacturing a semiconductor package | |
US20150318228A1 (en) | Module and method for producing module | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
KR102152041B1 (ko) | 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스 | |
CN112271170B (zh) | 封装基板、倒装芯片封装结构及其制作方法 | |
JP2007335740A (ja) | 半導体装置および半導体装置の製造方法 | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2013004648A (ja) | 半導体パッケージの製造方法 | |
JP2008258318A (ja) | 半導体チップ及びその実装方法、半導体装置 | |
JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
JP2011071234A (ja) | 半導体装置およびその製造方法 | |
JP5576528B2 (ja) | 半導体装置 | |
JP2013175492A (ja) | 半導体装置およびその製造方法 | |
JP2013102020A (ja) | 半導体パッケージ基板 | |
JP5577734B2 (ja) | 電子装置および電子装置の製造方法 | |
JP2012114276A (ja) | 樹脂封止型モジュールおよびその製造方法 | |
JP2009141148A (ja) | 半導体モジュールの製造方法 | |
JP4963890B2 (ja) | 樹脂封止回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |