JP4859541B2 - 接着部材および半導体装置 - Google Patents
接着部材および半導体装置 Download PDFInfo
- Publication number
- JP4859541B2 JP4859541B2 JP2006155231A JP2006155231A JP4859541B2 JP 4859541 B2 JP4859541 B2 JP 4859541B2 JP 2006155231 A JP2006155231 A JP 2006155231A JP 2006155231 A JP2006155231 A JP 2006155231A JP 4859541 B2 JP4859541 B2 JP 4859541B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- adhesive
- semiconductor chip
- fluidity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1(A)は、実施形態1に係る半導体装置10の概略構成を示す斜視図である。図1(B)は、図1(A)のA−A’線上の断面構造を示す断面図である。半導体装置10は、基板20と、表面をフェイスダウンした状態で基板20にフリップチップ実装された半導体チップ30と、半導体チップ30の周囲を封止する封止樹脂層40とを備える半導体パッケージを有する。半導体装置10が有する半導体パッケージは、基板20の裏面に複数のハンダボール50がアレイ状に配設されたBGA(Ball Grid Array)型の半導体パッケージである。さらに、半導体装置10は、接着部材80によって封止樹脂層40に接着されたヒートスプレッダ90を備える。
電気絶縁性:8.4×1014Ω・cm(JIS C6481(常態)に準拠)
耐熱性:吸湿処理(JEDEC Level2:「温度85℃、相対湿度60%RH、168時間」、「260℃、10秒間」を6回繰り返し)後、浮きおよび剥がれなし
耐水性:0.1%以下(JIS C6481(常態)に準拠)
熱伝導性:0.30W/m・K以上(レーザフラッシュ法)
ヒートスプレッダ90と封止樹脂層40とは、周縁領域同士が接着部材80で接着され、ヒートスプレッダ90の中央部分と、半導体チップ30の裏面とが熱インターフェース材100により熱的に接続されている。これにより、半導体パッケージで発生した熱は、熱インターフェース材100を経由してヒートスプレッダ90に伝導し、ヒートスプレッダ90において放熱される。
接着剤の流動性は、試料となる接着剤に所定圧力を加えたときの単位面積当たりの試料の広がりを示す指標である。
図4および図5は、半導体装置10の製造方法を示す工程図である。まず、図4(A)に示すように、半導体チップ30の外部電極端子が設けられた表面をフェイスダウンにした状態で、半導体チップ30に設けられた各ハンダバンプ32とそれらに対応して基板20に設けられたC4バンプ27とをハンダ付けすることにより、半導体チップ30をフリップチップ実装する。
実施形態1では、半導体チップ30の裏面とヒートスプレッダ90とが熱インターフェーズ材により熱的に接続されているが、半導体チップ30の裏面とヒートスプレッダ90との熱的な接続手段はこれに限られない。図6に示す実施形態2の半導体装置10では、半導体チップ30の裏面とヒートスプレッダ90とが離間し、半導体チップ30とヒートスプレッダ90との間に密閉空間110が形成されている。密閉空間110には熱媒体が封入されている。熱媒体としては、たとえば水が用いられる。半導体チップ30が発熱すると密閉空間110に封入された熱媒体が蒸発し、蒸発した熱媒体がヒートスプレッダ90と接触して冷却される。熱媒体はヒートスプレッダ90で冷却されることにより凝縮し、半導体チップ30の熱により再び蒸発する。このサイクルが繰り返されることにより、半導体チップ30の熱が放熱される。
実施例1の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性113%のエポキシ樹脂からなる第2の接着層とを有する。
実施例2の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性115%のエポキシ樹脂からなる第2の接着層とを有する。
実施例3の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性121%のエポキシ樹脂からなる第2の接着層とを有する。
実施例4の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性126%のエポキシ樹脂からなる第2の接着層とを有する。
実施例5の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性145%のエポキシ樹脂からなる第2の接着層とを有する。
比較例1の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性162%のエポキシ樹脂からなる第2の接着層とを有する。
比較例2の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性166%のエポキシ樹脂からなる第2の接着層とを有する。
比較例2の接着部材は、膜厚10μm、流動性140%のエポキシ樹脂からなる第1の接着層と、膜厚90μm、流動性172%のエポキシ樹脂からなる第2の接着層とを有する。
図7(A)および図7(B)に示すように、ラミネート装置を用いて基板300の上に実施例1の接着部材230を形成した後、接着部材230の上にヒートスプレッダを模したNiめっき銅板240(厚さ2.0mm)を搭載した。
圧力:7.5×10−3MPa
圧着時間:60秒
熱圧着後に、図7(B)に示した測定点A〜Iにおいて、基板300、接着部材230およびNiめっき銅板240を合わせた厚さを計測した。
圧力:7.5×10−3MPa
熱硬化時間:2時間
熱硬化後に、熱圧着後と同様に、図7(B)に示した測定点A〜Iにおいて、接着部材の厚さを計測した。
Claims (3)
- 半導体パッケージと放熱部材とを接着する接着部材であって、
前記半導体パッケージとの接着面を有する第1の接着層と、
前記第1の接着層に積層され、前記放熱部材との接着面を有する第2の接着層と、
を備え、
圧力7.5×10 −3 MPaで熱圧着したとき、第1の接着層の流動性が135〜145%であり、第2の接着層の流動性が121〜135%であり、かつ、前記第2の接着層の流動性が前記第1の接着層の流動性より小さいことを特徴とする接着部材。 - 前記第1の接着層の層厚が前記第2の接着層の層厚より小さいことを特徴とする請求項1に記載の接着部材。
- 配線基板に実装された半導体チップを含む半導体パッケージと、
請求項1または2に記載の接着部材により前記半導体パッケージの所定位置に接着され、前記半導体チップと熱的に接続されている放熱部材と、
を備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155231A JP4859541B2 (ja) | 2006-06-02 | 2006-06-02 | 接着部材および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155231A JP4859541B2 (ja) | 2006-06-02 | 2006-06-02 | 接着部材および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324483A JP2007324483A (ja) | 2007-12-13 |
JP4859541B2 true JP4859541B2 (ja) | 2012-01-25 |
Family
ID=38856988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155231A Expired - Fee Related JP4859541B2 (ja) | 2006-06-02 | 2006-06-02 | 接着部材および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859541B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102116987B1 (ko) | 2013-10-15 | 2020-05-29 | 삼성전자 주식회사 | 반도체 패키지 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001152107A (ja) * | 1999-11-25 | 2001-06-05 | Hitachi Chem Co Ltd | 積層接着フィルム、半導体チップ搭載用基板及び半導体装置 |
JP4505769B2 (ja) * | 2000-03-31 | 2010-07-21 | 日立化成工業株式会社 | 接着フィルム、接着フィルムを備えた半導体搭載用配線基板、半導体装置及びその製造方法 |
JP2002190560A (ja) * | 2000-12-21 | 2002-07-05 | Nec Corp | 半導体装置 |
-
2006
- 2006-06-02 JP JP2006155231A patent/JP4859541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007324483A (ja) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415235B (zh) | Semiconductor device and manufacturing method thereof | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
US8604614B2 (en) | Semiconductor packages having warpage compensation | |
US7843058B2 (en) | Flip chip packages with spacers separating heat sinks and substrates | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
KR20110085481A (ko) | 적층 반도체 패키지 | |
US8994168B2 (en) | Semiconductor package including radiation plate | |
JP5413971B2 (ja) | 電子部品実装装置及びその製造方法 | |
KR20150094135A (ko) | 반도체 패키지 및 이의 제조방법 | |
TWI569404B (zh) | 晶片封裝體 | |
TW201220994A (en) | Electronic device | |
KR100642356B1 (ko) | 반도체장치와 반도체장치용 다층 기판 | |
JP2021125565A (ja) | 配線基板及び配線基板の製造方法 | |
JP4859541B2 (ja) | 接着部材および半導体装置 | |
JP2010272609A (ja) | 半導体装置及びその製造方法 | |
US20070216003A1 (en) | Semiconductor package with enhancing layer and method for manufacturing the same | |
JP5267540B2 (ja) | 半導体装置 | |
TW200425461A (en) | Semiconductor module | |
US20130249087A1 (en) | Electronic component and manufacture method thereof | |
JP2008270684A (ja) | 電子装置 | |
JP2007180122A (ja) | 回路装置 | |
US11289412B2 (en) | Package substrate with partially recessed capacitor | |
JP2013175492A (ja) | 半導体装置およびその製造方法 | |
JP5245917B2 (ja) | 半導体装置 | |
KR20110108222A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111101 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |