WO2011158468A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2011158468A1
WO2011158468A1 PCT/JP2011/003254 JP2011003254W WO2011158468A1 WO 2011158468 A1 WO2011158468 A1 WO 2011158468A1 JP 2011003254 W JP2011003254 W JP 2011003254W WO 2011158468 A1 WO2011158468 A1 WO 2011158468A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor element
protective film
semiconductor device
precursor
Prior art date
Application number
PCT/JP2011/003254
Other languages
English (en)
French (fr)
Inventor
慶 豊田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2011158468A1 publication Critical patent/WO2011158468A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8102—Applying permanent coating to the bump connector in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Definitions

  • the present invention relates to a semiconductor device comprising a semiconductor element flip-chip connected on a substrate, a protective film that protects the gap between them, and an underfill material that fills and hardens a void that is not filled only with the protective film.
  • an underfill material that fills and cures the gap between the substrate and the semiconductor element is used.
  • Such a filling material is required to have a lower elastic modulus in order to relieve thermal stress generated during use of the semiconductor device. Furthermore, it is expected that such a filling material plays a role in suppressing short-circuits between connections and migration.
  • FIG. 8 is a cross-sectional view showing a conventional semiconductor device.
  • a pad 111 is formed on the connection surface of the semiconductor element 110 to the substrate 100, and a connection portion 112 is formed on the pad 111.
  • the substrate 100 has a pad 101 formed on the connection surface with the semiconductor element 110.
  • the semiconductor element 110 and the substrate 100 are connected by mechanically and electrically connecting the element-side connecting portion 112 and the substrate-side pad 101.
  • the miniaturization of the semiconductor element can be achieved, for example, by reducing the size W of the pad 111 on the semiconductor element 110 and the pitch P with the adjacent pad 111. Accordingly, the size of the connecting portion 112 formed on the pad 111 must be reduced. Similarly, in order to perform flip chip connection, the pads 101 formed on the substrate 100 also need to have a narrow pitch and a reduced size.
  • the semiconductor element 110 and the substrate 100 can be connected by the following process.
  • connection part 112 is formed by pressing a solder ball formed on the pad 111 by plating or a discharge method on the connection surface of the semiconductor element 110 with heat, ultrasonic waves, or both.
  • the semiconductor element 110 is mounted face down while the connection surface of the semiconductor element 110 and the connection surface of the substrate 100 face each other.
  • the connection portion 112 and the pad 101 on the substrate 100 are mechanically and electrically connected by heat and pressure.
  • an underfill material 120 (for example, a thermosetting epoxy resin) 120 is filled in the gap between the substrate 100 and the semiconductor element 110 and cured in order to maintain the strength of the entire apparatus and obtain high connection reliability.
  • the substrate, the semiconductor element, or a fragile portion of these connection portions is damaged by the stress generated by the difference in linear expansion coefficient between the underfill material and the other base material. There's a problem.
  • connection portions by reducing the pitch between the connection portions, an unfilled portion of the underfill material is generated, and there is a problem that the short-circuit between the connection portions due to the unfilled portion and the effect of suppressing the occurrence of migration are not sufficient. .
  • the present invention has been made as a result of the inventors' diligent efforts in view of such points, and the object of the present invention is to provide thermal characteristics of various substrates such as substrates, semiconductor elements, and underfill materials constituting semiconductor devices.
  • the occurrence of damage due to the generated stress can be suppressed by appropriate stress relaxation, and even if the pitch between connection parts is reduced, the frequency of occurrence of defects such as shorts and migration is reduced and more reliable It is in the place of providing a high semiconductor device.
  • a semiconductor device of the present invention is a semiconductor device comprising an underfill portion in which a substrate and a semiconductor element are connected by a connection portion, and an underfill material is filled between the substrate, the semiconductor element, and the connection portion.
  • the respective opposing surfaces of the semiconductor element and the substrate and the surface of the substrate from the semiconductor element through the connection portion are covered with a protective film having a lower elastic modulus than the underfill material.
  • a coating film formed of a precursor of a protective film is formed on at least one of a member having a connection portion disposed on a substrate or a member having a connection portion disposed on a semiconductor element.
  • a step of flip-chip mounting so that the connection portions on the substrate and the semiconductor element break through the coating film formed by the precursor, and the precursor is polymerized to form the protective film.
  • the flip chip mounting package it is possible to suppress the occurrence of short circuit or migration between the connecting portions and to have high reliability excellent in mitigating the generated internal stress.
  • Sectional drawing of the semiconductor device in Embodiment 1 of this invention Manufacturing process diagram of the same embodiment Manufacturing process diagram in Embodiment 2 of the present invention
  • Sectional drawing of another Example in each embodiment of this invention Sectional drawing of another Example in each embodiment of this invention
  • Sectional drawing of the semiconductor device in Embodiment 3 of this invention Sectional drawing of another Example of the semiconductor device in Embodiment 3 of this invention
  • Embodiment 1 and 2 show Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view showing the structure of a semiconductor device.
  • the substrate 10 is a printed wiring board having a plurality of pad portions 14 for mounting on the surface thereof.
  • the semiconductor element 11 is mounted on the pad portion 14 via the pad portion 17 and the connection portion 15.
  • the thickness of the substrate 10 can be about 0.15 mm to 0.40 mm.
  • An underfill portion 13 filled with an underfill material is formed in a gap between the substrate 10 and the semiconductor element 11 formed by the connection portion 15.
  • the material for forming the underfill portion 13 is not particularly limited as a known epoxy resin cured product.
  • a bisphenol type liquid epoxy is used as a main agent, and an acid anhydride or an amine curing agent is used as a curing agent.
  • about 50 to 80 parts by weight of silica is blended as an inorganic filler.
  • the elastic modulus can use the thing larger than 100 MPa and less than 30 GPa within the range of 25 degreeC to 260 degreeC.
  • the connecting portion 15 is formed on the pad portion 14 to a height of about 10 ⁇ m to 50 ⁇ m. Moreover, the material which forms the connection part 15 can use a lead-free solder suitably. Further, the pitch between the connection portions 15 is about 25 ⁇ m to 200 ⁇ m.
  • the thickness of the protective film 12 covering the surfaces of the semiconductor element 11, the substrate 10, and the connection portion 15 is desirably larger than at least 0.3 ⁇ m from the viewpoint of sufficiently suppressing short-circuit defects such as migration and short circuit. From the viewpoint of suppressing deformation of the entire package due to the thermal expansion of the protective film 12, the distance between the connection surface of the substrate 10 and the connection surface of the semiconductor element 11 or the closest distance between the adjacent connection portions 15. It is desirable that it is smaller than 30% of whichever is shorter.
  • the thickness of the protective film 12 is desirably 0.3 ⁇ m or more and 15 ⁇ m or less.
  • the upper limit of 15 ⁇ m is a result of giving priority to the distance of 50 ⁇ m between the substrate 10 and the semiconductor element 11 over 100 ⁇ m of the distance between the connection portions 15.
  • the upper limit of the thicker one is more desirably 3 ⁇ m or less from the viewpoint that the film thickness uniformity is easily maintained.
  • the elastic modulus of the protective film 12 is lower than the elastic modulus of the underfill material.
  • the composition of the material constituting the protective film 12 is an insulating and low elastic modulus material such as a silicone rubber material.
  • the elastic modulus of the material constituting the protective film 12 is 260 ° C., which is a general temperature raised for the reflow process from 25 ° C., which is a typical room temperature in the environment after flip chip mounting. It is desirable that the pressure is about 0.5 MPa to 10 MPa over the above range.
  • the elastic modulus of the underfill needs to be 10 times or more, preferably 100 times or more that of the coating film. If it is not 10 times or more, the stress cannot be relaxed.
  • the stress can be relieved, and furthermore, since the deformation rate of the underfill is small relative to the deformation rate of the film, the adhesion between the film and the underfill is good, and long-term stability can be ensured.
  • the protective film 12 plays an important role for suppressing migration and short-circuit defects, and the volume resistivity is preferably about 1.0 ⁇ 10 15 ⁇ ⁇ cm to 5.0 ⁇ 10 15 ⁇ ⁇ cm.
  • the protective film 12 is preferably formed by polymerizing a low molecular weight precursor by heat. This is because a low molecular weight material can generally have a low viscosity and can sufficiently fill a gap between narrow connection portions.
  • the material of the precursor is not particularly limited, but a liquid silicone rubber precursor that forms a thermosetting silicone rubber is desirable.
  • the protective film 12 may contain an inorganic filler. Since the volume resistivity is increased by including the inorganic filler in the protective film 12, it is possible to more reliably prevent defects such as a short circuit and migration between the connection portions 15.
  • the protective film 12 continuously covers the respective surfaces of the connecting portion 15, the pad portion 14, and the pad portion 17 and the connecting portion region of the substrate 10 and the semiconductor element 11 as one unit.
  • the stress between the connection portions 15 can be relaxed, and defects such as a short circuit and migration between the connection portions 15 can be further reliably prevented.
  • an underfill material to be the underfill portion 13 is inserted between the substrate 10 and the semiconductor element 11, it can be smoothly inserted.
  • the protective film 12 is not continuous by only one unit but is continuous by all units and is integrated into one unit as a whole.
  • the protective film 12 should have the same film thickness on all surfaces. In all parts, the stress can be relaxed in the same way. The protective film 12 can be prevented from being peeled off, and the adhesion is improved.
  • the precursor of the liquid silicone rubber for example, a known one such as a mixture of a vinyl group-containing organopolysiloxane and a curing catalyst such as organopolysiloxane and platinum described in Non-Patent Document 1 can be used.
  • a known one such as a mixture of a vinyl group-containing organopolysiloxane and a curing catalyst such as organopolysiloxane and platinum described in Non-Patent Document 1 can be used.
  • the type or the two-component type that is, as its basic chemical structure, the main chain structure is a siloxane skeleton structure, and the alkyl group is bonded to the silicon atom. Furthermore, a reactive site necessary for bonding of siloxane skeletons such as a vinyl group is bonded to the terminal of the siloxane skeleton.
  • the functional group bonded to the silicon atom may be other than an alkyl group, for example, a polar functional group represented by a hydroxyl group or a glycidyl ether group, if necessary.
  • Organopolysiloxane which is a precursor of such silicone rubber, is produced by a known method, for example, by polymerizing organosiloxane in the presence of a strong acid and then adding water and a specific organosilicon compound. can do.
  • a precursor of silicone rubber is taken as an example of the precursor of the protective film 12, for example, FIG. It can be manufactured by the manufacturing method of FIG.
  • solder balls 15A formed on the substrate 10 are arranged, and solder balls 15B formed on the semiconductor element 11 are arranged.
  • the specific gravity is 1.04 g / cm in the region where the solder balls 15A formed on the substrate 10 are arranged and the region where the solder balls 15B formed on the semiconductor element 11 are arranged.
  • the silicone rubber precursor 20 in which a curing catalyst such as platinum is added to the organopolysiloxane 3 is applied with a known dispenser or the like.
  • the coating amount at this time is about 16.8 ⁇ g when hemispherical solder balls having a diameter of 35 ⁇ m are arranged at intervals of 50 ⁇ m in 4 mm 2 .
  • the thickness of the liquid film of the precursor 20 is about 3.0 ⁇ m.
  • substrate 10 and the semiconductor element 11 a total of 33.60 micrograms will apply
  • solder ball 15A and the solder ball 15B formed on the pad portion 17 of the semiconductor element 11 are mechanically and electrically connected so as to break through the silicone rubber precursor 20.
  • the set temperature of the substrate 10 and the semiconductor element 11 before connection is 100 ° C.
  • the pressurizing condition in the connecting process is as follows: the applied pressure is 0.1 N, and about 10 scrubs per second are applied alternately in the X and Y directions for 5 seconds.
  • the semiconductor element 11 is heated from 100 ° C. to 300 ° C. as the apparatus set temperature.
  • the liquid film of the liquid silicone rubber precursor 20 is sandwiched between the solder ball 15A and the solder ball 15B from above and below, and the solder ball 15A and the solder ball 15B are mechanically and electrically connected to each other. It becomes 15.
  • the liquid silicone rubber precursor 20 is thermally cured, whereby the protective film 12 can be obtained.
  • the semiconductor element 11 is separated from one side of the semiconductor element 11 by about 0.4 mm in the vicinity of the semiconductor element 11 on the substrate 10 using a known dispenser.
  • An underfill material composed of about 0.5 to 0.8 mg of a thermosetting epoxy resin composition is filled in the gap of the protective film 12 so as not to contact the upper surface of the protective film 12. Thereafter, the underfill portion 13 is formed by thermosetting at 165 ° C. for 1 hour or longer.
  • the underfill portion 13 may protrude from the region where the connection portion 15 is disposed on the substrate 10. In this case, the protection by the underfill of the region of the semiconductor element 11 can be made more reliable.
  • the underfilled material is mainly in contact with the protective film 12 in the connection region coincident with the semiconductor device area region when viewed from the direction perpendicular to the surface of the semiconductor device 11.
  • the protective film 12 is made of a polymerized rubber-like material using an organic compound monomer as a starting material, and can relieve stress generated by a difference in linear expansion coefficient between other members by deformation.
  • problems such as warpage caused by a difference in linear expansion coefficient between the underfill material and the substrate 10 can be alleviated. That is, the stress generated by the difference in the coefficient of linear expansion between the underfill material and the member such as the substrate 10, the semiconductor element 11, or the connection portion 15 is absorbed by the elastic deformation of the protective film 12 having a low elastic modulus and damages other parts. Therefore, a more reliable semiconductor device can be obtained.
  • the protective film 12 absorbs stress between the underfill portion and the other members, a highly reliable underfill material having a sufficiently high inorganic filler ratio is used. A long-life semiconductor device can be obtained without causing problems such as peeling while being used.
  • the liquid film of the precursor 20 is attached to both the substrate 10 side and the semiconductor element 11 side, and then the semiconductor element 11 and the substrate 10 are joined.
  • the semiconductor element 11 is bonded.
  • the substrate 10 are bonded to each other in that a liquid film of the precursor 20 is applied.
  • the substrate 10 and the semiconductor element 11 are aligned.
  • the substrate 10 and the semiconductor element 11 are flip-chip connected, and the connection method is as follows.
  • the set temperature of the substrate 10 and the semiconductor element 11 before connection is 170 ° C.
  • the solder ball 15A is formed on the substrate 10 side, and the solder ball 15B is formed on the semiconductor element 11 side. Thereafter, the process proceeds to alignment by image recognition and subsequent connection process.
  • the conditions for pressurization in the connecting step are as follows: the applied pressure is 0.1 N, and the substrate 10 and the semiconductor element 11 are heated at temperatures from 170 ° C. to 300 ° C. for 3 seconds to set the solder balls 15A. And 15B form a connecting portion 15.
  • the liquid silicone rubber precursor 20 similar to that in FIG. 2 is placed on the substrate 10 at least at one end of the gap between the flip chip connected substrate 10 and the semiconductor element 11.
  • application is performed with a dispenser similar to the case of FIG.
  • the distance between the connection surface of the substrate 10 and the connection surface of the semiconductor element 11 is set to be 3.0 ⁇ m. Assuming about 25 ⁇ m, the coating amount is about 28.6 ⁇ g.
  • the precursor 20 is coated on the surface of the semiconductor element 11, the surface of the substrate 10, and the side surface of the connection portion 15 by wetting and spreading with the base material inside the gap.
  • the precursor 20 since the precursor 20 has a low molecular weight, its viscosity is lower than that of silicone rubber, and an uncoated portion does not remain when wetting and spreading due to capillary action.
  • the silicone rubber protective film 12 can be formed by a thermosetting reaction under heating conditions of 75 ° C. for 1 hour and then 150 ° C. for 2 hours.
  • the underfill material is filled and cured, thereby forming the underfill portion 13 as shown in FIG. 3D to obtain a semiconductor device.
  • the underfill portion 13 may protrude from the region where the connection portion 15 is disposed on the substrate 10. In this case, the protection of the region of the semiconductor element 11 by the underfill portion 13 can be made more reliable.
  • the protective film 12 may be in close contact with the side surface 11S of the semiconductor element 11 in a fillet shape. In this case, compared with the case where the protective film 12 is not in contact with the side surface 11S of the semiconductor element 11, it is possible to exert a further protective effect on the corner of the semiconductor element against stress.
  • the fillet shape of the protective film 12 on the side surface 11S of the semiconductor element 11 can be formed by increasing the supply amount of the precursor material of the protective film 12.
  • the substrate 10 and the semiconductor element 11 are connected by the connecting portion 15.
  • the surfaces of the connection portion 15, the substrate 10, and the semiconductor element 11 are covered with a protective film 12.
  • An underfill material 13 is filled in the gap between the surfaces of the protective film 12. Further, the underfill material forms a fillet portion 13 ⁇ / b> A around the semiconductor element 11. That is, the underfill portion 13 has a fillet portion 13A.
  • the underfill material 13 ⁇ / b> A is preferably climbed up to the upper end of the side surface 11 ⁇ / b> S of the semiconductor element 11.
  • the fillet portion 13A can be easily formed by filling a known underfill material preferable in the process and the subsequent curing process.
  • the underfill material 13 When the underfill material 13 is used to fill the gaps between the surfaces of the protective film 12, it is preferable to use, for example, a material having a hydroxyl group as the chemical structure of the material constituting the protective film 12.
  • a material having a hydroxyl group as the chemical structure of the material constituting the protective film 12.
  • the presence of a hydroxyl group on the surface of the protective film 12 improves the wettability of the surfaces of the underfill material 13 and the protective film 12 and enables the underfill material 13 to be filled more efficiently. As a result, the effect of improving productivity can be obtained.
  • the protective film 12 is formed thicker than the semiconductor device shown in FIG.
  • the thickness of the protective film 12 can be adjusted by the supply amount of the liquid that is the precursor 20 of the protective film 12 to the region where the connection portions 15 of the substrate 10 and the semiconductor element 11 are arranged.
  • the side surface of the semiconductor element 11 can also be covered with the protective film 12, which is more preferable from the viewpoint of protecting from an external mechanical impact on the edge portion of the semiconductor element 11.
  • the thickness of the protective film 12 is not particularly limited, but the distance between the connection surface of the substrate 10 and the connection surface of the semiconductor element 11 or the closest distance between the adjacent connection portions 15, whichever is shorter, is 30. From the viewpoint of sufficiently suppressing short-circuit defects such as migration and short-circuiting, it is desirable that the thickness of the protective film 12 be at least greater than 0.3 ⁇ m. If it is larger than 30%, the filling portion of the underfill portion 13 is reduced, and complete filling of the underfill portion becomes difficult, so that the strength of the entire semiconductor device is lowered.
  • the thickness of the protective film 12 is limited to 15 ⁇ m. It is desirable not to be thick. Further, since the amount of the underfill material to be used can be reduced, the filling time is shortened, which is effective from the viewpoint of improving productivity.
  • the protective film 12 is formed on the surface of the semiconductor element 11 facing the substrate 10 and the surface of the substrate 10 facing the semiconductor element 11, and the protective film 12 is the semiconductor element of the substrate 10. 11 is formed continuously from the surface facing the substrate 11 through the surface of the connecting portion 15 to the surface facing the substrate 10 of the semiconductor element 11.
  • the semiconductor element 11 is opposed to the substrate 10. The only difference is that the protective film 12 is not formed on one of the surface and the surface of the substrate 10 facing the semiconductor element 11.
  • the precursor 20 when the precursor 20 is applied, the precursor 20 is applied only to the substrate 10 side, and from the surface of the substrate 10 to the surface of the connection portion 15, the pad 17 of the semiconductor element 11 is formed.
  • a protective film 12 is formed only around the periphery.
  • the precursor 20 is applied to both the substrate 10 side and the semiconductor element 11 side in FIG. 2 (b), and then the substrate 10 and the semiconductor element 11 are joined in FIG. 2 (c).
  • the precursor 20 is applied only to the substrate 10 side, the substrate 10 and the semiconductor element 11 are joined, and then the precursor 20 is polymerized to form the protective film 12.
  • an underfill material is filled in the gap of the protective film 12.
  • the liquid silicone rubber precursor 20 is applied to at least one part of the gap end between the flip chip-connected substrate 10 and the semiconductor element 11.
  • the surface property of the surface of the semiconductor element 11 facing the substrate 10 is poor in wettability with the liquid silicone rubber, and the surface of the semiconductor element 11 facing the substrate 10 can be suppressed from spreading the precursor 20 by capillary action.
  • the semiconductor device in FIG. 6 can be manufactured.
  • the precursor 20 when the precursor 20 is applied, the precursor 20 is applied only to the semiconductor element 11 side, and from the surface of the semiconductor element 11 through the surface of the connection portion 15, the pad 14 of the substrate 10.
  • the protective film 12 is formed only around the periphery of the film.
  • the precursor 20 is applied only to the semiconductor element 11 side, the substrate 10 and the semiconductor element 11 are joined, and then the precursor 20 is polymerized to form the protective film 12. To do. Further, as in the case of FIG. 2D, an underfill material is filled in the gap of the protective film 12.
  • the liquid silicone rubber precursor 20 is applied to at least one part of the gap end between the flip chip-connected substrate 10 and the semiconductor element 11.
  • the surface property of the substrate 10 facing the semiconductor element 11 is poor in wettability with the liquid silicone rubber, and the surface of the substrate 10 facing the semiconductor element 11 is prevented from wetting and spreading by the capillary phenomenon.
  • the semiconductor device in FIG. 7 can be manufactured.
  • the protective film 12 is a silicone rubber material, but it can also be formed of an organic composition rubber material. Specifically, from the viewpoint that it is formed by thermosetting and has excellent heat resistance, a product obtained by curing a fatty chain-modified epoxy resin with an acid anhydride can be used.
  • the present invention contributes to improving the reliability of various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　半導体素子１１と基板１０とのそれぞれの対向面と、半導体素子１１から接続部１５を経て基板１０の表面が、アンダーフィル材料１３よりも弾性率の低い保護膜１２によって連続して被覆され、隣接した保護膜１２が一体化している。更に、隣接している保護膜１２の隙間にアンダーフィル材料が充填されたアンダーフィル部１３があって、熱特性による発生応力による損傷を抑制でき、接続部のピッチが小さくなっても信頼性が高い。

Description

半導体装置およびその製造方法
　本発明は、基板上にフリップチップ接続された半導体素子と、それらの間隙を保護する保護膜および保護膜のみでは充填されない空隙を充填硬化するアンダーフィル材とからなる半導体装置に関するものである。
　従来、基板上に半導体素子がフリップチップ接続された半導体装置における保護材料としては、基板と半導体素子の間隙に充填し、硬化するアンダーフィル材料が用いられている。こうした充填材料は、半導体装置の使用上発生する熱応力を緩和するために、より低い弾性率のものが求められる。さらにこうした充填材料が接続部間のショートやマイグレーションの抑止に役割を果たすことも期待されている。
　これは、近年、半導体装置の微細化による集積化が進み、フリップチップ接続された半導体装置においては、接続部同士の距離が１００μｍを大幅に下回るような構造も提案されているので（例えば、特許文献１参照）、ショートやマイグレーションの発生頻度が上昇したことによる。
　またアンダーフィルされた充填部分と半導体素子と基板の接続部の密着性を改善することを目的とし、接続部の表面をシランカップリング剤やチオール系化合物から形成される被膜で被覆する構造および製造方法なども提案されている（例えば、特許文献２参照）。
　図８は、従来の半導体装置を示す断面図である。
　基板１００とフリップチップ実装された半導体素子１１０において、半導体素子１１０の基板１００との接続面にはパッド１１１が形成され、パッド１１１には接続部１１２が形成されている。基板１００もまた同様に、半導体素子１１０との接続面に、パッド１０１が形成されている。半導体素子１１０と基板１００は、素子側の接続部１１２と基板側のパッド１０１が機械的かつ電気的に接続されることにより接続されている。
　半導体素子の小型化は、例えば半導体素子１１０上のパッド１１１のサイズＷ、隣接するパッド１１１とのピッチＰを小さくすることにより達成される。これに伴いパッド１１１上に形成される接続部１１２のサイズも小さくならなければならない。同様にフリップチップ接続するためには、基板１００上に形成されたパッド１０１も狭ピッチ化およびサイズの縮小化が必要となる。
　半導体素子１１０と基板１００は次の工程により接続することが可能である。
　半導体素子１１０の接続面においてパッド１１１上にメッキや放電法により形成されたはんだボールを、熱または超音波またはそれら両方により押圧して接続部１１２を形成する。
　次に、半導体素子１１０の接続面と基板１００の接続面を対峙させながら、フェースダウンにより搭載する。この際、熱および圧力によって、接続部１１２と基板１００上におけるパッド１０１とを機械的かつ電気的に接続する。
　最後に、装置全体の強度保持および高い接続信頼性を得るために基板１００と半導体素子１１０の間隙に、アンダーフィル材料（例えば、熱硬化性のエポキシ樹脂）１２０を充填させ硬化させる。
特開２００６－０７３８７３号公報 特開２００９－１１７４２７号公報
オリジンテクニカルジャーナル　Origin technical journal　Ｎｏ．６７（２００４）ＩＩＩ－７頁からＩＩＩ－１２頁"シリコーン素材用塗料「サイラバー♯３５０」"出版者：オリジン電気株式会社
　しかしながら、上記従来の半導体装置における組立工程では、アンダーフィル材料とその他の基材の線膨張係数差により発生する応力で、基板や半導体素子、若しくはこれらの接続部における脆弱な部分がダメージを受けるという問題がある。
　また、接続部間のピッチを小さくすることによって、アンダーフィル材料の未充填の部分が生じ、この未充填部分に起因する接続部間のショートや、マイグレーション発生の抑制効果が十分でないという問題が生じる。
　本発明は、かかる点に鑑みて発明者らの鋭意努力の結果なされたものであり、その目的とするところは、半導体装置を構成する基板や半導体素子、アンダーフィル材料など各種基材の熱特性に起因する発生応力による損傷の発生を、適切な応力緩和により抑制することができ、さらに接続部間のピッチが小さくなっても、ショートやマイグレーションといった不良が発生する頻度を低減し、より信頼性の高い半導体装置を提供するところにある。
　本発明の半導体装置は、基板と半導体素子を接続部によって接続し、前記基板と前記半導体素子と前記接続部との間にアンダーフィル材料が充填されたアンダーフィル部とを備えた半導体装置であって、前記半導体素子と前記基板とのそれぞれの対向面と、前記半導体素子から前記接続部を経て前記基板の表面が、前記アンダーフィル材料よりも弾性率の低い保護膜によって被覆されていることを特徴とする。
　また、本発明の半導体装置の製造方法は、基板に接続部が配置された部材、または、半導体素子上に接続部が配置された部材の少なくとも一方に、保護膜の前駆体による塗布膜を形成する工程と、前記基板上および前記半導体素子上の前記接続部が前記前駆体による塗布膜を突き破って接続するようフリップチップ実装する接続工程と、前記前駆体が重合することによって前記保護膜が形成される工程と、前記保護膜の間隙にアンダーフィル材を充填し硬化する工程とを有することを特徴とする。
　本発明によると、フリップチップ実装パッケージにおいて、その接続部間のショートやマイグレーションの発生を抑制し、発生する内部応力の緩和に優れた信頼性の高いものとすることができる。
本発明の実施の形態１における半導体装置の断面図 同実施の形態の製造工程図 本発明の実施の形態２における製造工程図 本発明の各実施の形態における別の実施例の断面図 本発明の各実施の形態における更に別の実施例の断面図 本発明の実施の形態３における半導体装置の断面図 本発明の実施の形態３における半導体装置の別の実施例の断面図 従来のフリップチップ実装パッケージの断面図
　以下、本発明の各実施の形態を図１～図７に基づいて詳細に説明する。
　　（実施の形態１）
　図１と図２は本発明の実施の形態１を示す。
　図１は半導体装置の構造を示す断面図である。
　基板１０と、基板１０上にフリップチップ実装された半導体素子１１と、基板１０の上に形成されたパッド部１４、半導体素子１１の上に形成されたパッド部１７、パッド部１４とパッド部１７の間を接続する接続部１５と、接続部１５とパッド部１４とパッド部１７のそれぞれの表面および基板１０の表面で隣接するパッド部１４の間および半導体素子１１の表面で隣接するパッド部１７の間の接続部領域を被覆する保護膜１２と、保護膜１２の間隙にアンダーフィル材料が充填されたアンダーフィル部１３を備える。
　基板１０はその表面に実装のためのパッド部１４を複数備えたプリント配線基板である。パッド部１４には半導体素子１１がパッド部１７と接続部１５を介して実装されている。基板１０の厚みは、０．１５ｍｍ～０．４０ｍｍ程度とすることができる。
　接続部１５で形成される基板１０と半導体素子１１の隙間には、アンダーフィル材料が充填されたアンダーフィル部１３が形成されている。アンダーフィル部１３を形成する材料は、公知のエポキシ系樹脂硬化物としては特に限定するものではないが、例えば主剤としてビスフェノールタイプの液状エポキシ、硬化剤として酸無水物もしくはアミン系硬化剤を使用し、無機充填材としてシリカを５０重量部から８０重量部程度配合し、その他、必要に応じてカーボンブラックなどの顔料や、シランカップリング材といった無機充填材の表面改質剤、その他微量添加物が配合されてなる樹脂硬化物とすることができる。また、その弾性率は、２５℃から２６０℃の範囲内で１００ＭＰａより大きく、３０ＧＰａより小さいものが使用できる。
　接続部１５は、パッド部１４上に１０μｍ～５０μｍ程度の高さに形成される。また、接続部１５を形成する材料は鉛フリーはんだを好適に使用することができる。また、接続部１５同士のピッチは２５μｍ～２００μｍ程度である。
　半導体素子１１と、基板１０と、接続部１５の表面を被覆する保護膜１２の厚みは、マイグレーションやショートといった短絡不良を十分に抑制するという観点から、少なくとも０．３μｍより大きいことが望ましい。保護膜１２の熱膨張に起因するパッケージ全体の変形を抑制するという観点からは、基板１０の接続面と半導体素子１１の接続面の間の距離か、隣り合う接続部１５の間の最近接距離のどちらか短い方の３０％より小さいことが望ましい。
　例えば、基板１０と半導体素子１１間の距離が５０μｍ、隣り合う接続部１５の間の最近接距離が１００μｍである場合、保護膜１２の厚みは０．３μｍ以上１５μｍ以下が望ましいということになる。上限値の１５μｍは、基板１０と半導体素子１１間の距離５０μｍを接続部１５の間隔の１００μｍより優先した結果である。さらに厚い方の上限は、膜厚の均一性が維持されやすいという観点から３μｍ以下であることがさらに望ましい。
　保護膜１２の弾性率はアンダーフィル材料の弾性率よりも低い。また保護膜１２を構成する材料の組成は、絶縁性で、かつ低弾性率の材料である、例えばシリコーンゴム材料などである。保護膜１２を構成する材料の弾性率としては、フリップチップ実装後の環境における一般的な室温であるところの２５℃からリフロー工程のために昇温される一般的な温度であるところの２６０℃までの範囲にわたり０．５ＭＰａ～１０ＭＰａ程度であることが望ましい。ここで、アンダーフィルの弾性率は被膜の弾性率の１０倍以上必要で、好ましくは１００倍以上必要である。１０倍以上でないと、応力緩和ができない。１００倍以上なら、応力緩和でき、さらに、皮膜の変形率に対してアンダーフィルの変形率が小さいため、皮膜とアンダーフィルの密着性がよく、長期間の安定性が確保できる。
　前記温度範囲において保護膜１２の弾性率が０．５ＭＰａより小さいと、保護膜１２そのものの形状維持が困難となり、また弾性率が１０ＭＰａより大きいと、十分な応力緩和の効果が期待できない。また保護膜１２はマイグレーションやショート不良の抑制のための重要な役割を担い、その体積抵抗率は１．０×１０１５Ω・ｃｍ～５．０×１０１５Ω・ｃｍ程度が望ましい。
　保護膜１２は、低分子量の前駆体が熱によって重合することで形成されるものが望ましい。低分子量材料は一般に粘度を低くすることができ、狭い接続部間の隙間にも十分に充填することができるからである。前駆体の材料は、特に限定するものではないが、熱硬化性シリコーンゴムを形成する液状シリコーンゴム前駆体が望ましい。また保護膜１２は無機充填材を含有していても良い。保護膜１２が無機充填材を含むことで体積抵抗率が上昇するので、前記接続部１５間のショートやマイグレーションといった不良をより確実に防止することができる。
　ここで、保護膜１２は、接続部１５とパッド部１４とパッド部１７のそれぞれの表面、および基板１０と半導体素子１１の接続部領域を１つユニットとして連続して被覆するのがよい。接続部１５間の応力緩和ができ、かつ、前記接続部１５間のショートやマイグレーションといった不良をさらに、確実に防ぐことができる。また、アンダーフィル部１３となるアンダーフィル材を基板１０と半導体素子１１間に挿入する時も、スムーズに挿入できる。１つのユニットだけで連続でなく、すべてのユニットで連続し、全体で１つの一体化した保護膜１２であればさらによい。
　保護膜１２は、すべての面において、同じ膜厚のものがよい。すべての部分で、応力がおなじように緩和できる。保護膜１２の剥がれなども防ぐことができ、密着性が上がる。
　液状シリコーンゴムの前駆体としては、例えば非特許文献１に記載されたビニル基含有オルガノポリシロキサンとオルガノポリシロキサンと白金などの硬化触媒の混合物などの公知のものを使用することができ、１液型か２液型かは限定するものではない。すなわちその基本的な化学構造としては主鎖構造がシロキサン骨格構造であり、アルキル基がシリコン原子に結合している。さらに、前記シロキサン骨格の末端にはビニル基などシロキサン骨格同士の結合に必要な反応部位が結合している。
　上記の混合物を公知の方法で熱により加熱硬化させる際には、ヒドロシリル化反応がおこり、前記前駆体は、本発明における重要な部位であるところの、化学的に安定、かつ低弾性率、かつ欠陥のない緻密な構造をもつ保護膜１２を形成することとなる。またシリコン原子に結合する官能基は必要に応じて、アルキル基以外のもの、例えばヒドロキシル基やグリシジルエーテル基に代表される極性官能基などであっても良い。
　このようなシリコーンゴムの前駆体である、オルガノポリシロキサンは、公知の方法により、例えばオルガノシロキサンを強酸の存在下で重合させた後、水と特定の有機珪素化合物とを添加するなどして製造することができる。
　前記保護膜１２の形成方法を含めた本発明の第一の実施形態の製造プロセスフローとしては前記保護膜１２の前駆体として、シリコーンゴムの前駆体を例に取ると例えば図２（ａ）～図２（ｄ）の製造方法で製造できる。
　先ず、図２（ａ）では、基板１０の上に形成された半田ボール１５Ａが配置され、半導体素子１１の上に形成された半田ボール１５Ｂが配置されている。
　図２（ｂ）では、基板１０の上に形成された半田ボール１５Ａが配置された領域および、半導体素子１１の上に形成された半田ボール１５Ｂが配置された領域に、比重１．０４ｇ／ｃｍ３のオルガノポリシロキサンに白金などの硬化触媒が添加されたシリコーンゴムの前駆体２０を、公知のディスペンサーなどで塗布する。
　このときの塗布量は、４ｍｍ２の中に、直径３５μｍの半球状半田ボールが５０μｍ間隔で配列された場合、１６．８μｇ程度である。このとき前駆体２０の液膜の厚みは３．０μｍ程度となる。また、基板１０および半導体素子１１の双方の半田ボール配置領域に塗布する場合、計３３．６０μｇ塗布することになる。
　その後、１Ｎより小さい荷重範囲で高精度な荷重制御が可能な公知のフリップチップボンダーを使用したフリップチップボンド工法で、図２（ｃ）に示すように、基板１０のパッド部１４上に形成された半田ボール１５Ａと、半導体素子１１のパッド部１７上に形成された半田ボール１５Ｂを、シリコーンゴムの前駆体２０を突き破る形で機械的に、かつ、電気的に接続する。
　より詳細には次の手順による。
　接続前の基板１０及び半導体素子１１の設定温度を１００℃とする。
　その後、画像認識による位置合わせとそれに続く接続工程に移行する。接続工程において加圧する際の条件は、加圧力を０．１Ｎとし、１秒間に約１０回程度のスクラブ(scrub )をＸ方向とＹ方向に交互に加えながら５秒間の間に、基板１０及び半導体素子１１を装置設定温度として１００℃から３００℃まで昇温加熱させる。この工程で液状シリコーンゴムの前駆体２０の液膜が、半田ボール１５Ａおよび半田ボール１５Ｂに上下から挟まれ、突き破られて半田ボール１５Ａと半田ボール１５Ｂは機械的かつ電気的に接続され接続部１５になる。
　同時に液状シリコーンゴムの前駆体２０が熱硬化されることにより、保護膜１２とすることができる。
　最後に、図２（ｄ）に示すように、公知のディスペンサーを使用して、基板１０上の半導体素子１１の近傍において、半導体素子１１の１つの辺から０．４ｍｍ程度離しながら、半導体素子１１の上面に接触させないように０．５～０．８ｍｇ程度の熱硬化性エポキシ樹脂組成物で構成されたアンダーフィル材料を保護膜１２の間隙に充填する。その後、１６５℃で１時間以上熱硬化させてアンダーフィル部１３を形成する。
　この実施の形態１の半導体装置において、アンダーフィル部１３は基板１０上において、接続部１５が配置された領域からはみ出しても良い。この場合には、半導体素子１１の領域のアンダーフィルによる保護をより確実なものとすることができる。
　かかる構成によれば、アンダーフィルされた材料は、半導体素子１１面に対して垂直な方向から見た際の半導体素子面積領域と一致する接続領域においては、主には保護膜１２と接触している。保護膜１２は有機化合物モノマーを出発物質として、重合されたゴム状の材料で構成されており、その他の部材の線膨張係数差によって発生する応力を変形により緩和させることができる。
　これにより、たとえばアンダーフィル材料と基板１０の線膨張係数差に起因する反りなどの問題を緩和することができる。つまり、アンダーフィル材料と基板１０や半導体素子１１、接続部１５といった部材間の線膨張係数の差によって発生する応力は、弾性率の低い保護膜１２の弾性変形によって吸収され、その他の箇所にダメージを与えることなく、より信頼性の高い半導体装置とできる。
　また、従来では、半導体装置の構成部材間の熱特性の違いにより発生する応力が原因となり、部材間で剥離などの不良が発生するという問題が生じていた。これを緩和させるためには無機充填材比率を極端に低くして弾性率が低いアンダーフィル材料を使用しなければならなかった。しかし、弾性率が低い材料は、吸湿性が高いために信頼性に劣るという問題が生じていた。
　これに対して、実施の形態１の半導体装置では、アンダーフィル部と他の部材間の応力を保護膜１２が吸収するので、無機充填材比率が十分に高い、信頼性の高いアンダーフィル材を使用しつつ、剥離などの問題を発生させることなく、長寿命の半導体装置とすることができる。
　　（実施の形態２）
　図３（ａ）～図３（ｄ）は別の製造方法を示す。
　実施の形態１では基板１０の側と半導体素子１１の側の両方に前駆体２０の液膜を付けてから、半導体素子１１と基板１０とを接合したが、この実施の形態２では半導体素子１１と基板１０とを接合してから前駆体２０の液膜を付ける点が異なっている。
　先ず、図３（ａ）のように、基板１０と半導体素子１１を位置合わせする。
　その後、図３（ｂ）に示すように基板１０と半導体素子１１とをフリップチップ接続するのであるが、接続方法としては以下のように接続する。
　接続前の基板１０及び半導体素子１１の設定温度を１７０℃とする。
　なお、図２（ａ）の場合と同様に半田ボール１５Ａが基板１０の側に形成され、半田ボール１５Ｂが半導体素子１１の側に形成されているものとする。その後、画像認識による位置合わせとそれに続く接続工程に移行する。接続工程において加圧する際の条件は、加圧力を０．１Ｎとし、３秒間の間に基板１０及び半導体素子１１を装置設定温度として１７０℃から３００℃まで昇温加熱させることによって、半田ボール１５Ａと１５Ｂから接続部１５が形成される。
　次に、図３（ｃ）では、フリップチップ接続された基板１０と半導体素子１１の間隙端部の少なくとも一箇所に、図２の場合と同様の液状シリコーンゴムの前駆体２０を、基板１０上の半導体素子１１の側面近傍において、半導体素子１１の上面に付着しないように、例えばと図２の場合と同様のディスペンサーで塗布する。４ｍｍ２の中に、直径３５μｍの接続部１５が５０μｍ間隔で配列されている場合、液膜の厚みを３．０μｍとするには、基板１０の接続面と半導体素子１１の接続面の間隔が２５μｍ程度として、塗布量は２８．６μｇ程度である。
　その結果、前駆体２０は、間隙内部の基材との濡れ広がりによって、半導体素子１１の面、基板１０の面および前記接続部１５の側面にコーティングされていく。特に、前駆体２０は分子量の小さい状態であるので、シリコーンゴムより粘度が低く、毛細管現象での濡れ広がりの際に、未塗布部分が残ることはない。
　前記コーティングが完了した後に、７５℃で１時間、その後１５０℃で２時間という加熱条件での熱硬化反応により、シリコーンゴムの保護膜１２とすることができる。
　その後、図２の場合と同様にアンダーフィル材料を充填、硬化させることで、図３（ｄ）に示すようにアンダーフィル部１３を形成し半導体装置を得る。
　この実施の形態２の半導体装置において、アンダーフィル部１３は基板１０上において、接続部１５が配置された領域からはみ出しても良い。この場合には、半導体素子１１の領域のアンダーフィル部１３による保護をより確実なものとすることができる。
　なお、上記の実施の形態１または実施の形態２において、保護膜１２が半導体素子１１の側面１１Ｓにフィレット形状となって密着していても良い。この場合には、半導体素子１１の側面１１Ｓに保護膜１２が接触していない場合と比較して、応力に対する半導体素子コーナー部分へのさらなる保護効果を発揮することができる。なお、この保護膜１２の半導体素子１１の側面１１Ｓへのフィレット形状は、保護膜１２の前駆体材料の供給量を増やすことにより形成できる。
　図４に示す半導体装置では、接続部１５によって、基板１０と半導体素子１１が接続されている。接続部１５、基板１０、半導体素子１１の表面は保護膜１２によって被覆されている。保護膜１２の表面同士の隙間にはアンダーフィル材料１３が充填されている。さらにアンダーフィル材料は半導体素子１１の周囲においてフィレット部１３Ａを形成している。すなわち、アンダーフィル部１３はフィレット部１３Ａを有する。
　アンダーフィル材料としては公知のものを使用することができる。外部からの半導体素子１１のエッジ部分への機械的衝撃から保護するためにフィレット部１３Ａは半導体素子１１の側面１１Ｓの上端にまで這い上がっていることが好ましい。工程上好ましい公知のアンダーフィル材料の充填とそれに続く硬化工程で、簡便にフィレット部１３Ａを形成することができる。
　なお、アンダーフィル材料１３を使用し、保護膜１２の表面同士の隙間を充填させる場合、保護膜１２を構成する材料の化学構造として、例えば水酸基を有するものを使用するのが好ましい。保護膜１２の表面に水酸基が存在することで、アンダーフィル材料１３と保護膜１２の表面の濡れ性が向上し、より効率的にアンダーフィル材料１３を充填させることが可能となる。その結果、生産性向上という効果が得られる。
　図５に示す半導体装置では、図４の半導体装置に比べて保護膜１２の厚みが大きく形成されている。保護膜１２の厚みは基板１０と半導体素子１１の接続部１５が配列されている領域への保護膜１２の前駆体２０である液体の供給量によって調整することができる。
　供給量が多く、保護膜１２の厚みが厚い場合には、さらにすぐれた耐ショート性、耐マイグレーション性を付与することができる。さらにこの場合には、半導体素子１１の側面をも保護膜１２で被覆することができ、外部からの半導体素子１１のエッジ部分への機械的衝撃から保護するという観点から一層好ましい。
　保護膜１２の厚みは特に限定するものではないが、基板１０の接続面と半導体素子１１の接続面の間の距離か、隣り合う前記接続部１５間の最近接距離のどちらか短い方の３０％より小さく、マイグレーションやショートといった短絡不良を十分に抑制するという観点から、保護膜１２の厚みは少なくとも０．３μｍより大きいことが望ましい。３０％より大きいと、アンダーフィル部１３の充填部分が減少し、またアンダーフィル部の完全な充填が難しくなることになり、半導体装置全体としての強度が下がることになる。
　図５において、基板１０と半導体素子１１のそれぞれの接続面間の距離が５０μｍ、隣合う接続部１５の最近接距離が１００μｍである場合、保護膜１２の厚みは１５μｍが限度であり、これより厚くならないことが望ましい。また使用するアンダーフィル材料の量を少なくすることができるため、充填時間も短くなり、生産性向上の観点から効果的である。
　　（実施の形態３）
　図６と図７はそれぞれ実施の形態３の半導体装置を示す。
　上記の各実施の形態では、半導体素子１１の基板１０との対向面、ならびに基板１０の半導体素子１１との対向面にも、保護膜１２が形成され、保護膜１２が、基板１０の半導体素子１１との対向面から接続部１５の表面を経て、半導体素子１１の基板１０との対向面にわたって連続して形成されていたが、この実施の形態３では、半導体素子１１の基板１０との対向面と、基板１０の半導体素子１１との対向面のうちの一方には保護膜１２が形成されていない点だけが異なっている。
　図６に示す半導体装置では、前駆体２０を塗布する際に、基板１０の側にのみ前駆体２０を塗布し、基板１０の表面から接続部１５の表面を経て、半導体素子１１のパッド１７の周辺にのみ保護膜１２が形成されている。
　図２に示した製造方法では図２（ｂ）において前駆体２０を基板１０の側と半導体素子１１の側の両方に塗布してから図２（ｃ）において基板１０と半導体素子１１を接合したが、図６の半導体装置を製造する際には、基板１０の側にのみ前駆体２０を塗布して基板１０と半導体素子１１を接合し、その後に前駆体２０を重合させて保護膜１２を形成する。更に、図２（ｄ）の場合と同様にアンダーフィル材料を保護膜１２の間隙に充填する。
　図３に示した製造方法では図３（ｃ）において、フリップチップ接続された基板１０と半導体素子１１の間隙端部の少なくとも一箇所に、液状シリコーンゴムの前駆体２０を塗布するが、この際、半導体素子１１の基板１０との対向面における表面性状が液状シリコーンゴムと濡れ性が悪く、半導体素子１１の基板１０との対向面に毛細管現象による前記前駆体２０の濡れ広がりを抑制することができる場合に図６の半導体装置を作製することができる。
　図７に示す半導体装置では、前駆体２０を塗布する際に、半導体素子１１の側にのみ前駆体２０を塗布し、半導体素子１１の表面から接続部１５の表面を経て、基板１０のパッド１４の周辺にのみ保護膜１２が形成されている。
　図７の半導体装置を製造する際には、半導体素子１１の側にのみ前駆体２０を塗布して基板１０と半導体素子１１を接合し、その後に前駆体２０を重合させて保護膜１２を形成する。更に、図２（ｄ）の場合と同様にアンダーフィル材料を保護膜１２の間隙に充填する。
　図３に示した製造方法では図３（ｃ）において、フリップチップ接続された基板１０と半導体素子１１の間隙端部の少なくとも一箇所に、液状シリコーンゴムの前駆体２０を塗布するが、この際、基板１０の半導体素子１１との対向面における表面性状が液状シリコーンゴムと濡れ性が悪く、基板１０の半導体素子１１との対向面に毛細管現象による前記前駆体２０の濡れ広がりを抑制することができる場合に図７の半導体装置を作製することができる。
　この図６と図７の何れの場合にも、ショートやマイグレーションの防止や応力緩和に効果を発揮することは可能であり、前駆体２０の使用量が少ないので、生産コスト低減の観点から有利である。
　上記の各実施の形態では保護膜１２が、シリコーンゴム材料であったが、有機物組成ゴム材料で形成することもできる。具体的には、熱硬化により形成され耐熱性に優れるという観点から、脂肪鎖変性エポキシ樹脂を酸無水物で硬化させたものなどを使用できる。
　本発明は、各種の電子機器の信頼性の向上に寄与する。
　１０　　回路基板
　１１　　半導体素子
　１１Ｓ　　半導体素子１１の側面
　１２　　保護膜
　１３　　アンダーフィル部
　１３Ａ　　フィレット部
　１４，１７　　パッド
　１５　　接続部
　１５Ａ，１５Ｂ　　半田ボール
　２０　　保護膜の前駆体

Claims (10)

  1. 　基板と半導体素子を接続部によって接続し、前記基板と前記半導体素子と前記接続部との間にアンダーフィル材料が充填されたアンダーフィル部とを備えた半導体装置であって、
    　前記半導体素子と前記基板とのそれぞれの対向面と、前記半導体素子から前記接続部を経て前記基板の表面が、前記アンダーフィル材料よりも弾性率の低い保護膜によって被覆されていることを特徴とした
    半導体装置。
  2. 　前記保護膜が、前記半導体素子と前記基板と前記接続部の表面間で、連続して形成されていることを特徴とした
    請求項１記載の半導体装置。
  3. 　前記保護膜が、前記半導体素子と前記基板と前記接続部の表面間で、連続し、かつ一体化した１つの保護膜として形成されていることを特徴とした
    請求項１または請求項２記載の半導体装置。
  4. 　前記半導体素子の側面が前記保護膜で被覆されている
    請求項１～請求項３のいずれかに記載の半導体装置。
  5. 　前記保護膜の膜厚が、隣接する前記接続部の間の距離、前記基板と前記半導体素子の間の距離の短い方の３０％より薄い
    請求項１～請求項４のいずれかに記載の半導体装置。
  6. 　前記保護膜が、シリコーンゴム材料または有機物組成ゴム材料である
    請求項１～請求項５のいずれかに記載の半導体装置。
  7. 　前記保護膜は、２５℃から２６０℃にわたり、弾性率が０．５ＭＰａ以上１０ＭＰａ以下の範囲内であることを特徴とする
    請求項１～請求項６のいずれかに記載の半導体装置。
  8. 　基板に接続部が配置された部材、または、半導体素子上に接続部が配置された部材の少なくとも一方に、保護膜の前駆体による塗布膜を形成する工程と、
    　前記基板上および前記半導体素子上の前記接続部が前記前駆体による塗布膜を突き破って接続するようフリップチップ実装する接続工程と、
    　前記前駆体が重合することによって前記保護膜が形成される工程と、
    　前記保護膜の間隙にアンダーフィル材を充填し硬化する工程とを有する
    半導体装置の製造方法。
  9. 　基板と半導体素子とを接続部で接続した実装体に対して、前記基板と前記半導体素子の少なくとも一方と、前記接続部の表面を、保護膜の前駆体による塗布膜でコーティングする工程と、
    　コーティングされた前記前駆体が重合することによって前記保護膜が形成される工程と、
    　前記基板と前記半導体素子と前記接続部との間隙に、アンダーフィル材料を充填し硬化する工程とを有する
    半導体装置の製造方法。
  10. 　前記保護膜はシリコーンゴム材料であり、前記シリコーンゴム材料の前駆体は、オルガノポリシロキサン骨格を有し、
    　前記保護膜が形成される工程は、ヒドロシリル化反応による熱硬化反応で、前記前駆体が前記シロキサン骨格を有するシリコーンゴムへと硬化する反応を含むことを特徴とする
    請求項８または請求項９に記載の半導体装置の製造方法。
PCT/JP2011/003254 2010-06-14 2011-06-09 半導体装置およびその製造方法 WO2011158468A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010134914A JP2013175492A (ja) 2010-06-14 2010-06-14 半導体装置およびその製造方法
JP2010-134914 2010-06-14

Publications (1)

Publication Number Publication Date
WO2011158468A1 true WO2011158468A1 (ja) 2011-12-22

Family

ID=45347884

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003254 WO2011158468A1 (ja) 2010-06-14 2011-06-09 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2013175492A (ja)
WO (1) WO2011158468A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021033538A1 (ja) * 2019-08-21 2021-02-25 Ａｇｃ株式会社 電子基板、電子基板の製造方法及び電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520101B2 (ja) * 2014-12-15 2019-05-29 富士通株式会社 電子装置及び電子装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118885A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品の実装方法及び基板モジュール
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004273669A (ja) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd 熱圧着用シリコーンゴムシート
JP2007165419A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 実装方法と半導体装置
JP2009004447A (ja) * 2007-06-19 2009-01-08 Toshiba Corp プリント回路板、電子機器、および半導体パッケージ
WO2009151108A1 (ja) * 2008-06-12 2009-12-17 日本電気株式会社 実装基板、及び基板、並びにそれらの製造方法
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118885A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 電子部品の実装方法及び基板モジュール
JP2004179590A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004273669A (ja) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd 熱圧着用シリコーンゴムシート
JP2007165419A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 実装方法と半導体装置
JP2009004447A (ja) * 2007-06-19 2009-01-08 Toshiba Corp プリント回路板、電子機器、および半導体パッケージ
WO2009151108A1 (ja) * 2008-06-12 2009-12-17 日本電気株式会社 実装基板、及び基板、並びにそれらの製造方法
JP2010262973A (ja) * 2009-04-30 2010-11-18 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021033538A1 (ja) * 2019-08-21 2021-02-25 Ａｇｃ株式会社 電子基板、電子基板の製造方法及び電子機器

Also Published As

Publication number Publication date
JP2013175492A (ja) 2013-09-05

Similar Documents

Publication Publication Date Title
JP4534062B2 (ja) 半導体装置
US20120286405A1 (en) Semiconductor device and method for manufacturing the same
TWI283076B (en) IC chip package structure and underfill process
US6373142B1 (en) Method of adding filler into a non-filled underfill system by using a highly filled fillet
US7955896B2 (en) Method of manufacturing stacked semiconductor device
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
KR20100129694A (ko) 다층 반도체 장치용 언더필재의 댐재 조성물 및 상기 댐재 조성물을 이용한 다층 반도체 장치의 제조 방법
JP2012191062A (ja) 半導体装置
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
KR20160059964A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR20110027714A (ko) 반도체장치의 제조방법 및 반도체장치
JPH0412027B2 (ja)
WO2004059721A1 (ja) 電子部品装置
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
US20090017582A1 (en) Method for manufacturing semiconductor device
US6680436B2 (en) Reflow encapsulant
US20080009130A1 (en) Underfill and mold compounds including siloxane-based aromatic diamines
WO2011158468A1 (ja) 半導体装置およびその製造方法
JPH04137641A (ja) 半導体装置
JP2013004648A (ja) 半導体パッケージの製造方法
JP2008189760A (ja) アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法
JP2010209266A (ja) 半導体封止用液状エポキシ樹脂組成物、及びそれをアンダーフィル材として用いて封止したフリップチップ型半導体装置
JP2008277631A (ja) 半導体装置
WO2005080502A1 (ja) アンダーフィル用液状エポキシ樹脂組成物および同組成物を用いて封止した半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11795376

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11795376

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP