JP2008277631A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008277631A
JP2008277631A JP2007121131A JP2007121131A JP2008277631A JP 2008277631 A JP2008277631 A JP 2008277631A JP 2007121131 A JP2007121131 A JP 2007121131A JP 2007121131 A JP2007121131 A JP 2007121131A JP 2008277631 A JP2008277631 A JP 2008277631A
Authority
JP
Japan
Prior art keywords
chip
underfill
semiconductor device
semiconductor chip
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007121131A
Other languages
English (en)
Inventor
Toshio Kobayashi
利夫 小林
Yasumichi Hatanaka
康道 畑中
Toshiyuki Toyoshima
利之 豊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007121131A priority Critical patent/JP2008277631A/ja
Publication of JP2008277631A publication Critical patent/JP2008277631A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】Pbフリー半田の保護を強化し、信頼性の高い半導体装置を提供する。
【解決手段】本発明の半導体装置は、Pbフリー半田でバンプ接続したフリップチップ型半導体装置であって、半導体チップの直下に形成したアンダーフィルは、25℃での弾性率が6GPa〜8GPaで、ガラス転移温度以下での線膨張係数が35ppm/K以下であり、チップの外周またはチップのコーナーに形成したアンダーフィルは、25℃での弾性率が6GPa以下で、ガラス転移温度以下での線膨張係数が50ppm/K以下である。
【選択図】図1

Description

本発明は、半導体チップの低誘電率層と、基板の配線層とを、Pbフリー半田によりバンプ接続し、チップと基板の間にアンダーフィルを形成した環境配慮型のフリップチップ型半導体装置に関する。特に、本発明は、チップと基板との間に形成するアンダーフィルを改良した半導体装置に関する。
半導体装置における、半導体チップと基板との接続には、ワイヤボンド型とフリップチップ型とがある。ワイヤーボンド型は、半導体チップをフェイスアップの状態で基板に取り付けた後、ワイヤを半導体チップに接合し、つづいてワイヤの他端を基板に接合する。ワイヤーボンド型は、多数のワイヤにより信号を伝達するため、伝達の遅れとクロストークによるノイズが生じやすい、一方、フリップチップ型は、半導体チップの表面にバンプを形成した後、半導体チップを反転し、フェイスダウンの状態で基板に接続する。後者のフリップチップ型のうち、半田ボールによりバンプ接続するものをFC−BGA(Flip Chip Ball grid Array)といい、小型化と高密度化が可能である。
FC−PGAにおけるアンダーフィルは、チップの配線層とプリント基板の配線層とをバンプ接続した後に、液状の接着剤(以下、「アンダーフィル樹脂」ともいう。)を注入し、硬化させて形成する。アンダーフィル樹脂は、硬化すると、チップと基板との間の熱膨張係数の差により発生する半田接合部の応力を吸収するため、半導体パッケージの寿命を向上させる。アンダーフィルによる応力緩和は、アンダーフィルの物性値に起因して変化し、従来、アンダーフィル樹脂としては、たとえば、25℃における弾性率が0.5〜500MPaであるビフェニル型エポキシ樹脂(特許文献1参照)、または、シリコーン型エポキシ樹脂を含み、25℃での弾性率が5GPa以下の組成物(特許文献2参照)などがある。
特開平11−17075号公報 特開2002−121259号公報
近年、半導体装置は、信号伝送の高速化が要求され、信号の伝送速度は、配線材料の比誘電率の平方根に反比例するため、半導体チップにおける配線材料の誘電率の低減による信号の高速化が検討されている。半導体チップの配線層の低誘電率化としては、ポーラス処理などが検討され、低誘電率層は、従来の誘電体層よりも強度が低く、長期信頼性が低い。したがって、低誘電率層を形成した半導体チップに、従来のアンダーフィル樹脂を充填してFC−BGAを製造すると、冷熱ヒートサイクル試験などのストレス試験によって、低誘電率層が破壊されるという問題が生じるため、アンダーフィルによる半導体チップのさらなる応力緩和が必要である。
また、半導体装置においては、地球環境を配慮して、半田材料のPbフリー化が進められているが、Pbフリー半田は、共晶半田より硬くて脆いという特性を有するため、従来のアンダーフィル樹脂をPbフリーのFC−BGAに適用すると、冷熱ヒートサイクル試験などのストレス試験によって、Pbフリー半田に容易にクラックが発生し、導通不良を起こしやすい。そのため、アンダーフィル樹脂でPbフリー半田を強固に保護する必要がある。
さらに、チップサイズは、適用する製品によって変わるが、データ処理量が多いときは、バンプ数は数千程度まで要望される。しかし、バンプ数が多くなると、チップサイズが大きくなり、発生する応力も増大するから、数千個のバンプを有するFC−BGAでは、増大する応力により、冷熱ヒートサイクル試験などのストレス試験により不具合が発生しやすくなる。
本発明の課題は、低誘電率層を形成した半導体チップとPbフリー半田を組み合わせたFC−BGAであって、数百から数千個のバンプを有する半導体装置において、アンダーフィルにより半導体チップへの応力を緩和し、Pbフリー半田の保護を強化し、信頼性の高い半導体装置を提供することにある。
本発明のある実施の形態によれば、半導体チップの低誘電率配線層と基板の配線層とをPbフリー半田でバンプ接続した後、チップと基板との間にアンダーフィルを形成したフリップチップ型半導体装置であって、チップの直下に形成したアンダーフィルは、25℃での弾性率が6GPa〜8GPaで、ガラス転移温度以下での線膨張係数が35ppm/K以下であり、チップの外周またはチップのコーナーに形成したアンダーフィルは、25℃での弾性率が6GPa以下で、ガラス転移温度以下での線膨張係数が50ppm/K以下である半導体装置が提供される。
この実施の形態によれば、冷熱ヒートサイクル試験において、半導体チップの低誘電率配線層の破壊がなく、Pbフリー半田の導通不良が発生しない信頼性の高い半導体装置を提供することができる。
本発明の半導体装置は、半導体チップの低誘電率配線層をPbフリー半田でバンプ接続したフリップチップ型半導体装置であって、チップの直下に形成したアンダーフィルは、25℃での弾性率が6〜8GPaで、ガラス転移温度以下での線膨張係数が35ppm/K以下であり、チップの外周またはチップのコーナーに形成したアンダーフィルは、25℃での弾性率が6GPa以下で、ガラス転移温度以下での線膨張係数が50ppm/K以下である。
半導体装置は、長期使用時の信頼性が要求され、信頼性試験の中でも冷熱ヒートサイクル試験において、線膨張係数の異なる材料を組み合わせたFC−BGAで最も厳しい結果が表れることが知られている。本発明の半導体装置では、アンダーフィルにより、半導体チップの低誘電率配線層の応力を緩和し、Pbフリー半田の保護を強化する。このため、冷熱ヒートサイクル試験において、半導体チップにおける低誘電率配線層の破壊がなく、Pbフリー半田の導通不良が発生しない信頼性の高い半導体装置を提供することができる。
また、本発明の半導体装置では、半導体チップの配線層における誘電体層の比誘電率が、3.0以下であっても、さらに2.8以下であっても、冷熱ヒートサイクル試験において2000回以上の優れた信頼性が得られ、数千個のバンプを形成した場合でも、同様の信頼性が得られる。また、冷熱ヒートサイクル試験では、低温側ではより低温での特性、高温側ではより高温での特性が要求されるようになり、たとえば、低温側ではマイナス55℃、高温側では150℃での信頼性が要求される。本発明の半導体装置は、マイナス55℃と150℃の冷熱ヒートサイクル試験において、2000サイクル以上の信頼性が得られる。
本発明の半導体装置の断面図を図1に例示する。半導体チップ1における配線層の誘電体層には低誘電率層が用いられる。半導体チップ1の配線層の最外層に、プリント基板2との接続のために、Pbフリー半田3を形成する。プリント基板2には、Pbフリー半田による回路パターンを形成した配線層が設けられている。プリント基板2は、汎用のFR4、FR5または高周波対応基板などを用途に応じて使い分けることができる。プリント基板の積層数およびサイズも、用途に応じて、任意に選択することができる。低誘電率層を有する半導体チップ1とプリント基板2は、フリップチップ接続され、両者の回路パターンが接続される。半導体チップ1とプリント基板2とのギャップは、10〜300μmが一般的である。
FC−BGAは、チップと基板間にアンダーフィル樹脂を注入して、加熱硬化して形成する。アンダーフィル樹脂は、チップの外方まで及び、フィレット(チップの外周部)を形成する。本発明では、2種類のアンダーフィルを組み合わせて、FC−BGAを作製する。図1に示すように、アンダーフィル4のうち、アンダーフィル4a(以下、「アンダーフィルA」ともいう。)は、半導体チップ1の直下に形成する。また、アンダーフィル4b(以下、「アンダーフィルB」ともいう。)は、半導体チップ1の外周またはコーナーに形成する。
図2と図3は、本発明の半導体装置の平面図である。図2に示す半導体装置におけるアンダーフィル24のうち、アンダーフィル24aは、半導体チップ21と基板22の間に注入したアンダーフィルがフィレットにまで及び、加熱により形成したものである。また、半導体チップ21のコーナーには、アンダーフィル24bが形成されている。一方、図3に示す半導体装置では、半導体チップ31の外周にアンダーフィル34bが形成されている。半導体チップ直下に形成したアンダーフィルAは、低誘電率層の応力緩和とPbフリー半田の保護強化の役割を担っている。Pbフリー半田のバンプ数は製品によって異なるが、全てのPbフリー半田をアンダーフィルAで覆う態様が好ましい。Pbフリー半田は、半導体チップの少し内側に配置され、チップの外周には存在しないが、低誘電率層は、通常、半導体チップの全面に設けられる。したがって、チップの外周は、低誘電率層のみが存在する領域になるため、アンダーフィルBは、チップの外周またはコーナーにおける低誘電率層の応力緩和を主目的として形成される。
従来のFC−BGAでは、冷熱ヒートサイクル試験を行なうと、低誘電率層のうち、チップのコーナから破壊が始まり、冷熱ヒートサイクル試験のサイクル数の増加に伴って、チップ中央部分まで破壊が広がっていくことが実験的に確認できた。シミュレーションによる応力解析からも、低誘電率層の応力は、チップのコーナが、他の領域よりも極めて高いことがわかった。そのため、チップの破壊を抑える上では、チップのコーナにおける低誘電率層の応力緩和が重要である。
高弾性なアンダーフィル樹脂と低弾性なアンダーフィル樹脂のうちいずれかを用いて、従来構造のFC−BGAを作製し、冷熱ヒートサイクル試験を行なうと、低誘電率層の応力緩和とPbフリー半田の保護強化は、アンダーフィル樹脂に関して、競合し、両立できない関係にあることがわかる。たとえば、低誘電率層の応力緩和には、アンダーフィルの弾性率を下げる方が望ましいが、Pbフリー半田の保護強化には、アンダーフィルの弾性率を上げる方が望ましい。
そのため、本発明においては、機能に応じた最適なアンダーフィルを形成するために、2種類のアンダーフィル樹脂を使い分ける。半導体チップの直下に形成するアンダーフィルAは、Pbフリー半田の保護を強化する点で、25℃での弾性率を6GPa以上とし、6.5GPa以上が好ましい。また、アンダーフィルAについても、低誘電率層の応力緩和機能を維持する点で、25℃での弾性率を8GPa以下とし、7.5GPa以下とするのが好ましい。一方、半導体チップの外周またはコーナーに形成するアンダーフィルBは、Pbフリー半田が存在せず、低誘電率層の応力緩和を主目的とするため、25℃での弾性率を6GPa以下とし、5GPa以下が好ましい。アンダーフィルAの弾性率を高く設定し、Pbフリー半田の保護強化を図りながら、アンダーフィル樹脂Bの弾性率を低く設定し、低弾性率層の応力緩和を効果的に行なうことができる。本明細書における弾性率は、JIS規格K6911に定める方法により測定する。
また、半導体チップの直下に形成するアンダーフィルAは、半導体チップとパッケージ基板との熱膨張係数の差を小さくすることによって、冷熱ヒートサイクルにより発生する低誘電率層の熱応力とPbフリー半田の熱応力の両者を効果的に緩和させる点で、ガラス転移温度以下での線膨張係数を35ppm/K以下とし、好ましくは33ppm/K以下とする。一方、半導体チップの外周またはコーナーに形成するアンダーフィルBは、脆弱なポーラス構造の低誘電率層に発生する熱応力のみを緩和させる点で、ガラス転移温度以下の線膨張係数を50ppm/K以下とし、好ましくは45ppm/K以下とする。本明細書における線膨張係数は、熱機械分析装置TMA(Thermomechanical Analysis)により測定する。
本発明のアンダーフィル樹脂は、有機成分と無機充填剤を分散させたものが好ましい。有機成分の主成分は、液状エポキシ樹脂であり、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェニルグリシジルエーテル、シリコーン変性エポキシ樹脂などが好ましく、ビスフェノールA型エポキシ樹脂が、基板との接着性が良好である点で、より好ましい。また、有機成分には、硬化剤として、芳香族アミン、脂肪族アミン、酸無水物系などを用いるのが好ましく、芳香族系アミン系硬化剤が、耐湿性と接着性が優れている点で、より好ましい。硬化剤の配合比は、主剤のエポキシ当量と合致するように調整する。さらに、有機成分には、添加剤として、パウダーを添加する態様が、応力緩和を促進する点で、好ましい。パウダーとしては、シリコーンゴム、シリコーンオイル、ポリブタジエンゴムまたはメタクリル酸メチル・ブタジエン・スチレン樹脂などが好適であり、応力緩和の観点から、シリコーン系パウダーがより好ましい。
無機充填剤としては、シリカ、アルミナ、窒化アルミ、窒化珪素またはタルクなどを用いることができ、接着性を向上する点で、シランカップリング剤などで表面処理したものを好ましく使用することができ、シリカ粒子が安価であるため、好ましく用いられる。シリカ粒子は、平均粒径が1μm前後で、流動性の優れた球状シリカが好ましく用いられる。また、半導体装置の誤動作を防止するため、α線を放射するウランやトリウムなどの不純物濃度が、0.1ppb以下のシリカ粒子が好ましい。
有機溶剤は、粘度調整のために、適宜使用することができる。有機溶剤の例としては、ジエチレングリコール、キシレン、シクロヘキサノン、ジエチレングリコールモノエチルエーテルアセテート、2−エトキシエタノール、1,2−エタンジオール、ホルムアミド、カルビトール、ジエチレングリコールブチルエーテルアセテートが挙げられる。また、必要に応じて、カーボンブラックなどの顔料もしくは染料を配合することができ、カーボンブラックは、樹脂劣化による変色を隠す点で、好ましい。以上の樹脂組成は、半導体チップにおける低誘電率層の応力緩和を主目的とし、チップの外周またはコーナーに形成するアンダーフィルBの樹脂組成として特に重要である。
本発明のアンダーフィル樹脂は、分散処理を施して使用し、混合、攪拌、分散などの装置は、特に限定されるものでないが、ライカイ機、3本ロール、ボールミル、ビーズミルなどが好適であり、これらの装置を適宜組み合わせて使用することができる。また、半導体チップを、ポリイミド膜でコートして用いる態様も好ましく、半導体チップ上のポリイミド膜とアンダーフィル樹脂の接着性を向上させるために、アンダーフィル樹脂を注入する前に、ポリイミド膜をプラズマ処理あるいはベーク処理する態様が好ましい。
本発明の半導体装置の製造方法は、基板上のPbフリー半田バンプと、低誘電率配線層を有する半導体チップとを、フリップチップ接合する工程と、アンダーフィル樹脂を充填し、加熱する工程を有する。アンダーフィルAを先に形成する場合と、アンダーフィルBを先に形成する場合があるが、その順番は、本発明において、限定されるものではない。たとえば、アンダーフィル樹脂をチップの外周またはコーナーに塗布し、熱処理によりアンダーフィル樹脂を硬化させ、アンダーフィルBを形成し、その後、アンダーフィル樹脂をチップとプリント基板間に注入して、熱処理によって硬化させ、アンダーフィルAを形成することができる。
一方、チップとプリント基板間にアンダーフィル樹脂を注入した後、アンダーフィル樹脂をチップの外周またはコーナーに塗布し、同時に硬化して、アンダーフィルAとアンダーフィルBを形成することができる。または、チップと基板間にアンダーフィル樹脂を注入して先に硬化させてアンダーフィルAを形成した後、チップの外周またはコーナーにアンダーフィル樹脂を塗布し、硬化することによりアンダーフィルBを形成することもできる。このように、アンダーフィル樹脂を塗布する順番と硬化する順番は、任意に選択することができるが、図2に示すようなFC−BGAを作製する場合には、アンダーフィル樹脂を先にチップとプリント基板間に注入し、その後、チップの外周またはコーナーにアンダーフィル樹脂を塗布し、同時に硬化する方が、生産工程を減らす上で望ましい。
図4は、本発明の他の態様の半導体装置の断面図であり、図1に示す態様の半導体装置の半導体チップ上にヒートスプレッダーを追加した構造を有する。この半導体装置は、図4に示すように、半導体チップ41とプリント基板42とをPbフリー半田43でバンプ接続した後、チップと基板との間に、アンダーフィル44を形成したフリップチップ型半導体装置である。アンダーフィル44は、半導体チップ41の直下に形成したアンダーフィル44aと、半導体チップ41の外周またはコーナーに形成したアンダーフィル44bとから構成される。半導体チップ41上には、放熱樹脂46が塗布され、放熱樹脂46上にヒートスプレッダー47を備える。放熱樹脂46は、シリコーン系ゴムまたはシリコーン系ゲルなどの樹脂中に、アルミナ、アルミ、Agなどの熱伝導性材料を分散させたものが好ましく用いられる。また、ヒートスプレッダー47は、Niメッキなどの酸化防止処理を施したCu板が好適である。
(実施例1)
アンダーフィル樹脂は、ビスフェノールA型エポキシ樹脂1000g、フェニレンジアミン230g、反応性希釈剤としてヘキサンジオールジグリシジルエーテル154g、平均粒径1μmの球状シリカを3本ロールで混合分散して作製した。球状シリカは、表1に示す配合率になるように調製し、接着性向上を目的として、グリシドキシプロピルトリメトキシシラン23gを配合し、応力緩和剤として、シリコーンゴム154gを配合した。このようにして、硬化後、25℃での弾性率と、ガラス転移温度以下での線膨張係数が表1に示すようなアンダーフィル樹脂A1,A2,B〜Eを作製した。
Figure 2008277631
半導体チップの配線層における誘電体層の比誘電率が2.8である半導体チップの配線層と、プリント基板の配線層とをPbフリー半田でバンプ接続し、角チップの4つのコーナーにアンダーフィル樹脂Bを塗布し、加熱硬化した。その後、アンダーフィル樹脂A2をチップと基板の間に注入し、チップの4つのコーナ以外のチップ外周にもアンダーフィル樹脂A2を塗布し、加熱硬化した。チップ上にシリコーン系の放熱樹脂を塗布し、ヒートスプレッダーを取り付けて、半導体装置を作製した。この半導体装置に、マイナス55℃と150℃の冷熱ヒートサイクル試験を2000サイクル実施した後に、超音波顕微鏡で半導体チップの誘電体層を観察した結果、誘電体層が破壊されていないことが確認できた。アンダーフィルの物性と評価の結果を表2に示す。
Figure 2008277631
(比較例1)
2種類のアンダーフィル樹脂を使い分けず、アンダーフィル樹脂Bをチップ直下およびチップの外周の両方に形成した以外は実施例1と同様にして、半導体装置を作製し、実施例1と同様に評価した結果、チップの誘電体層が破壊されていることがわかった。アンダーフィルの物性と評価の結果を表2に示す。
(比較例2〜4)
比較例1と同様に、同一のアンダーフィル樹脂をチップ直下およびチップの外周の両方に形成して、半導体装置を作製し、比較例1と同様に評価した。比較例2では、アンダーフィルCを使用し、比較例3では、アンダーフィルDを使用し、比較例4では、アンダーフィルEを使用した。しかし、比較例2〜4では、冷熱ヒートサイクル試験を500サイクル実施しただけで、チップの誘電体層が破壊された。アンダーフィルの物性と評価の結果を表2に示す。
比較例2〜4で使用したアンダーフィル樹脂は、弾性率は小さいが、線膨張係数が大きいため、半導体チップの誘電体層の応力緩和を十分に実現できなかったためと考えられた。したがって、チップの直下に形成するアンダーフィルと、チップの外周またはコーナーに形成するアンダーフィルとでは、アンダーフィルに求められている特性が異なり、両者のアンダーフィル樹脂を最適に組み合わせることにより、低誘電率チップとPbフリー半田を組み合わせた半導体装置の信頼性の向上が可能であることがわかった。
(実施例2)
半導体チップの直下にアンダーフィル樹脂A1を注入し、半導体チップの外周にアンダーフィル樹脂Bを塗布した以外は実施例1と同様に半導体装置を作製し、実施例1と同様に評価した。その結果、冷熱ヒートサイクル試験を2000サイクル行なったが、誘電体層は破壊されなかった。つまり、低誘電率層とPbフリー半田を組み合わせた半導体装置において、優れた信頼性が得られた。アンダーフィルの物性と評価の結果を表2に示す。
(実施例3)
半導体チップの配線層における誘電体層の比誘電率が2.4である半導体チップを実装した以外は実施例2と同様にして半導体装置を作製し、実施例2と同様に評価した。その結果、冷熱ヒートサイクル試験を2000サイクル行なったが、誘電体層は破壊されなかった。したがって、脆弱な低誘電体層からなる半導体チップとPbフリー半田を組み合わせた半導体装置においても、高い信頼性を有する半導体装置を提供できることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
Pbフリー半田の導通不良が発生しない信頼性の高い半導体装置を提供することができる。
本発明の半導体装置の断面図である。 本発明の半導体装置の平面図である。 本発明の半導体装置の平面図である。 本発明の半導体装置の断面図である。
符号の説明
1 半導体チップ、2 プリント基板、3 Pbフリー半田、4,4a,4b アンダーフィル、46 放熱樹脂、47 ヒートスプレッダー。

Claims (3)

  1. 半導体チップの低誘電率配線層と基板の配線層とをPbフリー半田でバンプ接続した後、チップと基板との間にアンダーフィルを形成したフリップチップ型半導体装置であって、
    チップの直下に形成したアンダーフィルは、25℃での弾性率が6GPa〜8GPaで、ガラス転移温度以下での線膨張係数が35ppm/K以下であり、
    チップの外周またはチップのコーナーに形成したアンダーフィルは、25℃での弾性率が6GPa以下で、ガラス転移温度以下での線膨張係数が50ppm/K以下である半導体装置。
  2. チップの外周またはチップのコーナーに形成したアンダーフィルは、ビスフェノールA型エポキシ樹脂と、芳香族アミン系硬化剤と、シリコーン系応力緩和剤とシリカ粒子を含む材料により形成された請求項1に記載の半導体装置。
  3. 半導体チップの配線層における誘電体層は、比誘電率が3.0以下である請求項1または2に記載の半導体装置。
JP2007121131A 2007-05-01 2007-05-01 半導体装置 Pending JP2008277631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007121131A JP2008277631A (ja) 2007-05-01 2007-05-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007121131A JP2008277631A (ja) 2007-05-01 2007-05-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2008277631A true JP2008277631A (ja) 2008-11-13

Family

ID=40055222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007121131A Pending JP2008277631A (ja) 2007-05-01 2007-05-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2008277631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177394A (ja) * 2009-01-29 2010-08-12 Hitachi Metals Ltd 半導体装置
JP2013141027A (ja) * 2013-04-15 2013-07-18 Renesas Electronics Corp 半導体装置
US8710651B2 (en) 2009-10-14 2014-04-29 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177394A (ja) * 2009-01-29 2010-08-12 Hitachi Metals Ltd 半導体装置
US8710651B2 (en) 2009-10-14 2014-04-29 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2013141027A (ja) * 2013-04-15 2013-07-18 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2012191062A (ja) 半導体装置
JP6018967B2 (ja) 熱硬化性封止樹脂シート及び電子部品パッケージの製造方法
JP2011176278A5 (ja)
TWI480326B (zh) 用於含低k介電質之半導體裝置中作為底填密封劑之可固化樹脂組合物
JP2001230341A (ja) 半導体装置
WO2016125537A1 (ja) フィルム状接着剤、それを用いた半導体装置
JP2010262973A (ja) 半導体装置
JP2012021086A (ja) 液状封止樹脂組成物および半導体装置
JP4417122B2 (ja) シート状半導体封止用樹脂組成物
JP2007511101A (ja) Low−k誘電体含有半導体デバイスと共に使用される電子パッケージング材料
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP2008277631A (ja) 半導体装置
US20080265435A1 (en) Structure and method for stress reduction in flip chip microelectronic packages using underfill materials with spatially varying properties
JP4876935B2 (ja) エポキシ樹脂組成物及び半導体装置
JP5274744B2 (ja) フィルム状接着剤及びこれを用いた半導体装置
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP5105099B2 (ja) 半導体封止用液状エポキシ樹脂組成物、及びそれをアンダーフィル材として用いて封止したフリップチップ型半導体装置
JP2003212963A (ja) 熱硬化性液状封止樹脂組成物及び半導体装置
JP2010192525A (ja) 半導体装置およびその製造方法
JP2001207031A (ja) 半導体封止用樹脂組成物及び半導体装置
JP2000269387A (ja) 半導体封止用樹脂及びこれを用いた半導体装置
JP5614022B2 (ja) エポキシ樹脂組成物、半導体封止充てん用樹脂組成物及び半導体装置
JP2011079905A (ja) エポキシ樹脂組成物、半導体封止充てん用樹脂組成物及び半導体装置
JP2007284471A (ja) 液状エポキシ樹脂組成物及び半導体装置
WO2011158468A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100407

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731