JP5556808B2 - 電子装置、基板および電子装置の製造方法 - Google Patents

電子装置、基板および電子装置の製造方法 Download PDF

Info

Publication number
JP5556808B2
JP5556808B2 JP2011505800A JP2011505800A JP5556808B2 JP 5556808 B2 JP5556808 B2 JP 5556808B2 JP 2011505800 A JP2011505800 A JP 2011505800A JP 2011505800 A JP2011505800 A JP 2011505800A JP 5556808 B2 JP5556808 B2 JP 5556808B2
Authority
JP
Japan
Prior art keywords
electronic device
wall
substrate
wiring
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011505800A
Other languages
English (en)
Other versions
JPWO2010109703A1 (ja
Inventor
明 大内
真司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011505800A priority Critical patent/JP5556808B2/ja
Publication of JPWO2010109703A1 publication Critical patent/JPWO2010109703A1/ja
Application granted granted Critical
Publication of JP5556808B2 publication Critical patent/JP5556808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子装置、基板および電子装置の製造方法に関する。
電子装置の小型化および高機能化のために、フリップチップ接続が用いられている。フリップチップ接続では、例えば、以下のようにして、電子素子と基板とを電気的に接続する。まず、主面に電極が形成された電子素子の前記主面に、バンプ（突起電極）が取り付けられる。ついで、この電子素子の前記主面と、配線パターンが形成された配線面を有する基板の前記配線面とを対面させる。この状態で、前記電極と前記配線パターンとを、前記バンプを介して電気的に接続する。フリップチップ接続によれば、バンプを介して一定の間隔で基板上に電子素子を実装することで、入出力端子数を増加させ、配線を短縮することができる。この結果、前述の電子装置を、小型化および高機能化可能である。
フリップチップ接続による配線の短縮により、例えば、高周波特性を有する電子装置における電気特性の均一化等の効果も期待される。このため、製造効率の向上を目的に、高周波特性を有する電子装置へのフリップチップ接続の適用が検討されている。
フリップチップ接続を適用した電子装置では、電極、バンプおよび配線パターンから形成される接続部が、絶縁樹脂により封止されるのが一般的である（例えば、特許文献１参照）。このようにすることで、電子素子と基板との熱膨張率の違いにより生じる応力を緩和している。この応力緩和により、実装後の熱応力等から前記接続部が保護され、電子装置の接続信頼性が確保されている。
図５に、特許文献１記載の電子装置の一例の構成を示す。図示のとおり、この電子装置５０は、電子素子５１と、基板５２とを備える。前記電子素子５１における主面（同図において、下側の面）には、電極５１ｂが形成されている。前記基板５２は、配線パターン５２ａが形成された配線面（同図において、上側の面）を有する。前記電極５１ｂと前記配線パターン５２ａとは、バンプ５４を介して電気的に接続されている。前記電極５１ｂ、前記配線パターン５２ａおよび前記バンプ５４から、接続部５５が形成されている。このようにして、前記電子素子５１は、前記基板５２上に実装されている。前記電子素子５１と前記基板５２との隙間全体には、絶縁樹脂５６が充填されている。前記絶縁樹脂５６により、前記接続部５５は封止されている。前記電子素子５１の前記主面の中央付近には、センシティブエリア５１ａという、電子素子の電気特性が変化しやすい特定の領域が存在している。
前述のとおり、この電子装置５０では、前記電子素子５１と前記基板５２との隙間全体に、絶縁樹脂が充填されている。このため、前記センシティブエリア５１ａに前記絶縁樹脂５６が密着している。この結果、このような電子装置では、絶縁樹脂により、電子素子の電気特性が変化してしまうという問題が生じる。この問題は、例えば、数ＧＨｚ〜１００ＧＨｚ帯域において高周波になるほど、特に顕著となる。
そこで、電子素子のセンシティブエリアに絶縁樹脂を密着させないために、センシティブエリア周辺に内部空間が形成された電子装置が提案されている（例えば、特許文献２から４参照）。
図６に、特許文献２記載の電子装置の一例の構成を示す。図６において、図５と同一部分には同一符号を付している。図６に示すとおり、この電子装置６０では、基板５２の配線面の、センシティブエリア５１ａに対応する領域およびその領域周辺に凹部６３が設けられている。このようにすることで、前記凹部６３上方には、絶縁樹脂５６が充填されていない内部空間６７が形成されている。これらの点を除き、この電子装置６０は、前述の電子装置５０と同様の構成を有する。
図７に、特許文献３記載の電子装置の一例の構成を示す。図７において、図５と同一部分には同一符号を付している。図７に示すとおり、この電子装置７０では、電子素子５１の主面に、センシティブエリア５１ａを取り囲むようにゴム状弾性体突起部７３が形成されている。前記ゴム状弾性体突起部７３が圧縮変形されることにより、前記電子素子５１と前記基板５２とが接続されている。このようにすることで、前記ゴム状弾性体突起部７３に取り囲まれた、絶縁樹脂５６が充填されていない内部空間７７が形成される。これらの点を除き、この電子装置７０は、前述の電子装置５０と同様の構成を有する。
図８に、特許文献４記載の電子装置の一例の構成を示す。図８において、図５と同一部分には同一符号を付している。図８に示すとおり、この電子装置８０では、基板５２の配線面の、センシティブエリア５１ａに対応する領域およびその領域周辺に凸部８３が設けられている。このようにすることで、前記主面のセンシティブエリア５１ａと前記凸部８３との隙間には、絶縁樹脂５６が充填されていない内部空間８７が形成されている。これらの点を除き、この電子装置８０は、前述の電子装置５０と同様の構成を有する。
図９に、特許文献４記載の電子装置のその他の例の構成を示す。図９において、図５と同一部分には同一符号を付している。図９に示すとおり、この電子装置９０では、基板５２の配線面の、センシティブエリア５１ａの外周に対応する領域にリング状突起部９３が形成されている。このようにすることで、前記リング状突起部９３に取り囲まれた、絶縁樹脂５６が充填されていない内部空間９７が形成されている。これらの点を除き、この電子装置９０は、前述の電子装置５０と同様の構成を有する。
特開平１１−２３３５５８号公報 特開２０００−３６５０４号公報 特開２００５−９３６４５号公報 特開２０００−１２５９１号公報
前述の特許文献２から４に記載の電子装置では、センシティブエリア周辺に、絶縁樹脂が存在しない内部空間を形成することで、絶縁樹脂による電子素子の電気特性変化という問題を解決しようとしている。しかしながら、これらの電子装置には、それぞれ、以下の問題が生じる。
前記特許文献２記載の電子装置では、前記センシティブエリアに前記絶縁樹脂を密着させないために、前記基板に充分な深さの前記凹部を設けなければならない。このため、充分な厚みの基板が必要となる。この結果、前述の電子装置の小型化の要請に反し、かつ製造効率が低下するという問題が生じる。
また、前述のように凹部が形成されるため、基板回路設計、基板層数等が制限される。このため、基板の設計および製造が困難となり、製造効率が低下するという問題が生じる。
また、前記特許文献３記載の電子装置では、下記の２つの問題が生じる。
第１の問題は、前記ゴム状弾性体突起部の設計および製造が困難であるため、製造効率が低下するという問題である。この電子装置では、前記ゴム状弾性体突起部の高さを、前記バンプの高さ以上にする必要がある。一方、電子装置の小型化および製造コスト低減の観点から、前記ゴム状弾性体突起部の幅を、小さくする必要がある。このため、このような形状のゴム状弾性体突起部を、電子素子の主面上のセンシティブエリアという微細な範囲を取り囲むように厳密に形成するのは、非常に困難である。この結果、この電子装置では、製造効率が低下する。
第２の問題は、前述のとおり、この電子装置では、前記ゴム状弾性体突起部を圧縮変形させて電子素子と基板とを接続するため、接続不良が発生し、製造効率が低下するという問題である。この電子装置では、例えば、半田の濡れ性を利用した溶融接合を行う場合、前記ゴム状弾性体突起部の反発力が半田の濡れ性を阻害すること等により、接続不良が発生する。この結果、この電子装置では、製造効率が低下する。
また、図８に示した、前記特許文献４記載の電子装置では、製造後に、前記凸部と前記センシティブエリアとの距離が小さくなりすぎることがある。これは、電子装置の製造後に前記電子素子に発生する反りに起因する。このため、図８の電子装置では、製造時に前記距離を充分に小さくすることができず、前記内部空間への前記絶縁樹脂の浸入抑制が不充分になるおそれがある。この結果、この電子装置では、電子素子の電気特性が変化するという問題が生じる。
また、図９に示した、前記特許文献４記載の電子装置では、前述のとおり、図８のような凸部ではなく、前記センシティブエリアの外周に対応する領域に形成された、単数の部材である前記リング状突起部を用いる。このため、図８の装置のように、前記凸部とセンシティブエリアとの距離が小さくなりすぎることに起因する問題はない。その反面、図９の電子装置では、前記リング状突起部と前記基板との接合面積が、図８における前記凸部と前記基板との接合面積よりも狭い。このため、図９の電子装置では、前記リング状突起部と前記基板との接合強度および安定性が、図８における前記凸部と前記基板との接合強度および安定性よりも劣る場合がある。
そこで、本発明は、電気特性に優れ、かつ効率よく製造できる電子装置、基板および電子装置の製造方法を提供することを目的とする。
前記目的を達成するために、本発明の電子装置は、
主面にセンシティブエリアおよび電極が形成された電子素子と、配線パターンが形成された配線面を有する基板と、二つ以上の部材から形成された壁部とを備え、
前記電極と前記配線パターンとが、バンプを介して電気的に接続されて接続部が形成されることで、前記電子素子が前記基板上に、前記主面と前記配線面とが対面して一定の距離を置いた状態で実装され、
前記配線面における前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、前記壁部の少なくとも一部が形成されていることで、前記主面と前記配線面との間の空間が、前記センシティブエリアに対応する内部空間と、前記内部空間よりも外側の外部空間とに区画され、
前記接続部が、絶縁樹脂で封止され、
前記内部空間には、前記絶縁樹脂が実質的に存在しないことを特徴とする。
また、本発明の基板は、
前記本発明の電子装置に用いられ、
配線パターンが形成された配線面を有し、
前記配線面の、対向する電子素子のセンシティブエリアに対応する領域に相当する領域の外周部または前記外周部よりも外側の領域に、二つ以上の部材から形成された壁部が形成されていることを特徴とする。
また、本発明の電子装置の製造方法は、
主面にセンシティブエリアおよび電極が形成された電子素子の前記主面と、配線パターンが形成された配線面を有し、かつ前記配線面の前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、二つ以上の部材から形成された壁部が形成された基板の前記配線面とを、位置合わせをして対面させ、前記電極と前記配線パターンとをバンプを介して電気的に接続し、前記壁部により、前記主面と前記配線面との間の空間が、前記センシティブエリアに対応する内部空間と、前記内部空間よりも外側の外部空間とに区画されて、前記電子素子を前記基板上に、一定の距離を置いた状態で実装する実装工程と、
前記電極、前記バンプおよび前記配線パターンから形成される接続部を、前記壁部により前記内部空間への絶縁樹脂の流入を防止しながら、前記絶縁樹脂で封止する封止工程とを有することを特徴とする。
本発明によれば、電気特性に優れ、かつ効率よく製造できる電子装置、基板および電子装置の製造方法を提供できる。
（Ａ）は、本発明の電子装置の実施形態１における一例の構成を示す平面図である。（Ｂ）は、（Ａ）に示す電子装置のＩ−Ｉ方向に見た断面図である。 前記電子装置の製造方法の一例を説明する断面図である。 前記電子装置の製造方法のその他の例を説明する断面図である。 （Ａ）は、本発明の電子装置の実施形態１におけるその他の例の構成を示す平面図である。（Ｂ）は、（Ａ）に示す電子装置のＩＩ−ＩＩ方向に見た断面図である。 特許文献１記載の電子装置における一例の構成を示す断面図である。 特許文献２記載の電子装置における一例の構成を示す断面図である。 特許文献３記載の電子装置における一例の構成を示す断面図である。 特許文献４記載の電子装置における一例の構成を示す断面図である。 特許文献４記載の電子装置におけるその他の例の構成を示す断面図である。
本発明の電子装置では、前記壁部が二つ以上の部材から形成されているため、前記壁部の設計および製造が容易である。この結果、本発明の電子装置では、製造効率が向上する。また、本発明の電子装置では、前記電子素子の主面と前記壁部の前記主面側の端部との隙間を充分に狭くすることが可能であるため、前記壁部により形成された内部空間への絶縁樹脂の浸入を抑制可能である。このため、本発明の電子装置では、電気特性の変化が無い。したがって、本発明によれば、電子素子と基板とがフリップチップ接続され、接続部が絶縁樹脂で封止された、製造効率が高く、電気特性の変化が無い電子装置を提供できる。
本発明の電子装置の製造方法では、二つ以上の部材から形成された壁部を用いるため、前記壁部設計および製造が容易である。この結果、本発明の電子装置の製造方法では、製造効率が向上する。また、本発明の電子装置の製造方法では、前記電子素子の主面と前記壁部の前記主面側の端部との隙間を充分に狭くした状態で、前記封止工程を行うため、前記壁部により形成された内部空間への絶縁樹脂の浸入を抑制可能である。このため、本発明の電子装置の製造方法では、電気特性の変化が無い。したがって、本発明によれば、電子素子と基板とをフリップチップ接続し、電子素子と基板との隙間を絶縁樹脂で封止した、製造効率が高く、電気特性の変化が無い電子装置の製造方法を提供できる。
前記「センシティブエリア」とは、前述のとおり、電子素子の主面（回路面）において、電気特性が変化しやすい特定の領域を意味する。電気特性が変化する原因は、例えば、前記センシティブエリアに形成された電界効果トランジスタ等の能動素子に生じた容量成分等の影響であると推察される。ただし、本発明は、この推察により何ら限定ないし制限されない。
以下、本発明の電子装置、基板および電子装置を製造する方法について、詳細に説明する。ただし、本発明は、以下の実施形態に限定されない。
（実施形態１）
図１に、本実施形態の電子装置の一例の構成を示す。図１（Ａ）は、本実施形態の電子装置の平面図であり、図１（Ｂ）は、図１（Ａ）のＩ−Ｉ方向に見た断面図である。前記両図において、同一部分には、同一符号を付している。前記両図に示すとおり、この電子装置１０は、半導体素子１１と、基板１２と、壁部１３とを備える。前記半導体素子１１における主面（同図において、下側の面）の略中央には、センシティブエリア１１ａが平面略矩形状に形成されている。前記主面の前記センシティブエリア１１ａの外周側に、電極１１ｂが形成されている。前記基板１２は、配線パターン１２ａが形成された配線面（同図において、上側の面）を有する。前記電極１１ｂと前記配線パターン１２ａとは、バンプ１４を介して電気的に接続されている。前記電極１１ｂ、前記配線パターン１２ａおよび前記バンプ１４から、接続部１５が形成されている。これにより、前記半導体素子１１の前記主面と前記基板１２の前記配線面とが対面して一定の距離をおいた状態で、前記半導体素子１１は、前記基板１２上に実装されている。前記壁部１３は、土台部１３ｂと、壁部本体１３ａとから形成されている。前記壁部本体１３ａは、平面略矩形状の枠体である。前記壁部本体１３ａは、前記基板１２の前記配線面の、前記センシティブエリア１１ａに対応する領域の外周部に形成されている。前記土台部１３ｂは、前記基板１２の前記配線面と平面同士を合せて配置されている。前記壁部本体１３ａは、前記土台部１３ｂを介して前記基板１２の前記配線面に対して、前記半導体素子１１に向かって略垂直に、固定されている。これにより、前記半導体素子１１の前記主面と前記基板１２の前記配線面との間の空間は、前記センシティブエリア１１ａに対応する内部空間１７と、前記内部空間１７よりも外側の空間（外部空間）１８とに区画されている。前記接続部１５は、絶縁樹脂１６により封止されている。前記内部空間１７には、前記絶縁樹脂１６が存在していない。
本実施形態の電子装置では、前述のとおり、前記壁部本体が、前記基板の前記配線面の、前記センシティブエリアに対応する領域の外周部に形成されている。このため、前記半導体素子の前記主面と前記壁部における前記壁部本体の前記主面側の端部との隙間を、充分に狭くすることが可能である。このため、前記内部空間への前記絶縁樹脂の浸入を抑制可能となる。この結果、本実施形態の電子装置は、電気特性の変化がほとんどなく、電気特性に優れる。
また、本実施形態の電子装置では、前述のとおり、前記壁部が土台部と枠体の壁部本体から形成されている。そして、前記壁部本体は、前記土台部を介して、前記配線面に固定されている。このような構成によれば、前記土台部が存在しない場合よりも、前記壁部と前記配線面との接合面積が広いために、接合強度が向上し、安定性に優れる。
また、本実施形態の電子装置では、例えば、前述のバンプ高さが異なる場合でも、バンプ高さに応じて前記土台部の厚みを調整することで、微細な壁部本体の形状・寸法等を変更することなく、壁部の高さ位置を適正化することができる。このようにすることで、前記土台部が存在せず前記壁部本体の形状・寸法等を変更する場合よりも、壁部の高さ位置を容易に精度良く適正化できる。この結果、本実施形態の電子装置は、効率よく製造可能であり、かつ製造後の形状安定性にも優れる。また、前記土台部の形成の際、例えば、基板に反りが発生している場合でも、この反りに応じて前記土台部の厚みを変化させることで、基板の反りの影響を相殺できる等の効果が得られる。これにより、壁部に対する基板の反りの影響を抑えることができる。
また、土台部と壁部本体とが一体形成の場合、例えば、前記壁部本体を形成するために、前記壁部本体の内部に該当する部分を削り落とす加工等が必要となる。前述の加工を基板上で行う場合には、例えば、削り屑の発生が問題となる。このため、前記壁部の設計および製造が困難となる。この結果、この電子装置では、製造効率が低下するという問題が生じる。しかし、本実施形態のように土台部と壁部本体とが別体であれば、例えば、前記壁部本体の形成に部材を削り落とす加工等を必要としない。さらに、別体の土台部と壁部本体とを、例えば、接着等により予め一体化しておき、この状態で、基板に設置すれば、壁部本体のみを基板に設置する場合と比較して、例えば、剛性等の向上により壁部としての形状が安定しているため、位置決めもしやすい。このため、前記壁部の設計、製造等が容易となる。この結果、本実施形態の電子装置は、効率よく製造可能である。
なお、本実施形態の電子装置では、前記壁部本体は、前記センシティブエリアに対応する領域の外周部に形成されているが、本発明は、この例に限定されない。前記壁部本体は、例えば、前記外周部よりも外側の領域に形成されてもよい。
また、本実施形態の電子装置では、前記壁部が土台部と枠体の壁部本体とから形成されているが、前述のように、前記壁部の設計、製造等が容易であればよく、本発明は、この例に限定されない。前記壁部は、少なくとも二つ以上の部材から形成されていればよい。
また、本実施形態の電子装置では、前記内部空間には、前記絶縁樹脂が存在していないが、本発明は、この例に限定されない。前記内部空間には、例えば、前記絶縁樹脂が実質的に存在していなければよい。前記「実質的に存在しない」とは、例えば、前述のセンシティブエリアにおける電気特性に影響を与えない程度に、絶縁樹脂が内部空間に存在していてもよいことを意味する。
本実施形態の電子装置では、電子素子として、半導体素子を用いている。前記半導体素子の実装時の形態は、特に制限されず、例えば、パッケージされていても、パッケージされていなくてもよい。前記実装時の形態としては、例えば、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ベアチップ等があげられる。なお、本実施形態の電子装置に用いられる電子素子は、前述の半導体素子に限定されず、従来公知の電子素子を使用することができる。
前記電極の材料は、特に制限されない。前記電極と前記バンプとを加熱加圧による熱圧着で接続する場合には、前記材料は、例えば、Ａｕであることが好ましい。
前記基板は、特に制限されず、従来公知の基板を使用できる。前記基板は、例えば、有機基板、無機基板等があげられる。前記有機基板としては、例えば、ガラス繊維にエポキシ樹脂を含浸させたガラスエポキシ基板、液晶ポリマー基板、テフロン（登録商標）基板等があげられる。前記無機基板としては、例えば、ガラスセラミック基板等があげられる。これらの基板は、単体で用いてもよいし、例えば、ＡｌやＣｕ等の金属板等と一体化したメタルベース基板として用いてもよい。
前記基板には、前述のとおり、前記半導体素子回路面に対応する箇所に、配線パターンが形成されている。前記配線パターンの材料は、特に制限されず、従来公知の材料を使用できる。前記配線パターンの材料としては、例えば、ＣｕまたはＣｕの表面にＮｉ、Ａｕ、半田等の層を形成した材料等があげられる。
前述のとおり、前記壁部は、土台部と壁部本体から形成されている。前記壁部の形成方法は、後述する。前記壁部本体は、前記基板の前記配線面の、前記センシティブエリアに対応する領域の外周部に形成され、前記土台部を介して、前記基板の配線面に固定されている。前記半導体素子の前記主面と前記壁部本体の前記主面側の端部との隙間の距離は、特に制限されないが、例えば、約２０μｍ以下である。前記距離を、前記範囲とすることで、例えば、前記内部空間への前記絶縁樹脂の浸入をより抑制可能となる。前記距離は、約１０μｍ以下であることが好ましく、約５μｍ以下であることがより好ましい。
また、前記距離は、前記内部空間への前記絶縁樹脂の浸入を抑制するために、実装後の前記バンプの高さに比べて小さいことが好ましい。例えば、実装後のバンプの高さに対する前記距離の比率は、例えば、約１／２以下であり、好ましくは約１／３以下であり、より好ましくは約１／４以下である。前記比率を小さくすることにより、前記接続部に絶縁樹脂が充填される時と比較して、前記主面と前記壁部本体の前記主面側の端部との隙間に絶縁樹脂が浸入しようとする時の、絶縁樹脂の流動抵抗を増大させることができる。この結果、例えば、前記接続部が絶縁樹脂により確実に封止され、かつ絶縁樹脂を内部空間に、さらに浸入させにくくすることができる。
前記土台部を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、絶縁性材料であることが好ましく、樹脂であることがより好ましい。前記樹脂としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。また、前記導電性材料としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。これらの材料は、それぞれ単体で使用してもよいし、２種類以上組み合わせて使用してもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
前記土台部を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法、材料板を貼り付ける方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて土台部を形成する。土台部を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記基板の配線面に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を基板の配線面に貼り付ける際には、例えば、接着剤等を使用してもよい。前記土台部の寸法を調整する方法は、特に制限されないが、例えば、前記土台部を前述の形成方法で形成した後、切削加工等により寸法を調整してもよい。
前記壁部本体を形成する材料は、特に制限されず、従来公知の材料が使用できる。前記材料は、例えば、絶縁性材料であっても、導電性材料であってもよい。これらの中でも、前記材料は、導電性材料が好ましく、金属であることがより好ましい。前記壁部本体が金属であれば、例えば、強度が高いため、壁部本体を薄く設計することができ、また微細な加工が容易となる。前記金属としては、例えば、Ｃｕ、Ａｌ、Ａｇ等があげられる。また、前記絶縁性材料としては、例えば、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。また、これらの材料には、シリカフィラー等の無機充填剤等が充填されていてもよい。
なお、前記土台部に樹脂等の柔軟性のある材料を用いれば、基板の反りによる応力を緩和できると共に、前記壁部本体に金属等の硬い材料を用いれば、壁部としての強度も保てる。
前記壁部本体を形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、材料板を貼り付ける方法、ペーストを硬化する方法、フィルム状樹脂を貼り付ける方法、感光性ソルダーレジストを形成する方法等があげられる。前記ペーストを硬化する方法は、例えば、メタルマスク、スクリーンマスク等を用いた印刷法により所定の箇所に所定の厚みのペーストを供給し、このペーストを硬化させて壁部本体を形成する。壁部本体を形成する材料が導電性材料の場合には、前記材料板を貼り付ける方法を使用することが好ましい。前記材料板は、特に制限されないが、例えば、導電粒子を充填した樹脂ペーストから形成された板、Ｃｕ板、Ａｌ板等があげられる。前記導電粒子は、特に制限されないが、例えば、Ａｇ、Ｃｕ等の粒子があげられる。なお、予め大きめに形成した前記板を、前記土台部に貼り付けた後、エッチング等により所定のサイズに調整してもよい。前記板を前記土台部に貼り付ける際には、例えば、接着剤等を使用してもよい。
前記絶縁樹脂の浸入経路を長くするために、前記壁部本体は、電子装置の小型化の要請に反しない範囲で、その幅（例えば、図１（Ｂ）における、壁部本体１３ａの幅ｔ）を大きくすることが好ましい。前記幅は、例えば、下限が約２０μｍであり、上限が約５０μｍである。
前記バンプは、特に制限されず、従来公知のものを使用できる。前記バンプとしては、例えば、Ａｕ、Ｃｕ、半田等があげられる。前記半田は、特に制限されず、例えば、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、Ｓｎ／Ｓｂ、またはこれらの材料に特定の添加元素をさらに加えた材料等があげられる。
前記バンプを形成する方法は、特に制限されず、従来公知の方法が使用できる。前記形成方法としては、例えば、メッキ法、バンプボンダを使用する方法、印刷法、ボール法、スパッタ法、蒸着法、打ち抜き法等があげられる。これらの方法を２種類以上組合せて使用してもよい。前記Ａｕバンプを形成するには、バンプボンダを使用する方法、メッキ法を使用することが好ましい。前記Ｃｕバンプを形成するには、メッキ法を使用することが好ましい。前記半田バンプを形成するには、メッキ法、印刷法、ボール法を使用することが好ましい。前記印刷法を使用して半田バンプを形成するには、例えば、メタルマスク等を使用して電極上に半田を印刷し、リフローした後にフラックスを除去洗浄する。前記ボール法を使用して半田バンプを形成するには、例えば、電極上に塗布したフラックスに半田ボールを転写して、リフローした後にフラックスを除去洗浄する。また、メッキ法を使用してＣｕの先端に半田が形成されたバンプも、本実施形態の電子装置に使用可能である。
前記絶縁樹脂の材料は、特に制限されず、従来公知の材料が使用できる。前記材料としては、例えば、エポキシ樹脂、アクリル樹脂、メラミン樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等があげられる。これらの材料は、それぞれ単体で用いてもよいし、２種以上組み合わせて用いてもよい。これらの中でも、室温（約２５℃）で液状であるものが好ましい。また、前記材料は、前述の例示のように、熱硬化性樹脂でも、熱可塑性樹脂でもよいが、熱硬化性樹脂が好ましく、エポキシ樹脂がより好ましい。
前記内部空間への前記絶縁樹脂の浸入を抑制する観点から、前記絶縁樹脂の粘度は、高いことが好ましい。一方、前記接続部周囲に前記絶縁樹脂を充填させて、前記接続部を確実に封止する観点から、前記絶縁樹脂の粘度は、低いことが好ましい。両観点から、前記絶縁樹脂の粘度は、例えば、約５Ｐａ・ｓ以上である。ただし、前記絶縁樹脂の粘度は、前述の例に限定されず、半導体素子の主面、基板の配線面および絶縁樹脂の濡れ性等に応じて適宜決定すればよい。
前記絶縁樹脂には、例えば、シリカフィラー等の充填剤が充填されていてもよい。前記充填剤により、例えば、封止時の絶縁樹脂の粘度増大、および硬化後の絶縁樹脂の弾性率増大による熱膨張係数低減が可能となる。封止時の絶縁樹脂の粘度増大により、前記内部空間への絶縁樹脂の浸入抑制をより確実にすることができる。また、硬化後の絶縁樹脂の弾性率が増大による熱膨張係数低減により、樹脂封止後の接続部の接続信頼性が向上する。本実施形態の電子装置では、前述のとおり、内部空間が形成されており、接続部付近のみが樹脂封止されているため、絶縁樹脂への充填剤の充填による接続信頼性の向上が顕著である。エポキシ樹脂に、例えば、シリカフィラーを約５０重量％の割合で充填した場合、約４０℃の温度条件で、例えば、樹脂粘度約５Ｐａ・Ｓ以上、弾性率約８ＧＰａおよび熱膨張係数約３５ｐｐｍ／℃の絶縁樹脂を得ることができる。前記シリカフィラーの充填割合は、特に制限されないが、例えば、約５０重量％以上であり、好ましくは約６５重量％以上である。
つぎに、図２に基づき、本実施形態の電子装置の製造方法を説明する。同図において、図１と同一部分には同一符号を付している。本実施形態の電子装置の製造方法では、絶縁樹脂として、熱硬化性樹脂を用いた場合を例にとり説明する。本実施形態の電子装置の製造方法は、壁部形成工程と、実装工程と、封止工程とを有する。図２（Ａ）は、前記壁部形成工程を示し、図２（Ｂ）は、前記実装工程を示し、図２（Ｃ）は、前記封止工程を示す。
〔壁部形成工程〕
まず、壁部形成工程について説明する。図２（Ａ）に示すように、配線パターン１２ａが形成された配線面を有する基板の、半導体素子の主面のセンシティブエリアに対応する領域の外周部に相当する領域に土台部１３ｂを形成する。ついで、この土台部１３ｂを介して枠体の壁部本体１３ａを形成して、前記基板１２の配線面に固定する。このようにして、前記基板１２に壁部１３を形成し、本実施形態の電子装置に用いられる基板を作製する。なお、本実施形態の電子装置の製造方法では、本工程を行うことで、基板を作製しているが、本発明は、この例に限定されない。予め作製された前述の基板を準備してもよい。
前記土台部および前記壁部本体の形成方法は、前述のとおりである。前記土台部を形成する材料に、硬化性樹脂を用いる場合には、例えば、本工程において、まず、前記基板の配線面上に前記土台部を仮硬化させて形成する。この状態で、前記壁部本体を前記土台部上に搭載した後に、前記土台部を本硬化させる。このようにして、前記基板の配線面上に前記壁部を形成する。
〔実装工程〕
つぎに、実装工程について説明する。まず、センシティブエリア１１ａおよび電極１１ｂが形成された半導体素子１１を準備する。ついで、図２（Ｂ）に示すように、この半導体素子１１の前記主面と、前記基板１２の前記配線面とを、前記壁部１３内部に対応する位置に、前記センシティブエリア１１ａを位置合わせして対面させる。この状態で、前記電極１１ｂと前記配線パターン１２ａとをバンプ１４を介して電気的に接続する。前記壁部１３により、前記主面と前記配線面との間の空間が、前記センシティブエリア１１ａに対応する内部空間１７と、前記内部空間よりも外側の外部空間１８とに区画される。このようにして、前記半導体素子１１を前記基板１２上に、一定の距離を置いた状態で実装する。
本工程において、電極と配線パターンとを半田バンプを介して接続する場合には、半田バンプ溶融中に、半導体素子の位置制御を行うことが好ましい。このようにすることで、半導体素子と基板との隙間の距離を、より厳密に調整することが可能となる。前記半導体素子の位置制御を行う方法は、特に制限されず、従来公知の方法が使用できる。前記半導体素子の位置制御を行うには、例えば、フリップチップマウンタ一を使用する。
〔封止工程〕
つぎに、封止工程について説明する。図２（Ｃ）に示すように、前記接続部１５周囲に、絶縁樹脂１６を充填する。この状態で、加熱することにより、前記絶縁樹脂１６を硬化させて、前記接続部１５を封止する。本工程において、前述のとおり、前記壁部１３が形成されているため、前記内部空間１７への前記絶縁樹脂１６の浸入を抑制可能となる。絶縁樹脂の浸入抑制をより確実にする観点から、前記封止工程を、前記電子素子の温度を上昇させずに行うことが好ましい。このようにすることで、前記絶縁樹脂の粘度を上昇させることができる。本工程において、前記絶縁樹脂の充填する方法は、特に制限されないが、前記絶縁樹脂が流動する距離を短くし、前記接続部周囲に充填しやすくするため、前記半導体素子の周囲に前記絶縁樹脂を均等に塗布して充填することが好ましい。
本工程において、例えば、基板の少なくとも一部を加熱することが好ましい。例えば、前記壁部の材料をエポキシ樹脂とし、前記半導体素子の主面と前記壁部本体の前記主面側の端部との距離を最大で約２０μｍ、前記絶縁樹脂をシリカフィラーが約５０重量％の割合で充填されたエポキシ樹脂とした場合、前記基板の加熱温度は、例えば、約４０℃である。
このようにして、本実施形態の電子装置を製造可能である。ただし、本実施形態の電子装置を製造する方法は、この例に限定されない。例えば、図３に示すように、前記半導体素子１１の前記主面とは反対側の面に、冷却ブロック３１を密着させて、前記封止工程を行ってもよい。図３において、図２と同一部分には同一符号を付している。このようにすることで、前記封止工程において、前記半導体素子を冷却しながら前記絶縁樹脂の充填および硬化を行うことができる。この結果、前記半導体素子の主面と前記壁部本体の前記主面側の端部との隙間から、前記内部空間に浸入しようとする絶縁樹脂の粘度を急激に上昇させることが可能となり、前記絶縁樹脂の前記内部空間への浸入をより抑制可能となる。
前記冷却ブロックの材料は、特に制限されないが、例えば、Ｃｕ、Ａｌ等の金属等があげられる。また、前記冷却ブロック自体を冷却することが好ましい。
本実施形態の電子装置の製造方法は、例えば、さらに、基板を加熱する第１の加熱工程を有してもよい。本工程を行うことで、前記基板加熱部分付近での絶縁樹脂の粘度が低下し、前記絶縁樹脂を接続部周囲に充填させやすくなる。この結果、前記接続部の封止がより確実なものとなる。基板を加熱する方法は、特に制限されず、従来公知の方法が使用できる。前記基板を加熱するには、例えば、前記基板をホットプレートに載せる等すればよい。加熱温度は、特に制限されず、例えば、前記絶縁樹脂の粘度特性、実装後の半導体装置の構造等により適宜決定できる。
本実施形態の電子装置の製造方法は、例えば、さらに、絶縁樹脂を充填した後、半導体素子および基板の少なくとも一方を加熱する第２の加熱工程を有してもよい。本工程を行うことで、前記絶縁樹脂の完全な硬化（本硬化）が促進され、前記接続部の封止がより確実となる。この結果、電子装置の製造効率および接続信頼性が向上する。なお、本工程は、充填した絶縁樹脂の仮硬化が完了した後に行うことが好ましい。仮硬化が完了後に本工程を行うことで、絶縁樹脂の粘度が低下して前記主面と前記壁部本体の前記主面側の端部との隙間に絶縁樹脂が浸入するのを避けることができるからである。
本実施形態の電子装置の製造方法は、例えば、さらに、電極およびバンプの少なくとも一方の表面の不純物を除去する不純物除去工程を有してもよい。前記電極とＡｕバンプとを加熱加圧による熱圧着で接続する場合には、本工程は、例えば、プラズマ洗浄等により行われる。電極と半田バンプとを接続する場合には、本工程は、例えば、半田バンプ表面に存在する半田酸化膜の除去等により行われる。前記半田酸化膜の除去方法としては、例えば、半田酸化膜を加圧して生じる貫通孔から、溶融した半田バンプを得る方法、フラックス存在下で半田バンプを加熱する方法等があげられる。
本実施形態の電子装置は、例えば、図４に示す構成の電子装置であってよい。図４（Ａ）は、この電子装置の平面図であり、図４（Ｂ）は、図４（Ａ）のＩＩ−ＩＩ方向に見た断面図である。前記両図において、図１と同一部分には同一符号を付している。前記両図に示すとおり、この電子装置４０では、基板１２の配線面に形成される壁部４３が、４つの板状の部材４３ａ、４３ｂ、４３ｃ、４３ｄから形成されている。前記壁部４３は、前記基板１２の配線面の、センシティブエリア１１ａに対応する領域の外周部を取り囲んでいる。これにより、半導体素子１１の主面と前記基板１２の前記配線面との間の空間は、前記センシティブエリア１１ａに対応する内部空間４７と、前記内部空間４７よりも外側の空間（外部空間）４８とに区画されている。これらの点を除き、この電子装置４０は、前述の電子装置１０と同様の構成を有する。この電子装置４０は、壁部４３が、複数の板状の部材から形成されているために、前記壁部が単体の枠体または環体である場合と比較して製造しやすい。すなわち、この電子装置４０においても、前述の電子装置１０と同様に、効率よく製造できるという効果が奏される。また、この電子装置４０では、壁部４３が複数の部材に分割されているため、温度変化等による壁部全体としての膨張または収縮を小さくできる。具体的には、例えば、壁部が一体の枠体または環体である場合と比較して、膨張または収縮に伴う壁部全体の径の増大または減少を軽減可能である。これにより、壁部と基板との間に発生する応力を緩和できる。
この電子装置４０が示すように、前記壁部は、必ずしも枠体または環体である必要はない。また、例えば、図１の電子装置１０において、壁部本体１３ａが、図４の電子装置４０の壁部４３と同様に複数の部材から形成されていても良い。
なお、本発明の電子装置は、前述のとおり、前記配線面における前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、前記壁部の少なくとも一部が形成されている。この「前記壁部の少なくとも一部」は、例えば、図１の電子装置１０のように、前記壁部が土台部および壁部本体から形成されている場合における、前記壁部本体であっても良い。また、「前記壁部の少なくとも一部」は、例えば、図４の電子装置４０のように、前記壁部の全体であっても良い。
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、２００９年３月２４日に出願された日本出願特願２００９−７２５０５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０、４０ 電子装置
１１ 半導体素子（電子素子）
１１ａ センシティブエリア
１１ｂ 電極
１２ 基板
１２ａ 配線パターン
１３、４３ 壁部
１３ａ 壁部本体
１３ｂ 土台部
１４ バンプ
１５ 接続部
１６ 絶縁樹脂
１７、４７ 内部空間
１８、４８ 外部空間
３１ 冷却ブロック
４３ａ、４３ｂ、４３ｃ、４３ｄ 壁部を形成する部材
５０、６０、７０、８０、９０ 特許文献に記載の電子装置
５１ 電子素子
５１ａ センシティブエリア
５１ｂ 電極
５２ 基板
５２ａ 配線パターン
５４ バンプ
５５ 接続部
５６ 絶縁樹脂
６３ 凹部
６７、７７、８７、９７ 内部空間
７３ ゴム状弾性体突起部
８３ 凸部
９３ リング状突起部

Claims (19)

  1. 主面にセンシティブエリアおよび電極が形成された電子素子と、配線パターンが形成された配線面を有する基板と、二つ以上の部材から形成された壁部とを備え、
    前記電極と前記配線パターンとが、バンプを介して電気的に接続されて接続部が形成されることで、前記電子素子が前記基板上に、前記主面と前記配線面とが対面して一定の距離を置いた状態で実装され、
    前記配線面における前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、前記壁部の少なくとも一部が形成されていることで、前記主面と前記配線面との間の空間が、前記センシティブエリアに対応する内部空間と、前記内部空間よりも外側の外部空間とに区画され、
    前記接続部が、絶縁樹脂で封止され、
    前記内部空間には、前記絶縁樹脂が実質的に存在せず、
    前記壁部は、複数に分割されていること
    を特徴とする電子装置。
  2. 前記壁部が、土台部および壁部本体から形成され、
    前記壁部本体が、前記土台部を介して、前記配線面に固定されており、
    前記配線面における前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、前記壁部本体が形成されていることを特徴とする請求項１記載の電子装置。
  3. 前記土台部が、樹脂から形成され、
    前記壁部本体が、金属から形成されていることを特徴とする請求項２記載の電子装置。
  4. 前記壁部本体が、枠体であることを特徴とする請求項２または３記載の電子装置。
  5. 前記主面と前記壁部の前記主面側の端部との間の距離が、２０μｍ以下であることを特徴とする請求項１から４のいずれか一項に記載の電子装置。
  6. 前記絶縁樹脂に、シリカフィラーが、５０重量％以上の割合で充填されていることを特徴とする請求項１から５のいずれか一項に記載の電子装置。
  7. 前記電子素子が、半導体素子であることを特徴とする請求項１から６のいずれか一項に記載の電子装置。
  8. 請求項１から７のいずれか一項に記載の電子装置に用いられ、
    配線パターンが形成された配線面を有し、
    前記配線面の、対向する電子素子のセンシティブエリアに対応する領域に相当する領域の外周部または前記外周部よりも外側の領域に、二つ以上の部材から形成された壁部が形成されており、
    前記壁部は、複数に分割されていることを特徴とする基板。
  9. 前記壁部が、土台部および壁部本体から形成され、
    前記壁部本体が、前記土台部を介して、前記配線面に固定されていることを特徴とする請求項８記載の基板。
  10. 前記土台部が、樹脂から形成され、
    前記壁部本体が、金属から形成されていることを特徴とする請求項９記載の基板。
  11. 前記壁部本体が、枠体であることを特徴とする請求項９または１０記載の基板。
  12. 主面にセンシティブエリアおよび電極が形成された電子素子の前記主面と、配線パターンが形成された配線面を有し、かつ前記配線面の前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、二つ以上の部材から形成され、かつ複数に分割された壁部が形成された基板の前記配線面とを、位置合わせをして対面させ、前記電極と前記配線パターンとをバンプを介して電気的に接続し、前記壁部により、前記主面と前記配線面との間の空間が、前記センシティブエリアに対応する内部空間と、前記内部空間よりも外側の外部空間とに区画されて、前記電子素子を前記基板上に、一定の距離を置いた状態で実装する実装工程と、
    前記電極、前記バンプおよび前記配線パターンから形成される接続部を、前記壁部により前記内部空間への絶縁樹脂の流入を防止しながら、前記絶縁樹脂で封止する封止工程とを有することを特徴とする電子装置の製造方法。
  13. さらに、前記実装工程に先立ち、前記配線面の前記センシティブエリアに対応する領域の外周部または前記外周部よりも外側の領域に、二つ以上の部材から形成された壁部を形成する壁部形成工程を含むことを特徴とする請求項１２記載の電子装置の製造方法。
  14. 前記壁部形成工程において、壁部本体を、土台部を介して前記配線面に固定して、前記壁部を形成することを特徴とする請求項１３記載の電子装置の製造方法。
  15. 前記土台部が、樹脂から形成され、
    前記壁部本体が、金属から形成されていることを特徴とする請求項１４記載の電子装置の製造方法。
  16. 前記壁部本体が、枠体であることを特徴とする請求項１４または１５記載の電子装置の製造方法。
  17. 前記実装工程において、前記主面と前記壁部の前記主面側の端部との間の距離を、２０μｍ以下とすることを特徴とする請求項１２から１６のいずれか一項に記載の電子装置の製造方法。
  18. 前記封止工程において、前記絶縁樹脂が、シリカフィラーが５０重量％以上の割合で充填されている絶縁樹脂であることを特徴とする請求項１２から１７のいずれか一項に記載の電子装置の製造方法。
  19. 前記電子素子が、半導体素子であることを特徴とする請求項１２から１８のいずれか一項に記載の電子装置の製造方法。
JP2011505800A 2009-03-24 2009-10-02 電子装置、基板および電子装置の製造方法 Expired - Fee Related JP5556808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011505800A JP5556808B2 (ja) 2009-03-24 2009-10-02 電子装置、基板および電子装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009072505 2009-03-24
JP2009072505 2009-03-24
PCT/JP2009/067259 WO2010109703A1 (ja) 2009-03-24 2009-10-02 電子装置、基板および電子装置の製造方法
JP2011505800A JP5556808B2 (ja) 2009-03-24 2009-10-02 電子装置、基板および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2010109703A1 JPWO2010109703A1 (ja) 2012-09-27
JP5556808B2 true JP5556808B2 (ja) 2014-07-23

Family

ID=42780406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011505800A Expired - Fee Related JP5556808B2 (ja) 2009-03-24 2009-10-02 電子装置、基板および電子装置の製造方法

Country Status (2)

Country Link
JP (1) JP5556808B2 (ja)
WO (1) WO2010109703A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460429B2 (ja) 2020-04-01 2024-04-02 Ykk Ap株式会社 建具

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6422296B2 (ja) * 2014-10-09 2018-11-14 新日本無線株式会社 電子部品およびその製造方法
FR3029013A1 (fr) * 2014-11-21 2016-05-27 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant des puces empilees
US9773740B2 (en) 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
CN111512422B (zh) 2017-12-29 2022-05-24 华为技术有限公司 电子封装件、终端及电子封装件的加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204291A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JP2001284400A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd フリップチップ実装部品
JP2002510929A (ja) * 1998-04-08 2002-04-09 シーティーエス・コーポレーション 表面弾性波装置パッケージおよび方法
JP2006237406A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 樹脂封止型電子部品装置
JP2007073554A (ja) * 2005-09-02 2007-03-22 Dainippon Printing Co Ltd 樹脂封止デバイスの製造方法及びその製造装置
JP2007081266A (ja) * 2005-09-16 2007-03-29 Nec Corp 半導体装置のリペア方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JPH09232366A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd 半導体チップの実装装置及びその実装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204291A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 半導体装置
JP2002510929A (ja) * 1998-04-08 2002-04-09 シーティーエス・コーポレーション 表面弾性波装置パッケージおよび方法
JP2001284400A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd フリップチップ実装部品
JP2006237406A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 樹脂封止型電子部品装置
JP2007073554A (ja) * 2005-09-02 2007-03-22 Dainippon Printing Co Ltd 樹脂封止デバイスの製造方法及びその製造装置
JP2007081266A (ja) * 2005-09-16 2007-03-29 Nec Corp 半導体装置のリペア方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460429B2 (ja) 2020-04-01 2024-04-02 Ykk Ap株式会社 建具

Also Published As

Publication number Publication date
WO2010109703A1 (ja) 2010-09-30
JPWO2010109703A1 (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP4714598B2 (ja) 半導体装置及びその製造方法
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JP5250524B2 (ja) 半導体装置及びその製造方法
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
US10418340B2 (en) Semiconductor chip mounted on a packaging substrate
US20060024863A1 (en) Chip package structure and process for fabricating the same
JP5556808B2 (ja) 電子装置、基板および電子装置の製造方法
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
JP2008159718A (ja) マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
JP5569676B2 (ja) 電子部品の実装方法
WO2011092048A1 (en) Reliability enhancement of metal thermal interface
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
CN106463427B (zh) 半导体装置及其制造方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2009016714A (ja) 半導体装置のアンダーフィルの充填方法
JP2009105209A (ja) 電子装置及びその製造方法
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP3084021B1 (ja) 電子部品の製造方法
WO2012070381A1 (ja) 実装構造及び実装方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2013004648A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

R150 Certificate of patent or registration of utility model

Ref document number: 5556808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees