JP2009016714A - 半導体装置のアンダーフィルの充填方法 - Google Patents

半導体装置のアンダーフィルの充填方法 Download PDF

Info

Publication number
JP2009016714A
JP2009016714A JP2007179461A JP2007179461A JP2009016714A JP 2009016714 A JP2009016714 A JP 2009016714A JP 2007179461 A JP2007179461 A JP 2007179461A JP 2007179461 A JP2007179461 A JP 2007179461A JP 2009016714 A JP2009016714 A JP 2009016714A
Authority
JP
Japan
Prior art keywords
underfill resin
substrate
resin
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007179461A
Other languages
English (en)
Other versions
JP4569605B2 (ja
Inventor
Mutsumi Masumoto
睦 升本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2007179461A priority Critical patent/JP4569605B2/ja
Priority to US12/168,637 priority patent/US20090017582A1/en
Priority to PCT/US2008/069479 priority patent/WO2009009566A2/en
Publication of JP2009016714A publication Critical patent/JP2009016714A/ja
Application granted granted Critical
Publication of JP4569605B2 publication Critical patent/JP4569605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 半導体チップのファインピッチ化に対応し、アンダーフィル用樹脂内のボイドの発生を極力削減し、信頼性の高いフリップチップ実装を実現した半導体装置の製造方法を提供する。
【解決手段】 半導体チップの一面に２次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、半導体チップの一面と基板との間に液状化されたアンダーフィル用樹脂を注入するステップと、一定の圧力下においてアンダーフィル用樹脂をガラス転移温度以上の温度で溶融しキュアするステップとを有する。これにより、アンダーフィル用樹脂内のボイドを消滅させる。
【選択図】 図１

Description

本発明は、フリップチップ実装におけるアンダーフィルの充填方法に関し、特に、アンダーフィル用樹脂のボイドまたは気泡の削減または消滅に関する。
携帯電話、携帯型コンピュータ、その他の小型電子機器の高機能化に伴い、これらに搭載される半導体装置の高集積化、狭ピッチ化の要求が高まっている。こうした要求に応えるべく、半導体チップを基板に接続するフリップチップ実装がある。フリップチップ実装では、半導体チップの集積回路面である主面に形成されたバンプ電極を、基板上の電極またはランドに対向させて直接接続させている。このようなフリップチップ実装は、半導体チップの電極をワイヤボンディングにより基板に接続する方法に置き換わるものである。
例えば特許文献１には、半導体チップをフリップチップまたはフェイスダウンし、基板と半導体チップとの間をアンダーフィル処理し、ＢＧＡパッケージを製造する方法が開示されている。また、特許文献２は、真空雰囲気中で、半導体チップの一方の主面と基板との間にアンダーフィル用樹脂を注入することで、アンダーフィル用樹脂内のボイドの発生を抑制し、信頼性の高いフリップチップ実装を提供する技術を開示している。
特開平１１−３４５８３７号 特開２００７−１０３７７２号
フリップチップ実装を行う場合、例えば図８に示すように、半導体チップ１０の表面にはスタッドバンプ電極１２がピッチＰで形成され、他方、基板１６上には、このピッチＰと対応するように銅パターン１４が形成されている。銅パターン１４上には、半田めっきによりボール状の半田バンプ１８が形成され、半田バンプ１８にスタッドバンプ電極１２を突き刺すことで両者を結合し、さらに半田バンプ１８を溶融して結合部分の合金化を行っている。その後、スタットバンプ電極１２や半田バンプ１８への応力集中により接合が破断するのを防止するために、半導体チップ１０と基板１６との間にアンダーフィル用の液状の樹脂２０が注入される。アンダーフィル用樹脂２０は、毛細管現象を利用して、半導体チップと基板の隙間の奥まで進行し、半導体チップと基板の接合面を樹脂封止する。
しかしながら、いくつかの要因により、アンダーフィル用樹脂２０が半導体チップの中央近傍にまで適切に行き渡らなかったり、あるいは行き渡ったとしても、アンダーフィル用樹脂２０は、図９に示すように樹脂内に気泡等のボイド２２を含んでしまうことがある。ボイド２２は、大きいもので４０〜５０ミクロンである。このようなボイドが発生する原因として、半導体チップや基板の物理的な大きさや形状が影響しているものと考えられる。例えば、半導体チップの電極やバンプのピッチＰが５０μｍと狭くなったり、電極の数が数十〜数百になったり、半導体チップと基板の間隔Ｄが５０μｍ以下になると、樹脂の進行に対する抵抗や障害が大きくなり、樹脂の内部での進行速度が一様でなくなり、その結果、樹脂が気泡を取り込み、ボイドが生成されてしまう。樹脂内に多数のボイドが生じてしまうと、樹脂にクラックが発生し易くなり、樹脂による応力緩和効果が軽減され、電極間の接合が破断され易くなる。特に、間隔Ｄが狭くなると、半導体チップと基板との熱膨張係数の差により１つの電極に加わる荷重が大きくなり、より大きなストレスがアンダーフィル用樹脂にも加わることになる。また、樹脂にクラックが生じると、外部からの水分や湿気に対する保護が不十分になってしまう。
本発明は、上記のような従来の課題を解決するものであり、半導体チップのファインピッチ化に対応し、アンダーフィル用樹脂内のボイドの発生を極力削減し、信頼性の高いフリップチップ実装を実現した半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体チップの一面に２次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、半導体チップの一面と基板との間に液状化されたアンダーフィル用樹脂を注入するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。ここで、半導体チップの複数の電極は、Ａｕ、半田等のバンプを含むことができる。同様に基板の導電性領域は、Ａｕ、半田等のバンプを含むことができる。
好ましくは溶融するステップは、アンダーフィル用樹脂をガラス転移温度以上に加熱する。アンダーフィル用樹脂は、例えばシリカが充填されたエポキシ樹脂である。この場合、アンダーフィル用樹脂が溶融されたときの粘度は、６０Ｐａ・ｓ以上であってもよい。また、半導体チップの一面と基板表面との間隔は、５０ミクロン以下であり、半導体チップの複数の電極は、５０ミクロン以下のピッチで配列されている場合に特に有効である。
製造方法はさらに、液状化されたアンダーフィル用樹脂を硬化するステップを含むことができる。製造方法はさらに、アンダーフィル用樹脂が注入された基板をチャンバー内に配置するステップを含み、溶融するステップは、チャンバー内においてアンダーフィル用樹脂を溶融することができる。注入するステップは、半導体チップの１つの側面側からアンダーフィル用樹脂を注入するものであってもよいし、対角線方向からアンダーフィル用樹脂を注入するものであってもよい。
さらに本発明の半導体装置の製造方法は、半導体パッケージの一面に２次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、半導体パッケージの一面と基板との間にアンダーフィル用樹脂を供給するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。
さらに本発明の半導体装置の製造方法は、１の半導体パッケージの一面に２次元的に配列された複数の電極を、他の半導体パッケージ上の対応する導電性領域に接合するステップと、１の半導体パッケージの一面と他の半導体パッケージの一面との間にアンダーフィル用樹脂を供給するステップと、一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップとを有する。
本発明によれば、一定の圧力下においてアンダーフィル用の樹脂を溶融するようにしたので、樹脂内に発生した気泡等のボイドが溶融した樹脂内に分散され、その結果、樹脂内のボイドの存在を事実上無視することができる。好ましくは、ボイドは、肉眼または超音波映像解析装置によって観察することができない程度として存在し得る。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。ここでは、フリップチップ実装された半導体装置を例に用いる。
図１は、本発明の実施例に係る半導体装置の製造方法を示すフローである。本実施例の製造方法は、半導体チップおよび基板を用意する工程（ステップＳ１０１）、半導体チップの電極を基板の導体パターンにフリップチップ接続する工程（ステップＳ１０２）、半導体チップと基板との間に形成された空間内にアンダーフィル用の樹脂を注入する工程（ステップＳ１０３）、アンダーフィル用樹脂をキュアする工程（ステップＳ１０４）、および外部接続端子を接続する工程（ステップＳ１０５）とを含んでいる。
フリップチップ接続される半導体チップは、その一面に複数の電極が形成されている。電極は、例えば、めっきやペースト印刷等により形成されたＡｕや半田バンプ、キャピラリーによって形成されたＡｕスタットバンプであり、あるいはそのようなバンプを含むことができる。勿論、フリップチップ実装またはフェイスダウン実装が可能であれば、電極の形状、おおきさ、材質は、上記の例に限るものではない。
複数の電極は、２次元的に配列され、シリコン基板の表面に形成された回路素子と電気的に接続されている。電極のピッチが５０ミクロン以下のファインピッチとき、本実施例の製造方法による利益を大きく享受することができるが、電極のピッチは、５０ミクロンよりも大きくても良い。
図２に、いくつかの半導体チップの電極の配列パターンを示す。図２(ａ)は、エリアアレイであり、半導体チップの表面のほぼ全域に複数の電極が行列状に配列されている。図２（ｂ）は、コアアレイであり、半導体チップの中心部に複数の電極が行列状に配列されている。図２（ｃ）は、ペリフェラルアレイであり、半導体チップの周囲に電極が単列または複数列で配列されている。図２（ｄ）はコアアレイとペリフェラルを混在した混在アレイである。以上は、半導体チップの例示であって、ここに例示する以外の電極の配列パターンであってもよい。
フリップチップに用いられる基板は、ポリイミド基板やセラミック基板を用いることができ、多層配線基板であってもよい。例えば、ガラスエポキシ樹脂やポリイミド樹脂からなるラミネート基板等を用いることができる。基板の表面には、半導体チップの電極に接続される導体パターンが形成される。導体パターンは、導電性領域であり、例えばＣｕパターンやＣｕパターン上に半田めっきが施されたり、半田等のバンプが形成されていてもよい。
図３は、フリップチップ実装される半導体チップと基板の一例を示す断面図である。半導体チップ１００の集積回路面である主面１１０には、複数のアルミニウム等から形成される電極パッド１２０が形成されている。電極パッド１２０には、バンプ１３０が接続されている。バンプ１３０は、例えば、Ａｕスタットバンプであり、その直径は約３５μｍである。電極パッド１３０は、好ましくは５０μｍのピッチで４４０個配列されている。
基板２００は、その上面２１０にＣｕ等の電極２２０が形成され、電極２２０には、幾分だけ突出した半田バンプ２３０が形成されている。半田バンプ２３０は、半導体チップ１００の電極パッド１２０またはバンプ１３０に対応する位置に配置されている。電極２２０は、基板２００の内部配線２４０を介して、基板裏面２５０に形成された外部電極２６０に接続される。
半導体チップ１００のバンプ１３０を基板２００の半田バンプ２３０に接続し、はんだリフローによりバンプ１３０と電極２２０が共晶接合される。このとき、半導体チップ１００の主面１１０と基板２００の上面２１０との間隔は、約１５ミクロンである。
次に、バンプ１３０と電極２３０の接合状態は脆いため、これを補強するためにアンダーフィル用樹脂３００が、半導体チップ１００の主面１１０と基板２００の隙間に注入される。アンダーフィル用樹脂３００は、好ましくは一定の温度で低粘性をもつエポキシ樹脂等を用いることができる。例えば、ナミックスＵ８４３７−４８やＮＳＣＣ ＮＥＸ−３５１Ｒ（０５３）を用いることができる。図４は、これらのエポキシ樹脂の特性を示す表である。例えば、ナミックスは、５５重量％のシリカ粒子を含有し、粘度は６５Ｐａ・ｓである。ＮＳＣＣは、６５重量％のシリカ粒子を含有し、粘度は６１Ｐａ・ｓである。
アンダーフィル用樹脂の注入は、エポキシ樹脂が液状化される温度にて行われる。好ましくは、ガラス転移温度以上の温度に加熱される。アンダーフィル用樹脂は、フリップチップ実装される半導体チップの形状、大きさ、電極の数、電極の配列に応じて注入する位置や方向が選択される。例えば、図５（ａ）に示すように半導体チップ１００の対角線の方向Ｓ、図５（ｂ）に示すように半導体チップ１００の１つの側面の方向Ｓ１、あるいは図５（ｃ）に示すように半導体チップの隣接する２つの側面の方向Ｓ１、Ｓ２から注入することができる。
アンダーフィル用樹脂３００は、上記したように毛細管現象によって半導体チップと基板の間隙内を奥に進んでいく。このときの進行速度は、半導体チップおよび基板表面の摩擦や接合された電極の障害により不均一となり、その結果、樹脂は空気を取り込みボイドを生成してしまう。特に、エポキシ樹脂の粘度が高かったり、半導体チップと基板間の間隔が狭かったり、電極がファインピッチ化されていると、ボイドの発生確率は高くなる。また、このようなボイドの発生する位置や大きさを予測することは現実的に不可能である。
実際に、電極数が１６個（４×４のエリアアレイ）、半導体チップ側の電極がＡｕスタットバンプ、電極ピッチが５０ミクロン、半導体チップと基板との間隔が１５ミクロン、アンダーフィル用樹脂にナミックスを用いたとき、アンダーフィル用樹脂内には、最大で４０〜５０ミクロンのボイドが発生することが確認された。特に、スタットバンプ電極の場合、電極の形状が不均一となりやすく、これがボイドの発生に寄与していると考えられる。また、電極パターンが、図２（ｄ）に示す混在アレイになれば、アンダーフィル用樹脂の進行速度のばらつきが内部で大きくなり、ボイドの発生する確率が高くなることがある程度予測される。
本実施例では、このようなボイドを事実上無くすためにアンダーフィル用樹脂をキュアする。アンダーフィル用樹脂の注入により、アンダーフィル用樹脂が半導体チップと基板の隙間を毛細管現象により進行し、注入が終了すると、アンダーフィル用樹脂は一旦硬化する。次ぎ、アンダーフィル用樹脂がキュアされる。アンダーフィル用樹脂の注入とキュアは連続的に行うことが望ましいが、その間に他の工程が行われることを妨げるものではない。
キュアは、アンダーフィル樹脂３００に一定の圧力を加えつつ、アンダーフィル用樹脂をガラス転移温度以上の温度に加熱して溶融させる。圧力を加えた状態で樹脂を溶融することで、樹脂内のボイドの移動が可能となり、樹脂内のボイドが液状化された樹脂内に分散され、あるいは樹脂から排出される。また、圧力は、アンダーフィル用樹脂の材質（例えば、粘度）や、半導体チップの形状、大きさ、電極ピッチ、電極パターン、および半導体チップと基板との間隔に応じて適宜変更し得る。
以上のキュアによって、樹脂内のボイドは、細分化、微細化あるいは排出されるため、ボイドを肉眼やＳＡＴ（超音波映像装置）によって観察することができない状態にすることができる。その結果、ボイドにより樹脂の強度が低下したり、ボイドによりクラックが生じ難くなり、ボイドの存在を事実上無視することができる。
好ましくはキュアは、昇温機能が付与された圧力チャンバーを用いて行うことができる。圧力チャンバー内に、アンダーフィル用樹脂が充填された基板を配置し、次いで、チャンバー内を所定の圧力に設定し、チャンバー内の温度をガラス転移温度を超える温度に昇温し、アンダーフィル用樹脂をキュアする。例えば、図４に示すナミックスが用いられた場合、キュアの温度は、ガラス転移温度１４５度より高い１７５度に設定され、チャンバー内の圧力は０．５Ｍｐａに設定される。キュア時間は、約１時間である。ナミックスは、比較的粘度が高いが、上記のようなキュアを施すことで、樹脂内にはは事実上ボイドが存在しなくなる。
アンダーフィル用樹脂のキュアが行われた後、基板２００の裏面２５０の外部電極２６０には、ＢＧＡ用またはＣＳＰ用の半田ボール２７０が接続される。勿論、ＬＧＡ（Land Grid Array）であれば、外部電極２６０が外部端子となり、半田ボールを接続することを要しない。基板２００上に複数の半導体チップがマウントされている場合には、基板が個々の半導体チップ毎に切り落とされる。
このように、フリップチップ実装においてアンダーフィル用樹脂をキュアすることで、アンダーフィル用樹脂内のボイドを極力無くすことができ、半導体チップと基板の電極の剥離を抑制し、ファインピッチに対応した信頼性の高い半導体装置を提供することができる。
次に、他のフリップチップ実装の例について説明する。上記実施例は、半導体チップを基板にフリップチップ実装する例を示したが、図６は、半導体パッケージを基板にフリップチップ実装する例を示している。同図に示すように、ＢＧＡまたはＣＳＰ等の半導体パッケージ４００は、パッケージの裏面に２次元アレイ状の複数の外部端子４１０を備えている。外部端子４１０は、例えばはんだボールである。複数の外部端子４１０は、基板２００の上面に形成された導電性ランド２２０に接合された後、パッケージ４００と基板２００との間にアンダーフィル用樹脂３００が充填される。アンダーフィル用樹脂３００は、上記と同様に一定の圧力を印加された状態でガラス転移温度以上の温度でキュアされる。
このように、半導体パッケージ４００を基板２００の間に充填されたアンダーフィル用樹脂３００をキュアすることにより、アンダーフィル用樹脂３００内のボイドを限りなく削減し、半導体パッケージと基板の電極の接合強度を向上させることができる。
さらにフリップチップ実装は、半導体パッケージ上に他の半導体パッケージを接続するパッケージ・オン・パッケージ（ＰＯＰ）であってもよい。図７は、ＢＧＡパッケージの上にＢＧＡパッケージが積層されたＰＯＰ構造を示している。
第１の半導体パッケージ５００は、多層配線基板５０２と、多層配線基板５０２の裏面に形成された複数のはんだボール５０４と、多層配線基板５０２の上面に形成されたモールド樹脂５０６とを備えている。基板５０２の上面にダイアタッチ５０８を介して半導体チップ５１０が取り付けられ、半導体チップ５１０の電極はボンディングワイヤ５１２により基板上の銅パターン５１４に接続されている。半導体チップ５１０およびボンディングワイヤ５１２を含む領域がモールド樹脂５０６によって封止されている。半導体チップ５１０は、このような構成以外にも上記したようなフリップチップ接続であってもよい。
第１の半導体パッケージ５００上に、第２の半導体パッケージ６００が積層されている。第２の半導体パッケージ６００は、例えば基板６０２の上面に半導体チップ６０４、６０６を積層し、これらの半導体チップ６０４、６０６がモールド樹脂６０８によって封止されている。基板６０２の裏面には、その４方向に２列のはんだボール６１０が形成されている。
第２の半導体パッケージ６００を第１の半導体パッケージ５００上にマウントしたとき、はんだボール６１０がモールド樹脂５０６を取り囲むように配置され、はんだボール６１０が、基板５０２の上面に形成された電極５１６に接続される。次に、第１の半導体パッケージ５００と第２の半導体パッケージ６００の隙間に、アンダーフィル用樹脂３００が充填される。アンダーフィル用樹脂３００は、上記と同様に、キュアされる。これにより、第１のパッケージ５００と第２のパッケージ６００間の接合強度を向上させることができる。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明の実施例に係る半導体装置の製造工程を示す図である。 半導体チップの電極パターンの例を示す平面図である。 フリップチップ実装される半導体チップと基板の一例を示す断面図である。 アンダーフィル用樹脂に用いられるエポキシ樹脂の特性を示す表である。 アンダーフィル用樹脂の注入方向を示す図である。 他のフリップチップ実装の例を説明する図である。 他のフリップチップ実装の例を説明する図である。 従来のフリップチップ実装の課題を説明する図である。 ボイドの発生を模式的に示す平面図である。
符号の説明
１００：半導体チップ
１１０：主面
１２０：電極
１３０：バンプ
２００：基板
２１０：上面
２２０：電極
２３０：半田バンプ
２４０：内部配線
２５０：裏面
２６０：外部電極
２７０：半田ボール
３００：アンダーフィル用樹脂
４００：半導体パッケージ
４１０：外部端子
５００：第１の半導体パッケージ
６００：第２の半導体パッケージ

Claims (10)

  1. 半導体チップの一面に２次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、
    半導体チップの一面と基板との間に液状化されたアンダーフィル用樹脂を注入するステップと、
    一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップと、
    を有する半導体装置の製造方法。
  2. 前記キュアするステップは、前記アンダーフィル用樹脂をガラス転移温度以上に加熱する、請求項１に記載の半導体装置の製造方法。
  3. 前記アンダーフィル用樹脂は、シリカが充填されたエポキシ樹脂である、請求項１に記載の半導体装置の製造方法。
  4. 前記アンダーフィル用樹脂が溶融されたときの粘度は、６０Ｐａ・ｓ以上である、請求項３に記載の半導体装置の製造方法。
  5. 前記半導体チップの一面と基板表面との間隔は、５０ミクロン以下である、請求項１ないし４いずれか１つに記載の半導体装置の製造方法。
  6. 半導体チップの複数の電極は、５０ミクロン以下のピッチで配列されている、請求項１ないし５いずれか１つに記載の半導体装置の製造方法。
  7. 製造方法はさらに、アンダーフィル用樹脂が注入された基板をチャンバー内に配置するステップを含み、前記キュアするステップは、前記チャンバー内において圧力を印加しつつ前記アンダーフィル用樹脂を溶融する、請求項１に記載の半導体装置の製造方法。
  8. 前記注入するステップは、半導体チップの１つの側面側からまたは対角線の方向からアンダーフィル用樹脂を注入する、請求項１に記載の半導体装置の製造方法。
  9. 半導体パッケージの一面に２次元的に配列された複数の電極を、基板上の対応する導電性領域に接合するステップと、
    半導体パッケージの一面と基板との間にアンダーフィル用樹脂を供給するステップと、
    一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップと、
    を有する半導体装置の製造方法。
  10. １の半導体パッケージの一面に２次元的に配列された複数の電極を、他の半導体パッケージ上の対応する導電性領域に接合するステップと、
    １の半導体パッケージの一面と他の半導体パッケージの一面との間にアンダーフィル用樹脂を供給するステップと、
    一定の圧力下において前記アンダーフィル用樹脂を溶融し前記アンダーフィル用樹脂をキュアするステップと、
    を有する半導体装置の製造方法。
JP2007179461A 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法 Active JP4569605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007179461A JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法
US12/168,637 US20090017582A1 (en) 2007-07-09 2008-07-07 Method for manufacturing semiconductor device
PCT/US2008/069479 WO2009009566A2 (en) 2007-07-09 2008-07-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179461A JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010127573A Division JP2010232671A (ja) 2010-06-03 2010-06-03 半導体装置のアンダーフィル充填方法

Publications (2)

Publication Number Publication Date
JP2009016714A true JP2009016714A (ja) 2009-01-22
JP4569605B2 JP4569605B2 (ja) 2010-10-27

Family

ID=40253490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179461A Active JP4569605B2 (ja) 2007-07-09 2007-07-09 半導体装置のアンダーフィルの充填方法

Country Status (2)

Country Link
US (1) US20090017582A1 (ja)
JP (1) JP4569605B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003876A (ja) * 2009-06-22 2011-01-06 Korea Electronics Telecommun 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
KR20120060486A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 적층 패키지 구조물

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245341A (ja) * 2009-04-07 2010-10-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
TWI525721B (zh) * 2013-08-16 2016-03-11 印鋐科技有限公司 用於電子元件的製造方法與製造設備
CN114068472A (zh) * 2020-08-06 2022-02-18 力成科技股份有限公司 封装结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186322A (ja) * 1997-10-16 1999-07-09 Fujitsu Ltd フリップチップ実装用基板及びフリップチップ実装構造
JP2002198383A (ja) * 2000-12-27 2002-07-12 Sanyu Rec Co Ltd 電子部品の製造方法及び装置
JP2003128881A (ja) * 2001-10-18 2003-05-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004208326A (ja) * 2000-03-17 2004-07-22 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2007103772A (ja) * 2005-10-06 2007-04-19 Texas Instr Japan Ltd 半導体装置の製造方法
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2007157800A (ja) * 2005-11-30 2007-06-21 Sharp Corp 半導体装置の実装構造および半導体装置の実装構造の封止方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US8025205B2 (en) * 2005-10-20 2011-09-27 Panasonic Corporation Electronic component mounting method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186322A (ja) * 1997-10-16 1999-07-09 Fujitsu Ltd フリップチップ実装用基板及びフリップチップ実装構造
JP2004208326A (ja) * 2000-03-17 2004-07-22 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2002198383A (ja) * 2000-12-27 2002-07-12 Sanyu Rec Co Ltd 電子部品の製造方法及び装置
JP2003128881A (ja) * 2001-10-18 2003-05-08 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007103772A (ja) * 2005-10-06 2007-04-19 Texas Instr Japan Ltd 半導体装置の製造方法
JP2007142247A (ja) * 2005-11-21 2007-06-07 Lintec Corp 樹脂封止型半導体装置の製造方法
JP2007157800A (ja) * 2005-11-30 2007-06-21 Sharp Corp 半導体装置の実装構造および半導体装置の実装構造の封止方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003876A (ja) * 2009-06-22 2011-01-06 Korea Electronics Telecommun 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ
JP2011040512A (ja) * 2009-08-10 2011-02-24 Murata Mfg Co Ltd 回路基板の製造方法
KR20120060486A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 적층 패키지 구조물
JP2012119688A (ja) * 2010-12-02 2012-06-21 Samsung Electronics Co Ltd 積層パッケージ構造物、パッケージオンパッケージ素子、およびパッケージオンパッケージ素子製造方法
US9520387B2 (en) 2010-12-02 2016-12-13 Samsung Electronics Co., Ltd. Stacked package structure and method of forming a package-on-package device including an electromagnetic shielding layer
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물

Also Published As

Publication number Publication date
US20090017582A1 (en) 2009-01-15
JP4569605B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
KR100868419B1 (ko) 반도체장치 및 그 제조방법
TW558818B (en) Semiconductor device and its manufacturing method
US7026188B2 (en) Electronic device and method for manufacturing the same
JP2004260138A (ja) 半導体装置及びその製造方法
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2009239256A (ja) 半導体装置及びその製造方法
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2008226946A (ja) 半導体装置およびその製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
CN106463427B (zh) 半导体装置及其制造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US9136219B2 (en) Expanded semiconductor chip and semiconductor device
JP4910408B2 (ja) 半導体装置
JP2010135501A (ja) 半導体装置の製造方法
JP2006196560A (ja) 半導体装置
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP5851952B2 (ja) 半導体装置の製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法
WO2009009566A9 (en) Method for manufacturing semiconductor device
JP5297445B2 (ja) 半導体装置
KR100800166B1 (ko) 반도체 패키지
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2000252325A (ja) 半導体装置の実装構造およびその実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4569605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250