JP2002510929A - 表面弾性波装置パッケージおよび方法 - Google Patents

表面弾性波装置パッケージおよび方法

Info

Publication number
JP2002510929A
JP2002510929A JP2000542851A JP2000542851A JP2002510929A JP 2002510929 A JP2002510929 A JP 2002510929A JP 2000542851 A JP2000542851 A JP 2000542851A JP 2000542851 A JP2000542851 A JP 2000542851A JP 2002510929 A JP2002510929 A JP 2002510929A
Authority
JP
Japan
Prior art keywords
dam
wave device
substrate
acoustic wave
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000542851A
Other languages
English (en)
Inventor
アンダーソン、マイケル・ジェイ
ケニソン、グレゴリー
クリステンセン、ジェフリー・シー
ジョンソン、ゲイリー・シー
アデイ、ジョン・ジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of JP2002510929A publication Critical patent/JP2002510929A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 表面（14）に配置された活動的な領域（12）を汚染することなく弾性波装置（10）をパッキングする方法であり、以下のステップを含む：導電性パッド（18）を有する頂部（30）を有する基板を提供し、弾性波装置の表面（14）の周辺部（22）にスタッドバンプ（20）を接合し、基板の頂部（30）上で導電性パッド（18）の位置の内側にダム（26）を配置し、弾性波装置（10）および基板（16）間の電気的導電性相互結合を形成するためスタッドバンプ（20）を基板の頂部の導電性パッド（18）に整列かつ結合し、不完全充満物質（28）がダム（26）により画成された境界（32）で止まるように不完全充満物質（28）を弾性波装置の周辺部（22）および相互結合部の回りに流し、相互結合部を機械的に増強し保護的に閉じこめるため不完全充満物質（28）を硬化する。

Description

【発明の詳細な説明】
【０００１】 発明の分野 この発明は全般的に周波数選択コンポーネントのパッケージの分野に係り、特
に表面弾性波周波数選択コンポーネントのパッケージに、およびなお特に表面弾
性波周波数選択コンポーネントの改良されたパッケージに関する。
【０００２】 発明の背景 表面弾性波（SAW）装置は商業において、周波数選択および他の電子的機能を
提供するためRFおよびIFフィルタのような他の応用にしばしば使用される。SAW
装置は弾性波発生に依存する。ある場合にはこれらの弾性波は基板の表面に局限
化される。基板は圧電物質である。SAW装置における弾性波がしばしば表面に沿
って、または表面に非常に近く伝播するので、SAW装置は全般的に表面状態に非
常に敏感である。この感受性は、例えば半導体の場合のような化学的または電気
的荷電現象ではなく、機械的現象である。例えば、SAW装置の表面と接触にある
外部の物質は表面の弾性および慣性特性を変化でき、それにより表面に沿って移
動する弾性波の減衰および伝播を変え得る。
【０００３】 今日SAW装置はこの表面感受性のため典型的に密封容器にパッケージされる。
例えば、半導体装置および集積回路に関連して広く使用される低コストパッケー
ジ技術は、全般的にSAW装置に関連して使用されない。例えば、プラスチック封
入容器の単純なトランスファーモールディングは実行可能ではなかった。トラン
スファーモールディングにおいて、加熱され溶かされた状態のプラスチック物質
が、プラスチック封入容器を作るため圧力下で鋳型の溝を通して活動的な装置ダ
イの周りに押しつけられる。この工程は、SAWの表面をモールド化合物が直接覆
うならSAW装置性能を破壊する。
【０００４】 ほとんど全ての現SAW装置は、この問題のため環境保護の密封パッケージ技術
の使用に依存している。はんだまたは溶接密封構造によるセラミックまたは金属
封入容器が普通である。密封パッケージは全般的に要求されるピース部品と内部
に閉じ込める工程の両方によって全般的にコストが高い。SAWダイそれ自身を製
造する技術が改良されたので、パッケージコストは総製造コストの増大した大き
な割合になった。
【０００５】 従って、SAW装置を閉じ込める改良された手段および方法、特に低コストプラ
スチック閉じ込め技術を採用するSAW装置を許容する手段および方法の必要性は
継続している。
【０００６】 SAW装置が閉じ込められたSAW装置の好ましい電気的特性を保持した方法で、通
常の噴射またはトランスファーモールディングを使用して、プラスチックで内部
に閉じ込められ得ることは本発明の利点である。
【０００７】 好ましい実施例の詳細な記述 ここに使用される“表面弾性波（SAW）装置”はレイリー波フィルタ、表面ス
キミングバルク波フィルタおよび弾性固有モードを採用している他の装置のよう
な装置を対象とする。
【０００８】 本発明はSAW装置を内部に閉じ込めるパッケージ、および低コストプラスチッ
ク閉じ込め技術を採用するパッケージの製造方法を提供する。SAW装置は閉じ込
められたSAW装置の好ましい電気的特性を保持した方法で、通常の噴射またはト
ランスファーモールディングを使用して、プラスチックで内部に閉じ込められ得
る。
【０００９】 図１−３は本発明によるSAW装置パッケージ実施例の側面断面図を示す。各実
施例において、パッケージはその表面14に活動的な領域12を有する弾性波装置10
を含む。活動的な領域12は汚染を防ぐため装置10の周辺部22の内側に隔離される
。表面弾性波（SAW）装置は技術においてよく知られており、典型的にその上の
弾性波を支持するように表面の活動的な領域に配置された種々な形状の互いに指
状にされた電極（示されない）を含む。全般的に、電気的トレイス（示されない
）は互いに指状の電極に接続し、装置の活動的な領域内の振動を妨害または弱め
ることなく装置との外部電気的接触を容易にするため装置の周辺部に延びる。本
発明は装置の周辺部の内側に隔離された活動的な領域を有するSAW装置の全ての
型のパッケージに使用され得るので、SAW装置電極およびトレイスの特別な形状
はここに論述する必要がない。
【００１０】 SAW装置パッケージは頂部30を有する基板16およびその上に配置された複数の
導電性パッド18、36を含む。基板16はFR-4ポリイミド、BT−エポキシ、およびア
ルミナ等のグループの１つから選ばれた物質である。その上に導電性パッドを配
置した基板は技術において多数あり、ここに論述されない。しかし、SAW装置がS
AW装置の周波数対温度性能を改善するように、熱膨張の似た係数を有する基板物
質を選択することが注目される。
【００１１】 本発明において、複数のスタッドバンプ20が弾性波装置10の表面14に電気的に
接続され、弾性波装置10の周辺部22の近くに配列される。スタッドバンプはSAW
装置の電極（示されない）に電気的トレイスを通して電気的接続を提供するため
に利用される。スタッドバンプ20は基板16の導電性パッド18の位置の鏡像に対応
する予定の位置に配置される。この方法において、スタッドバンプは組立中導電
性パッドと位置合わせされる。見られるように、スタッドバンプ20は導電性パッ
ド18に接近して配列される。スタッドバンプは金、アルミニウムおよび銅の少な
くとも１つを含んでいる金属または合金からなり、典型的に厚さが略25から50マ
イクロメータのワイヤを使用してワイヤボンダーで接着される。金スタッドバン
プが好ましく、なぜならそれらは（１）化学的に変化を起こさない、（２）欠陥
分析のためＸ線写真で見れる、（３）次の内部に閉じ込める工程中頑丈であるか
らである。
【００１２】 図１および２において、導電性物質24がスタッドバンプ20および導電性パッド
18間に挿入される。導電性物質24は弾性波装置10を基板16に結合する機械的かつ
電気的相互結合を形成する。導電性物質ははんだ、または導電性エポキシ、導電
性シリコーン等のような導電性接着剤からなり得る。スタッドバンプは導電性物
質内に浸漬または設置され得る。特に、SAW装置の基板への取付けの前に、導電
性物質はスタッドバンプに直接略10マイクロメータの厚さで配置され得る。代わ
りに、SAW装置の基板への取付けの前に、導電性物質が基板の導電性パッドの上
に直接略25から50マイクロメータの厚さで配置されてもよい。好ましくは、導電
性物質はEmerson & Cumings of Boston, MA.から手に入るAmicomTM C-990のよう
な導電性エポキシからなる。
【００１３】 図３において、スタッドバンプ20は接着剤の介在なく導電性パッド18に直接機
械的に接合される。これはサーモソニック接合、熱圧着等で達成され得る。サー
モソニック接合は標準ワイヤボンダーの使用により達成され得る。しかし、接合
領域25を加熱するため、余分な圧力および超音波エネルギーがSAW装置および/ま
たは基板の加熱と共に必要とされる。作動において、ダイが突き当てられ、さっ
と動かされ、導電性パッドと接触して配列かつ配置され、導電性パッド上の接合
領域25でサーモソニック的に擦り付けられる。熱圧着においても工程は必然的に
同じであるが、超音波は使用しない。
【００１４】 本発明の各実施例（図１−３）において、基板16および弾性波装置10間に、ダ
ム26が基板16の頂部30に配置される。ダム26は弾性波装置10の周辺部内かつスタ
ッドバンプ20および導電性物質24により形成された相互結合の内側に配置される
。ダムはプラスチック、熱可塑性樹脂、エポキシ、アルミナ、ガラスまたは他の
有機または無機物質の任意の組合せからなる。加えて、ダムの物質は製造を容易
にするためホトイメージ可能であり得る。好ましくは、コストおよび便宜のため
、ダムはCiba Specialty Chemicals, 5121 San Fernando Rord West, Los Angel
es, California 90039により製造されたProbimerTH65M Liquid Photoimageable
Solder Maskのような技術において知られているホトリソグラフ的に定義された
標準はんだマスク物質である。はんだマスク物質は略100マイクロメータにパタ
ーンダウンされることができ、本発明において重要である均一な厚さを維持する
。実際に、ダムは略5マイクロメータの均一な高さ許容範囲を維持する。
【００１５】 ダムはいくつかの有利な特性を提供する：（１）それは装置の活動的な領域を
完全に取り囲み閉じこめる、（２）それは装置の活動的な領域に拡張しない、（
３）それは薄いフイルムトレイスが活動的な領域内から装置の周辺部へ拡張する
ことを許容する、（４）それは基板の頂部を装置の活動的な領域から適当な程度
（少なくとも数マイクロメータ分離する、（５）それは外部物質の侵入をオーバ
ーモールド中および任意の他の時間防ぐ。後者の要求は、30秒から3分、典型的
には2分の期間で、通常500-1800psi（典型的に1000psi）の範囲の圧力で160-190
度Ｃの状態のもとでダムの完全な状態を維持することを含む。
【００１６】 選択的に、ダム26により画成された境界32の内側で基板16を実質的に覆い、RF
遮蔽および有機基板物質が湿気リーク経路を有することを危ぶまれる改良された
密封性を提供するため、１つの導電性パッド36がダム26および基板16の頂部30間
に配置される。１つの導電性パッド36を備える必要性は、SAW装置10の活動的な
領域12がグラシベイト（電極を不動化するためにガラス層で覆う）されるか、ど
んな全体の信頼性要求が必要とされるかによる。好ましくは、１つの導電性パッ
ド36が電気的に接地される。
【００１７】 スタッドバンプ20、導電性物質24およびダム26は弾性波装置10の表面14および
基板16の頂部30と特別な関係を有する。図１に示されるように、本発明の第1の
実施例において、スタッドバンプ20は導電性パッド18に突き当たり、その中でス
タッドバンプは導電性パッド18に接触するか殆ど接触している。導電性物質24は
スタッドバンプ20および導電性パッド18間の電気的接続を増大し、弾性波装置10
の堅固な機械的取付けを提供するのに役立つ。この第1の実施例において、ダム2
6はSAW装置10の表面14に隣接しておらず、弾性波装置の表面はそれら間の直接な
接触がないようにダムの僅か上に位置される。SAW装置10の活動的な領域12の密
封された空洞34は、基板16の頂部30および弾性波装置10の表面14間のスタッドバ
ンプ20の高さにより定義される。それ故、スタッドバンプはダム26およびSAW装
置10の表面14間に最小化された間隙を確保するようにプラナライズ（高さを均等
化）されねばならない。プラナライズされたスタッドバンプは略10マイクロメー
タの高さ許容範囲を提供する。加えて、最小化された間隙は、以下に説明される
ように不完全充満（underfill）物質のために必要とされる。
【００１８】 図２に示されるように、本発明の第2実施例において、スタッドバンプ20は導
電性パッド18に接触しないが、それに接近して位置付けられるのみである。スタ
ッドバンプ20はそれら間の直接の接触がないように導電性パッドの僅か上に位置
付けられる。導電性物質24はスタッドバンプ20および導電性パッド18間の電気的
接続を提供し、弾性波装置10の堅固な機械的な取付けを提供するのに役立つ。ス
タッドバンプ20は導電性物質24内に実質的に“浮かんでいる”。好ましくは、基
板16の頂部30および弾性波装置10の表面14間にSAW装置10の活動的な領域12の密
封された空洞を画成するため、ダム26がSAW装置10の表面14に隣接する。導電性
物質24の量は第1の実施例に使用されるより多く、スタッドバンプ20の全ておよ
びそれらの連合された導電性パッド18間の良好な電気的接続を確保するように、
プラナライズされていてもいなくても、スタッドバンプ20の高さにおける不規則
性を補償するに十分でなくてはならない。
【００１９】 さらに好ましくは、ダムがSAW装置の表面に隣接し、スタッドバンプが導電性
パッド上で導電性物質内に浮くように、ダムは略51マイクロメータの高さを有し
、スタッドバンプは略48マイクロメータの高さを有する。第2実施例は密封され
た空洞内に不完全充満侵入の可能性を除去するSAW装置の表面に隣接するダムの
利点を有する。加えて、第2実施例は第1実施例の厳重なプラナライゼーションを
必要としない。
【００２０】 図３に示されるように、本発明の好ましい実施例において、スタッドバンプ20
は接合領域25で導電性パッド18に機械的に接合される。機械的接合はスタッドバ
ンプ20および導電性パッド18間に電気的接続を提供するサーモソニックまたは熱
圧着接合により達成され、弾性波装置10の非常に堅固な機械的取付けを提供する
。いずれの場合においても、ダイが接触し、あるいはダム26の真上に位置するま
で、ダイは超音波的に摩擦されまたは押圧される。好ましくは、基板16の頂部30
および弾性波装置10の表面14間でSAW装置10の活動的な領域12の密封された空洞3
4を画成するため、ダム26はSAW装置10の表面14に隣接（表現されない）しまたは
殆ど隣接する。より好ましくは、スタッドバンプの高さが均一な接合強度をおよ
び全ての接合領域25で導電性を提供するためプラナライズされる。
【００２１】 本発明において、不完全充満物質28は弾性波装置10および基板16の頂部30間の
弾性波装置10の周辺部22で基板16に対して弾性波装置10を密封する。ダム26は不
完全充満物質28への境界32を提供し、不完全充満物質28が相互結合部（20、24、
18により示される）を内部に閉じ込めることを許容し、不完全充満物質28が弾性
波装置10の表面14の活動的な領域12を汚染することを防止し、その結果活動的な
領域12が内部に密封される密封空洞34を提供する。不完全充満物質は相互結合の
密封、固着および応力軽減を提供する。好ましくは、不完全充満物質はZymetTMX
6-82-5（Zymet Inc. of East Hanover, New Jersey製）またはDexter HysolTM45
10（Hysol Division of Dexter Corp. of Industry, California製）である。
【００２２】 本発明はまた、図１−３に表されたように、その表面上に配置された活動的な
領域を有する弾性波装置をパッケージする方法を含む。方法は導電性パッドがそ
の上に配置された頂部を有する基板を提供する第1ステップを含む。導電性パッ
ドは全般的に頂部およびおそらくは基板に延びている電気的トレイスと一致した
環状パターンに配置される。基板はFR-4ポリイミド、BT−エポキシ、およびアル
ミナ等のグループの１つから選ばれた物質である。基板に導電性パッドを配置す
る技術は多数の技術があり、ここで論述されない。しかし、SAW装置がSAW装置の
周波数対温度性能を改善するように、熱膨張の似た係数を有する基板物質を選択
することが注目される。
【００２３】 次のステップは基板の頂部で導電性パッドの位置の内側にホトイメージ可能な
有機物質のダムを配置することを含む。言い換えれば、ダムは導電性パッドの環
状パターンの内側に配置される。好ましくは、このステップは略5マイクロメー
タの均一な高さ許容範囲を維持するようにダムを配置することを含む。より好ま
しくは、このステップは略51マイクロメータの高さを有するようにダムを配置す
ることを含む。
【００２４】 ダム配置ステップは、そのいずれかが製造を容易にするためホトイメージ可能
であり得るプラスチック、熱可塑性樹脂、エポキシまたは他の有機物質の任意の
組合せを配置することを含み得る。好ましくは、コストおよび便宜のため、ダム
配置ステップはCiba Specialty Chemicals, 5121 San Fernando Rord West, Los
Angeles, California 90039により製造されたProbimerTH65M Liquid Photoimag
eable Solder Maskのような技術において知られているホトリソグラフ的に定義
された標準はんだマスク物質を配置することを含む。好ましくは、配置するステ
ップは、略100マイクロメータ以下にはんだマスク物質をパターンにすること、
および本発明において重要である均一な厚さを維持することを含む。実際に、ダ
ムは略5マイクロメータの均一な高さ許容範囲を維持する。はんだマスク物質はS
AW装置のダムを提供する最もコストの効果的な装置としてみなされる。
【００２５】 選択的に、提供するステップにおいて１つの大きな接地導電性パッドが提供さ
れ、配置するステップは１つの導電性パッド上にダムを配置することを含む。RF
遮蔽および有機基板物質が湿気リーク路を有することを危ぶまれる改良された気
密性を提供するため、１つの導電性パッドはダムにより画成された境界の内側で
基板を略覆う。１つの導電性パッドはSAW装置の活動的な領域がグラシベイトさ
れるなら必要ではないかもしれない。
【００２６】 次のステップは弾性波装置の表面の周辺部に複数のスタッドバンプを接合する
ことを含む。スタッドバンプ接合ステップはSAW装置の電極（示されない）に電
気的トレイスをとおして電気的接続を提供するため利用される。これらの電気的
トレイスは典型的に設置された金属薄膜である。接合ステップは、基板の導電性
パッドの位置の鏡像に対応される予定の位置にスタッドバンプを接合する。この
方法において、スタッドバンプは次の整列および結合ステップ中導電性パッドと
位置合わせされる。接合ステップは略25から50マイクロメータ厚の電線を使用し
てワイヤボンダーで誘導される。
【００２７】 スタッドバンプ接合がダイ衝止の唯一の方法ではないことが注目されるべきで
ある。他の利用可能な方法がある。例えば、バンプは電気的な板、電気的でない
板、例えば、数あるうちでスパッタリングおよびポリマー印刷のボールグリッド
アレイ（BGA）処理のようなはんだ堆積を有する板により提供され得る。
【００２８】 好ましくは、接合ステップは略10マイクロメータの均一高さ許容範囲を有する
スタッドバンプをプラナライズするサブステップを含む。高度にプラナなスタッ
ドバンプが要求されるので、Matsushita ‘s Stud Bump BondingTM処理が使用さ
れ得る。この処理はU.S.特許5,090,119に記述される。バンプをプラナライズす
る他の方法は、スタッドバンプを特定の高さにつき固めるために設計された工具
を有するスタッドバンプボンダーにより遂行される圧印操作を含む。この方法は
通常“バンプおよびコイン”として技術において知られている。特に、このステ
ップは略48マイクロメータの高さを有するようにスタッドバンプをプラナライズ
するサブステップを含む。
【００２９】 次のステップはスタッドバンプをそれに連合された鏡像導電性パッドと整列し
、スタッドバンプを導電性パッドに接近して位置付けることを含む。
【００３０】 図１に表された第1実施例において、このステップはダムの僅か上に弾性波装
置の表面を、それらが直接接触しないように位置付けることを含む。スタッドバ
ンプは導電性パッドに隣接し、即ち接近している。
【００３１】 図２に表された第２実施例において、このステップは弾性波装置の表面をダム
に隣接するように位置付けることを含み、スタッドバンプが導電性パッドの僅か
上に位置付けられ、それら間の直接の接触がないように整列することを含む。
【００３２】 図３に表された好ましい実施例において、このステップは弾性波装置の表面を
ダムの僅か上に、それら間の直接の接触がないように位置付けることを含む。ス
タッドバンプは導電性パッドに隣接し、即ち接近している。
【００３３】 次のステップは、弾性波装置のスタッドバンプおよび基板の連合された導電性
パッドが電気的および機械的に相互結合を形成するように、基板上に弾性波装置
を結合することを含む。
【００３４】 第1および第2実施例の両方において、結合ステップははんだまたは導電性エポ
キシ、導電性シリコーンなどのような導電性接着剤からなる導電性物質でスタッ
ドバンプを少なくとも部分的に覆うことを含む。好ましくは、導電性物質は略10
マイクロメータ厚にスタッドバンプを部分的に覆う導電性エポキシからなる。こ
れは例えば、技術において普通に知られているPanasonic’sダイボンダー、ある
いは同等物を使用することにより導電性エポキシにスタッドバンプを浸漬するこ
とにより達成され得る。代わりに、このステップは基板の導電性パッドを略25か
ら50マイクロメータ厚に導電性物質で少なくとも部分的に覆うことを含む。導電
性物質はスタッドバンプおよび導電性パッド間の電気的接続を増大し、弾性波装
置の堅固な機械的な取付けを提供する役をなす。
【００３５】 また第1および第2実施例において、結合ステップはさらに弾性波装置および基
板間の凝固された電気的導電性結合を形成するように導電性物質を硬化すること
を含む。好ましくは、このステップは導電性物質をガラス転移温度近く、しかし
ダムのホトイメージ可能な有機物質のガラス転移温度より低い温度に、導電性物
質を加熱することを含む。より好ましくは、導電性物質はAmiconTMのような銀充
填導電性エポキシからなる。C-990導電性エポキシがEmerson & Cuming of Bosto
n, Massachusettsから利用できる。全般的に、このエポキシは強制空気供給オー
ブンで略60から90分の期間、略150度Cの温度で加熱されて硬化することを必要と
する。しかし、導電性物質がパッケージの密封された空洞を画成するダムの外側
にあり、その中に侵入できないので、他の導電性接着剤および工程が成功裏に使
用され得ることが認識される。
【００３６】 図１に表されたように、本発明の方法の第1実施例において、配置ステップは
整列および位置付けステップの後、ダムをSAW装置の表面の下にあるような高さ
に配置する。結果として、弾性波装置の表面はダムの僅か上に、それら間の直接
の接触がないように位置付けられる。整列および位置付けステップの後、密封空
洞はスタッドバンプの高さにより画成される。それ故、整列および位置付けステ
ップの後、スタッドバンプをプラナライズするサブステップはダムおよびSAW装
置の表面間の最小間隙を確保するように遂行される。最小間隙は以下に説明され
るように不完全充満物質のために必要とされる。
【００３７】 図２に表されたように、本発明の方法の第２実施例において、整列および位置
付けステップの後、配置ステップがダムをSAW装置の表面に隣接する高さに配置
するので、スタッドバンプは整列および位置付けステップの後、導電性物質内に
実際に“浮かぶ”。整列および位置付けステップの後、SAW装置および基板間のS
AW装置の活動的な領域の回りの密封された空洞はダムの高さにより画成される。
結合ステップの導電性物質の量は第1実施例で使用された量より多く、全てのス
タッドバンプおよびそれらの連合された導電性パッド間の良好な電気的接続を確
保するように、スタッドバンプの高さにおける不均一を補償するに十分でなくて
はならない。
【００３８】 図３に表されたように、本発明の方法の好ましい実施例において、配置ステッ
プは、整列および位置付けステップの後、ダムをSAW装置の表面の下にあるよう
に配置し、そのなかで弾性波装置の表面はダムの僅か上に、それら間の直接接触
がないように位置付けられる。整列および位置付けステップの後、密封された空
洞はスタッドバンプの高さにより画成される。それ故、スタッドバンプをプラナ
ライズするサブステップは、結合ステップの後ダムおよびSAW装置の表面間の間
隙が最小またはないことを確保するように遂行される。結合ステップはサーモソ
ニック接合および熱圧着接合の１つにより、スタッドバンプをそれらの連合され
た導電性パッドに機械的に直接結合することを含む。好ましくは何れの場合にお
いても、SAW装置の表面がダムに隣接するか殆ど隣接するまで、ダイが接合され
得る（超音波的に摩擦されあるいは押圧される）。
【００３９】 次のステップは、不完全充満物質がSAW装置の表面および基板の頂部間を流れ
、ダムにより画成された境界で止まるように、不完全充満物質を弾性波装置の周
辺部および相互結合の回りに流すことを含む。大部分の不完全充満物質は非常に
精力的な流動特性を持つように設計され、その結果一度分与されると不完全充満
物質は表面張力を使用してSAW装置および基板間の空間にそれ自身引かれるであ
ろう。しかし、ダムおよびSAW装置の表面間に比較的大きな間隙があると、不完
全充満物質の樹脂が密封された空洞内を濡らし得る。この問題は上述されたよう
に第1実施例において起り得るが、間隙を最小にしかつ小さな間隙を濡らすこと
を軽減するチキソトロピー特性を有する不完全充満物質を選択することにより軽
減できる。特に、技術において通常使用されるより濃厚な樹脂を選択し、不完全
充満物質内の粒子の大きさおよび密度を増加することによりこの濡れの問題を減
少できる。好ましくは、不完全充満物質はZymetTMX6-82-5またはDexter HysolTM 4510（Hysol Division of Dexter Corp. of Industry, California製）であり、
結合部を内部に閉じ込めるように結合部の回りを流れるように適用されるが、弾
性波装置の活動的な領域内へ間隙を通して流れない。
【００４０】 最後のステップは機械的に増強しかつ結合部を保護的に閉じこめる不完全充満
物質を硬化することを含み、活動的な領域の回りの空洞が密封された密封パッケ
ージを提供する。Dexter HysolTM4510に関して、硬化は強制空気供給オーブン内
で、略180分の期間略150度Cの温度で加熱硬化することにより達成される。
【００４１】 加えて、本発明の方法は基板に外部電気リードを取着すること、および工業標
準にしたがってユーザが取扱いを容易にするパッケージを提供するように、熱可
塑性プラスチック、熱硬化性プラスチックおよびエポキシからなるグループの１
つを含むパッケージ体物質、即ち閉じ込め体で弾性波装置をオーバモールドする
ことを含む。このステップは完全なパッケージ解決を提供する。基板物質および
ダイのそれらに熱膨張係数を合致するため、または熱膨張係数の適当な平均値に
合致するため、トランスファーモールディング混合物の適当な選定がSAW装置の
周波数−温度性能に利益になるであろう。
【００４２】 パッケージ体物質即ち閉じ込め体はSumitomo Plastics of Santa Clara, CAか
ら手に入るType6300Hエポキシモールド混合物が有用である。このエポキシは標
準８リードSOIC（小外形集積回路）工程に採用され、その中でエポキシは１イン
チ平方につき1000ポンドの圧力および175度Cの温度で弾性波装置および基板の回
りをトランスファーモールドされ、その温度はダムの溶融を避けるためダムのガ
ラス転移温度より低い、エポキシのガラス転移温度であるかそれ以上に選定され
る。温度および圧力は略2分間維持される。他の型の標準トランスファーモール
ドパッケージ（例えば、14リードSOIC）がこの工程で有用であることが認識され
るであろう。
【００４３】 かくして、SAW装置パッケージおよび方法が特別な問題を克服し、従来技術の
方法およびメカニズムに関してある利点を達成するように記述された。知られた
技術を越えた改良が重要である。従来技術の気密パッケージの高価、複雑性およ
び高い労働内容が避けられる。同様に、湿気および衝撃抵抗の利点が維持され、
一方完成されたフィルタの体積および重量を小さくすることが達成された。
【００４４】 他人は現知識を適用することにより、基本的概念から離れることなく上記実施
例を容易に修正または適応でき、それ故かかる適応および修正が開示された実施
例の意味する範囲内および等価な範囲内に包含されることを意図されることが分
かるであろう。
【００４５】 ここに採用された言い回しまたは用語は記述のためであり限定のためではない
。従って、発明は請求の範囲の広い範囲内に入るように代替、修正、等価および
変形の全てを包含するように意図される。
【図面の簡単な説明】
【図１】 本発明によるパッケージされたSAWフィルタの第１実施例の断面図である。
【図２】 本発明によるパッケージされたSAWフィルタの第２実施例の断面図である。
【図３】 本発明によるパッケージされたSAWフィルタの好ましい実施例の断面図である
。
【符号の説明】
10…弾性波装置 12…活動的な領域 14…表面 16…基板 １8．36…導電性
パッド 20…スタッドバンプ 22…周辺部 24…導電性物質 25…接合領域 26
…ダム 28…不完全充満物質 30…頂部 32…境界 34…密封空洞
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 3/08 Ｈ０１Ｌ 21/92 ６０４Ｊ (72)発明者 クリステンセン、ジェフリー・シー アメリカ合衆国、アリゾナ州 85260 ス コッツデイル、エヌ・ワンハンドレッドア ンドサード 11905 (72)発明者 ジョンソン、ゲイリー・シー アメリカ合衆国、アリゾナ州 85283 テ ンペ、イー・ジェミニ・ドライブ 2015 (72)発明者 アデイ、ジョン・ジー アメリカ合衆国、アリゾナ州 85233 ギ ルバート、ダブリュ・ベッケンリッジ・ア ベニュー 945 Ｆターム(参考） 4M109 AA01 BA04 CA06 DB07 DB17 5F044 KK02 LL01 LL07 QQ04 RR18 RR19 5F061 AA01 BA04 CA06 5J097 AA25 AA29 BB11 HA04 JJ03 JJ06 JJ09 JJ10 KK10

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 表面に活動的な領域を有する弾性波装置のパッケージにおい
    て、 頂部およびその上に配置された複数の導電性パッドを有する基板と、 弾性波装置の表面に電気的に接続され、弾性波装置の周辺部の近くに配列され
    た複数のスタッドバンプであって、導電性パッドに接近して整列されかつ相互結
    合を形成するため導電性パッドに結合されたスタッドバンプと、 基板の頂部において基板および弾性波装置間に配置され、弾性波装置の周辺部
    および相互結合の内側に配置されたダムと、 弾性波装置の周辺部および基板の頂部間で弾性波装置を基板に密封する不完全
    充満物質とを含み、 ダムが不完全充満物質に境界を提供し、不完全充満物質が相互結合を閉じこめ
    ることを許容し、活動的な領域が密封される密封空洞を提供するように不完全充
    満物質が弾性波装置の表面の活動的な領域と接触することを防止するパッケージ
    。
  2. 【請求項２】 スタッドバンプおよび導電性パッド間に挿入された導電性物
    質をさらに含み、導電性物質は弾性波装置を基板の頂部の複数の導電性パッドに
    結合する機械的かつ電気的な相互結合を形成する請求項１のパッケージ。
  3. 【請求項３】 ダムが弾性波装置の表面に隣接し、スタッドバンプが導電性
    パッドと直接接触しないように導電性パッドの僅か上に位置付けられる請求項２
    のパッケージ。
  4. 【請求項４】 ダムが略51マイクロメータの高さを有し、スタッドバンプが
    略48マイクロメータの高さを有する請求項２のパッケージ。
  5. 【請求項５】 ダムが略5マイクロメータの均一高さ許容範囲を有し、スタ
    ッドバンプが略10マイクロメータの均一高さ許容範囲を有するようにプラナライ
    ズされる請求項１のパッケージ。
  6. 【請求項６】 スタッドバンプが導電性パッドに隣接し、弾性波装置の表面
    がダムと直接接触しないようにダムの僅か上に位置付けられる請求項１のパッケ
    ージ。
  7. 【請求項７】 スタッドバンプが導電性パッドに隣接しかつ導電性パッドに
    機械的に接合され、弾性波装置の表面がダムに隣接する請求項１のパッケージ。
  8. 【請求項８】 １つの導電性パッドがダムおよび基板間に挿入され、１つの
    導電性パッドがRF遮蔽および改良された気密性を提供するためダムにより画成さ
    れた境界の基板内側を実質的に覆う請求項１のパッケージ。
  9. 【請求項９】 基板がFR−４ポリイミド、BT−エポキシ、およびアルミナの
    グループの１つから選ばれた物質である請求項１のパッケージ。
  10. 【請求項１０】 ダムがプラスチック、熱可塑性樹脂、エポキシ、アルミナ
    、ガラス、有機または無機物質、およびホトイメージ可能な有機物質の少なくと
    も１つからなる物質を含む請求項１のパッケージ。
JP2000542851A 1998-04-08 1999-03-11 表面弾性波装置パッケージおよび方法 Pending JP2002510929A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/057,144 US5969461A (en) 1998-04-08 1998-04-08 Surface acoustic wave device package and method
US09/057,144 1998-04-08
PCT/US1999/005317 WO1999052209A1 (en) 1998-04-08 1999-03-11 Surface acoustic wave device package and method

Publications (1)

Publication Number Publication Date
JP2002510929A true JP2002510929A (ja) 2002-04-09

Family

ID=22008777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000542851A Pending JP2002510929A (ja) 1998-04-08 1999-03-11 表面弾性波装置パッケージおよび方法

Country Status (6)

Country Link
US (1) US5969461A (ja)
EP (1) EP1076930A4 (ja)
JP (1) JP2002510929A (ja)
KR (1) KR20010042496A (ja)
CN (1) CN1305662A (ja)
WO (1) WO1999052209A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
WO2010109703A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP2011114054A (ja) * 2009-11-25 2011-06-09 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2011210818A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体構成体の製造方法
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2018201083A (ja) * 2017-05-26 2018-12-20 太陽誘電株式会社 電子部品

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
KR100294910B1 (ko) 1997-12-30 2001-07-12 이중구 범프그리드어레이패키지및그제조방법
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
JP2000068327A (ja) * 1998-08-20 2000-03-03 Matsushita Electric Ind Co Ltd 部品の実装方法と装置
JP2000114918A (ja) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp 表面弾性波装置及びその製造方法
JP3904058B2 (ja) * 1998-10-30 2007-04-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2001176907A (ja) * 1999-12-16 2001-06-29 Shinko Electric Ind Co Ltd バンプ検査装置
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3745213B2 (ja) * 2000-09-27 2006-02-15 株式会社東芝 半導体装置及びその製造方法
US6809935B1 (en) * 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
KR20020029990A (ko) * 2000-10-16 2002-04-22 윤종용 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
US6550664B2 (en) * 2000-12-09 2003-04-22 Agilent Technologies, Inc. Mounting film bulk acoustic resonators in microwave packages using flip chip bonding technology
FR2819104B1 (fr) * 2000-12-29 2003-11-07 St Microelectronics Sa Boitier semi-conducteur optique a support transparent
US20080296572A1 (en) * 2000-12-29 2008-12-04 Stmicroelectronics Sa Optical semiconductor device with sealing spacer
JP4568440B2 (ja) * 2001-01-29 2010-10-27 東レ・ダウコーニング株式会社 フリップチップ型半導体素子および半導体装置
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP3974346B2 (ja) * 2001-03-30 2007-09-12 富士通メディアデバイス株式会社 弾性表面波装置
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
US20030054583A1 (en) * 2001-09-20 2003-03-20 Eastman Kodak Company Method for producing an image sensor assembly
DE10153211A1 (de) * 2001-10-31 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE10157361A1 (de) * 2001-11-23 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR100431182B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 칩 패키지 및 그 제조방법
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
JP4012751B2 (ja) * 2002-03-22 2007-11-21 株式会社リコー 半導体装置、画像読取ユニット及び画像形成装置
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置
DE10226033A1 (de) * 2002-06-12 2003-12-24 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US6653906B1 (en) * 2002-06-24 2003-11-25 Cts Corporation Controllable SAW oscillator component
DE10246101B4 (de) 2002-10-02 2005-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US20040197284A1 (en) * 2003-04-04 2004-10-07 Frederic Auguste Cosmetic composition comprising a volatile fatty phase
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
US20050011672A1 (en) * 2003-07-17 2005-01-20 Alawani Ashish D. Overmolded MCM with increased surface mount component reliability
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
TW200520123A (en) * 2003-10-07 2005-06-16 Matsushita Electric Ind Co Ltd Method for mounting semiconductor chip and semiconductor chip-mounted board
JP2005167969A (ja) * 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
US7675729B2 (en) 2003-12-22 2010-03-09 X2Y Attenuators, Llc Internally shielded energy conditioner
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
US7141782B2 (en) * 2004-05-24 2006-11-28 Exquisite Optical Technology, Ltd. Image sensor with protective package structure for sensing area
JP4511278B2 (ja) * 2004-08-11 2010-07-28 三洋電機株式会社 セラミックパッケージ
US7259499B2 (en) 2004-12-23 2007-08-21 Askew Andy R Piezoelectric bimorph actuator and method of manufacturing thereof
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US20060238274A1 (en) * 2005-04-22 2006-10-26 Ycl Electronics Co., Ltd. Surface acoustic wave device
US7038321B1 (en) * 2005-04-29 2006-05-02 Delphi Technologies, Inc. Method of attaching a flip chip device and circuit assembly formed thereby
US7112914B1 (en) * 2005-06-09 2006-09-26 Eta Sa Manufacture Horlogere Suisse Piezoelectric resonator and assembly comprising the same enclosed in a case
JPWO2007037055A1 (ja) * 2005-09-29 2009-04-02 日本電気株式会社 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法
EP1991996A1 (en) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
JP2007251070A (ja) * 2006-03-18 2007-09-27 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8022554B2 (en) 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US7871865B2 (en) * 2007-01-24 2011-01-18 Analog Devices, Inc. Stress free package and laminate-based isolator package
JP5550102B2 (ja) * 2008-01-17 2014-07-16 株式会社村田製作所 電子部品
US8368187B2 (en) * 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
FR2977369B1 (fr) * 2011-06-30 2013-06-28 Commissariat Energie Atomique Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6718819B2 (ja) * 2013-09-17 2020-07-08 アーベーベー・シュバイツ・アーゲー 粒子捕捉を用いる超音波溶接のための方法
US9627346B2 (en) * 2013-12-11 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill pattern with gap
CN104602450A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 电路板及其制造方法和显示装置
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
CN106098570B (zh) * 2016-06-23 2019-01-01 江阴芯智联电子科技有限公司 空腔式塑料封装模块结构及其制造方法
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
US10811279B2 (en) * 2017-08-29 2020-10-20 Ciena Corporation Flip-chip high speed components with underfill
WO2019050477A1 (en) 2017-09-06 2019-03-14 Agency For Science, Technology And Research PHOTONIC INTEGRATED CIRCUIT BOX AND METHOD FOR FORMING THE SAME
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
CN108899414A (zh) * 2018-05-24 2018-11-27 厦门市三安集成电路有限公司 一种表面波滤波器器件结构及其制作方法
CN109004083A (zh) * 2018-08-10 2018-12-14 付伟 带有单围堰及焊锡的芯片封装结构及其制作方法
CN109285815B (zh) * 2018-09-25 2020-07-17 宜确半导体（苏州）有限公司 半导体器件、射频芯片和制造方法
JP7142604B2 (ja) * 2019-05-15 2022-09-27 日本特殊陶業株式会社 配線基板およびその製造方法
CN111952199A (zh) * 2019-05-16 2020-11-17 中芯集成电路（宁波）有限公司 空气隙型半导体器件封装结构及其制作方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
US11557491B2 (en) 2019-10-31 2023-01-17 Nxp B.V. Selective underfill assembly and method therefor
EP4058802A4 (en) * 2019-11-15 2023-12-20 Qorvo US, Inc. PREVENTING EPOXY RESIN BLEEDING IN BIOSENSOR DEVICES
US11855608B2 (en) 2020-04-06 2023-12-26 Rf360 Singapore Pte. Ltd. Systems and methods for packaging an acoustic device in an integrated circuit (IC)
US11963291B2 (en) 2022-04-21 2024-04-16 Nxp B.V. Efficient wave guide transition between package and PCB using solder wall

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831507B1 (ja) * 1969-07-10 1973-09-29
US4191905A (en) * 1977-06-17 1980-03-04 Citizen Watch Company Limited Sealed housings for a subminiature piezoelectric vibrator
JPS5925486B2 (ja) * 1977-11-15 1984-06-18 シチズン時計株式会社 圧電振動子の容器
US4405875A (en) * 1980-07-24 1983-09-20 Kiyoshi Nagai Hermetically sealed flat-type piezo-electric oscillator assembly
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
JPS6297418A (ja) * 1985-10-23 1987-05-06 Clarion Co Ltd 弾性表面波装置のパツケ−ジ方法
JPS62109420A (ja) * 1985-11-07 1987-05-20 Alps Electric Co Ltd 弾性表面波素子
JPS62173814A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子搭載ユニツト
JPS62173813A (ja) * 1986-01-28 1987-07-30 Alps Electric Co Ltd 弾性表面波素子
JPS6437132U (ja) * 1987-08-31 1989-03-06
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH02170611A (ja) * 1988-12-22 1990-07-02 Clarion Co Ltd 弾性表面波装置
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
US5095240A (en) * 1989-11-13 1992-03-10 X-Cyte, Inc. Inductively coupled saw device and method for making the same
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JPH0590872A (ja) * 1991-09-27 1993-04-09 Sumitomo Electric Ind Ltd 表面弾性波素子
JPH0590882A (ja) * 1991-09-28 1993-04-09 Murata Mfg Co Ltd 弾性表面波装置及びその製造方法
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
JP3222220B2 (ja) * 1992-10-19 2001-10-22 株式会社村田製作所 チップ型圧電共振子の製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
JPH09162688A (ja) * 1995-12-11 1997-06-20 Matsushita Electric Ind Co Ltd 弾性表面波装置
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Ｏｋｉセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
WO2010109703A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP5556808B2 (ja) * 2009-03-24 2014-07-23 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP2011114054A (ja) * 2009-11-25 2011-06-09 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2011210818A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体構成体の製造方法
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2018201083A (ja) * 2017-05-26 2018-12-20 太陽誘電株式会社 電子部品

Also Published As

Publication number Publication date
CN1305662A (zh) 2001-07-25
KR20010042496A (ko) 2001-05-25
EP1076930A1 (en) 2001-02-21
EP1076930A4 (en) 2001-11-14
US5969461A (en) 1999-10-19
WO1999052209A1 (en) 1999-10-14

Similar Documents

Publication Publication Date Title
JP2002510929A (ja) 表面弾性波装置パッケージおよび方法
US6166434A (en) Die clip assembly for semiconductor package
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
US6724080B1 (en) Heat sink with elevated heat spreader lid
US6905912B2 (en) Semiconductor device and method for fabricating the same
JP3611948B2 (ja) 半導体装置及びその製造方法
US6781248B2 (en) Method for encapsulating intermediate conductive elements connecting a semiconductor die to a substrate and semiconductor devices so packaged
US6777814B2 (en) Semiconductor device
EP0959499A1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JP3180794B2 (ja) 半導体装置及びその製造方法
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
KR20010104626A (ko) 반도체장치 및 그 제조방법
US6467139B1 (en) Mounting structure and mounting method for surface acoustic wave element
JPH07111438A (ja) 弾性表面波装置、及びその製造方法
JP3708478B2 (ja) 電子部品の実装方法
JPH05160296A (ja) 半導体集積回路ベアチップの樹脂封止方法
JPH0917827A (ja) 半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
JP2003224163A (ja) フリップチップの実装構造
KR100499328B1 (ko) 댐을 이용한 플립칩 패키징 방법
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
JPH05211268A (ja) 半導体装置
JPS59145534A (ja) 半導体デバイスの封止方法