JP2018201083A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2018201083A JP2018201083A JP2017104118A JP2017104118A JP2018201083A JP 2018201083 A JP2018201083 A JP 2018201083A JP 2017104118 A JP2017104118 A JP 2017104118A JP 2017104118 A JP2017104118 A JP 2017104118A JP 2018201083 A JP2018201083 A JP 2018201083A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- functional elements
- electronic component
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
図1(a)は、実施例1に係る電子部品の断面図、図1(b)は、図1(a)の領域Aの拡大図、図1(c)は、実施例1の変形例1に係る電子部品の断面図、図1(d)は、図1(c)の領域Aの拡大図である。
図3(a)および図3(b)は、それぞれ実施例1の変形例2および3に係る電子部品の断面図である。図3(a)および図3(b)に示すように、平面視において基板10を囲むように封止部30が設けられている。封止部30は基板20の上面に接合されている。封止部30および基板10上にリッド32が設けられている。封止部30は半田等の金属または樹脂等の絶縁体である。リッド32は金属板または絶縁板である。封止部30により、機能素子12が空隙14に気密封止される。その他の構成は実施例1およびその変形例1と同じであり説明を省略する。
図4(a)は、実施例1の変形例4に係る電子部品の断面図、図4(b)は、図4(a)の領域Aの拡大図、図4(c)は、実施例1の変形例5に係る電子部品の断面図、図4(d)は、図4(c)の領域Aの拡大図である。
図5(a)および図5(b)は、それぞれ実施例1の変形例6および7に係る電子部品の断面図である。図5(a)および図5(b)に示すように、実施例1の変形例2および3と同様に、平面視において基板10を囲むように封止部30が設けられている。その他の構成は実施例1の変形例2および3と同じであり説明を省略する。
図6(a)および図6(b)は、それぞれ実施例1の変形例8および9に係る電子部品の断面図である。図6(a)に示すように、絶縁膜22の上面の一部は領域50において基板10の下面に設けられた金属層18の下面に接触している。その他の構成は実施例1と同じであり説明を省略する。
実施例2およびその変形例は、デュプレクサの例である。図7(a)から図7(c)は、それぞれ実施例2、実施例2の変形例1および比較例1に係るデュプレクサの断面図である。図7(a)に示すように、実施例2では、基板20上にデバイスチップ11aおよび11bがフリップチップ実装されている。デバイスチップ11aおよび11bにおいて、それぞれ基板10aおよび10bの下面に機能素子12aおよび12bが設けられている。基板20の上面にはデバイスチップ11aおよび11bを囲むように環状金属層29が設けられている。
図13は、実施例2の変形例2における基板の平面図である。図13に示すように、絶縁膜22は、基板20の上面の共通端子Antおよび送信端子Txに接続された金属層28には重なっていない。絶縁膜22が基板20の上面に設けられた高周波信号が伝搬する金属層28と重なると、高周波特性が劣化する。そこで、実施例2の変形例2のように、絶縁膜22は金属層28と重ならない。これにより、特性の劣化を抑制できる。その他の構成は実施例2およびその変形例1と同じであり、説明を省略する。
図14は、実施例2の変形例3における基板の平面図である。図14に示すように、絶縁膜22は、金属層28の全てと重なっていない。絶縁膜22が金属層28と重なる領域では、絶縁膜22の上面が機能素子12aおよび/または金属層18と接触する可能性がある。これにより、機能素子12aの特性が劣化する可能性がある。そこで、実施例2の変形例2のように、絶縁膜22は全ての金属層28と重ならない。これにより、特性の劣化を抑制できる。その他の構成は実施例2およびその変形例1と同じであり説明を省略する。
図15は、実施例2の変形例4における基板の平面図である。最高温度となる共振器は直列共振器S2である。そこで、図15に示すように、絶縁膜22を、平面視において直列共振器S2に隣接する直列共振器S1からS3および並列共振器P1およびP2を囲むように設け、直列共振器S2に隣接しない直列共振器S4および並列共振器P3を囲むようには設けない。これにより、直列共振器S2から効率的に放熱し、かつ絶縁膜22が共振器に近接することによる特性の劣化を抑制できる。その他の構成は実施例2およびその変形例1と同じであり説明を省略する。
図16は、実施例2の変形例5における基板の平面図である。図16に示すように、絶縁膜22を、平面視において直列共振器S2を囲み直列共振器S1、S3、S4および並列共振器P1からP3を囲まないように設ける。これにより、直列共振器S2から効率的に放熱し、かつ絶縁膜22が共振器に近接することによる特性の劣化を抑制できる。その他の構成は実施例2およびその変形例1と同じであり説明を省略する。
11,11a、11b デバイスチップ
12、12a、12b 機能素子
14 空隙
16 バンプ
18、28 金属層
22 絶縁膜
60 送信フィルタ
62 受信フィルタ
Claims (11)
- 第1面を有する第1基板と、
1または複数の第1機能素子が設けられた第2面を有し、前記1または複数の第1機能素子が前記第1面と空隙を挟み対向するように、前記第1基板上に実装された第2基板と、
前記第1面と前記第2面との間に設けられ、前記第1基板と前記第2基板とを接続する接続端子と、
前記第1面および前記第2面のいずれか一方に設けられ、平面視において前記1または複数の第1機能素子のうち少なくとも1つの第1機能素子を囲み、前記少なくとも1つの第1機能素子との距離が前記接続端子と前記少なくとも1つの第1機能素子との距離より小さく、少なくとも一部が前記空隙を挟み前記第1面および前記第2面の他方と対向する第3面を有する絶縁膜と、
を具備する電子部品。 - 前記1または複数の第1機能素子は複数の第1機能素子であり、
平面視において前記絶縁膜は前記複数の第1機能素子を各々囲む請求項1記載の電子部品。 - 前記1または複数の第1機能素子は複数の第1機能素子であり、
平面視において、前記絶縁膜は、前記複数の第1機能素子のうち一部の第1機能素子を各々囲み、他の第1機能素子を囲まない請求項1記載の電子部品。 - 前記絶縁膜の厚さは、前記第1面と前記第2面との距離の1/2以上である請求項1から3のいずれか一項記載の電子部品。
- 前記第3面は前記第1面および前記第2面の他方と接触しない請求項1から4のいずれか一項記載の電子部品。
- 前記1または複数の第1機能素子は各々弾性波素子である請求項1から5のいずれか一項記載の電子部品。
- 入力端子と出力端子との間に直列に接続され前記弾性波素子である1または複数の直列共振器と、
前記入力端子と前記出力端子との間に並列に接続され前記弾性波素子である1または複数の並列共振器と、
を具備し、
平面視において前記絶縁膜は前記1または複数の直列共振器の少なくとも1つを囲み、前記1または複数の直列共振器および前記1または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない請求項6記載の電子部品。 - 平面視において前記絶縁膜は前記1または複数の直列共振器のうち両側に直列共振器が接続された直列共振器を囲み、前記1または複数の直列共振器および前記1または複数の並列共振器のうち他の共振器の少なくとも一部を囲まない請求項7記載の電子部品。
- 1または複数の第2機能素子が設けられた第4面を有し、前記1または複数の第2機能素子が前記第1面と空隙を挟み対向するように、前記第1基板上に実装された第3基板を具備し、
前記絶縁膜は前記第1面と前記第4面との間に設けられていない請求項1から8のいずれか一項記載の電子部品。 - 前記弾性波素子を含むフィルタを具備する請求項7から9のいずれか一項記載の電子部品。
- 前記フィルタを含むマルチプレクサを具備する請求項10記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017104118A JP6934322B2 (ja) | 2017-05-26 | 2017-05-26 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017104118A JP6934322B2 (ja) | 2017-05-26 | 2017-05-26 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018201083A true JP2018201083A (ja) | 2018-12-20 |
JP6934322B2 JP6934322B2 (ja) | 2021-09-15 |
Family
ID=64668337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017104118A Active JP6934322B2 (ja) | 2017-05-26 | 2017-05-26 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6934322B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020195740A1 (ja) * | 2019-03-25 | 2020-10-01 | 京セラ株式会社 | 電子部品及びその製造方法 |
WO2020195741A1 (ja) * | 2019-03-25 | 2020-10-01 | 京セラ株式会社 | 電子部品及びその製造方法 |
WO2023017825A1 (ja) * | 2021-08-11 | 2023-02-16 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555303A (ja) * | 1991-08-29 | 1993-03-05 | Toshiba Corp | 電子部品装置 |
JP2002510929A (ja) * | 1998-04-08 | 2002-04-09 | シーティーエス・コーポレーション | 表面弾性波装置パッケージおよび方法 |
-
2017
- 2017-05-26 JP JP2017104118A patent/JP6934322B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555303A (ja) * | 1991-08-29 | 1993-03-05 | Toshiba Corp | 電子部品装置 |
JP2002510929A (ja) * | 1998-04-08 | 2002-04-09 | シーティーエス・コーポレーション | 表面弾性波装置パッケージおよび方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020195740A1 (ja) * | 2019-03-25 | 2020-10-01 | 京セラ株式会社 | 電子部品及びその製造方法 |
WO2020195741A1 (ja) * | 2019-03-25 | 2020-10-01 | 京セラ株式会社 | 電子部品及びその製造方法 |
JPWO2020195740A1 (ja) * | 2019-03-25 | 2020-10-01 | ||
CN113748599A (zh) * | 2019-03-25 | 2021-12-03 | 京瓷株式会社 | 电子部件及其制造方法 |
JP7170845B2 (ja) | 2019-03-25 | 2022-11-14 | 京セラ株式会社 | 電子部品及びその製造方法 |
WO2023017825A1 (ja) * | 2021-08-11 | 2023-02-16 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6934322B2 (ja) | 2021-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107134986B (zh) | 电子器件 | |
US9385686B2 (en) | Acoustic wave device | |
JP7117828B2 (ja) | 弾性波デバイス | |
US10886891B2 (en) | Acoustic wave device, module, and multiplexer | |
US9667221B2 (en) | Acoustic wave device | |
US10659003B2 (en) | Electronic component with two substrates enclosing functional element and insulating film therein | |
WO2021215107A1 (ja) | 高周波モジュール及び通信装置 | |
US20230121885A1 (en) | High frequency module and communication apparatus | |
JP2021072583A (ja) | 高周波モジュール及び通信装置 | |
CN114051695A (zh) | 高频模块和通信装置 | |
JP6934322B2 (ja) | 電子部品 | |
CN115485980A (zh) | 高频模块以及通信装置 | |
WO2022260015A1 (ja) | 高周波モジュール及び通信装置 | |
JP6963448B2 (ja) | 電子部品 | |
CN114614852B (zh) | 高频模块以及通信装置 | |
JP2020156059A (ja) | 弾性波デバイス、フィルタおよびマルチプレクサ | |
JP6954701B1 (ja) | 弾性波デバイス | |
CN114696781A (zh) | 弹性波装置及模块 | |
JP7465515B1 (ja) | 弾性波デバイス | |
JP7055492B1 (ja) | 弾性波デバイス | |
WO2022259763A1 (ja) | 高周波モジュール、通信装置及び高周波モジュールの製造方法 | |
WO2024111625A1 (ja) | 弾性波装置、および通信装置 | |
JP2023078039A (ja) | 弾性波デバイス | |
JP2023053471A (ja) | 弾性波デバイスチップ、弾性波デバイス、その弾性波デバイスチップまたは弾性波デバイスを備えたモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6934322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |