CN114614852B - 高频模块以及通信装置 - Google Patents

高频模块以及通信装置 Download PDF

Info

Publication number
CN114614852B
CN114614852B CN202111405711.3A CN202111405711A CN114614852B CN 114614852 B CN114614852 B CN 114614852B CN 202111405711 A CN202111405711 A CN 202111405711A CN 114614852 B CN114614852 B CN 114614852B
Authority
CN
China
Prior art keywords
filter
external electrode
frequency module
filters
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111405711.3A
Other languages
English (en)
Other versions
CN114614852A (zh
Inventor
宫崎大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114614852A publication Critical patent/CN114614852A/zh
Application granted granted Critical
Publication of CN114614852B publication Critical patent/CN114614852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明实现四个以上的滤波器各自的输入端子与输出端子之间的隔离性的提高。在高频模块(100)中，在从安装基板(9)的厚度方向(D1)俯视时，电子部件(30)与IC部件(10)重叠。电子部件包含多个滤波器(3)。四个以上的滤波器分别具有输入端子(31)和输出端子(32)。IC部件包含第一开关和第二开关。第一开关与多个滤波器中的四个以上的滤波器的输入端子连接。第二开关与四个以上的滤波器的输出端子连接。在从安装基板的厚度方向俯视时，四个以上的滤波器的输入端子位于包含电子部件的中心的第一区域(A1)，四个以上的滤波器的输出端子位于第一区域与电子部件的外缘(303)之间的第二区域(A2)。

Description

高频模块以及通信装置
技术领域
本发明一般而言涉及高频模块以及通信装置，更详细而言，涉及具备安装基板的高频模块、以及具备该高频模块的通信装置。
背景技术
在专利文献1中公开了高频模块，该高频模块具备：具有第一主面以及第二主面的基板(安装基板)、安装于基板的第一主面的多个滤波器、安装于基板的第二主面的集成器件、以及设置于基板的第二主面的端子(外部连接端子)。
在专利文献1所公开的高频模块中，集成器件是将第一开关和第二开关集成于单个封装体的IC(IC部件)。在第一开关连接有多个滤波器的输入端子。在第二开关连接有多个滤波器的输出端子。
专利文献1：国际公开第2019/065419号
在高频模块中，有要求具备将相互不同的频带作为通带的四个以上的滤波器的情况。然而，在如专利文献1的高频模块那样，安装于安装基板的第一主面的多个滤波器相互分离，并且多个滤波器的输入端子以及多个滤波器的输出端子所连接的IC部件安装于安装基板的第二主面的构成中，有滤波器的输入端子与输出端子之间的隔离性降低的情况。
发明内容
本发明的目的在于提供能够实现四个以上的滤波器各自的输入端子与输出端子之间的隔离性的提高的高频模块以及通信装置。
本发明的一方式的高频模块具备安装基板、电子部件、IC部件以及多个外部连接端子。上述安装基板具有相互对置的第一主面以及第二主面。上述电子部件安装于上述安装基板的上述第一主面。上述IC部件安装于上述安装基板的上述第二主面。上述多个外部连接端子配置于上述安装基板的上述第二主面。在从上述安装基板的厚度方向俯视时，上述电子部件与上述IC部件重叠。上述电子部件包含将相互不同的频带作为通带的多个滤波器。上述多个滤波器分别具有输入端子和输出端子。上述IC部件包含第一开关和第二开关。上述第一开关与上述多个滤波器中的四个以上的滤波器的上述输入端子连接。上述第二开关与上述四个以上的滤波器的上述输出端子连接。在从上述安装基板的上述厚度方向俯视时，上述四个以上的滤波器的上述输入端子位于包含上述电子部件的中心的第一区域，上述四个以上的滤波器的上述输出端子位于上述第一区域与上述电子部件的外缘之间的第二区域。
本发明的一方式的通信装置具备上述高频模块和信号处理电路。上述信号处理电路与上述高频模块连接。
本发明的上述方式的高频模块以及通信装置能够实现四个以上的滤波器各自的输入端子与输出端子之间的隔离性的提高。
附图说明
图1A是实施方式的高频模块的俯视图。图1B示出上述的高频模块，是图1A的X－X线剖视图。
图2是上述的高频模块的底视图。
图3A是上述的高频模块中的电子部件的剖视图。图3B是上述的高频模块中的电子部件的其它的剖视图。
图4是具备上述的高频模块的通信装置的电路构成图。
图5是上述的高频模块中的电子部件的其它的例1的剖视图。
图6是上述的高频模块中的电子部件的其它的例2的剖视图。
图7是上述的高频模块中的电子部件的其它的例3的剖视图。
图8是实施方式的变形例的高频模块的剖视图。
附图标记说明：1…匹配电路，2…第一开关，20…共用端子，21…选择端子，21A、21B、21C、21D…选择端子，3…滤波器，3A…第一滤波器，3B…第二滤波器，3C…第三滤波器，3D…第四滤波器，30…电子部件，31…输入端子，32…输出端子，301…压电性基板，3011…第一主面，3012…第二主面，302…基板，3021…第一主面，3022…第二主面，303…外缘，310…基板，3101…第一主面，3102…第二主面，311…第一IDT电极，312…第二IDT电极，313…第三IDT电极，314…第四IDT电极，320…绝缘层，321…间隔层，322…罩部件，323…低音速膜，324…压电体层，4…第二开关，41…第一端子，41A、41B、41C、41D…第一端子，42…第二端子，42A、42B、42C、42D…第二端子，5…匹配元件，5A…第一匹配元件，5B…第二匹配元件，5C…第三匹配元件，5D…第四匹配元件，51…第一端子，52…第二端子，6…低噪声放大器，6A…第一低噪声放大器，6B…第二低噪声放大器，6C…第三低噪声放大器，6D…第四低噪声放大器，61…输入端子，62…输出端子，7…第三开关，70…共用端子，71…选择端子，71A、71B、71C、71D…选择端子，8…外部连接端子，81…天线端子，82…信号输出端子，85…外部接地端子，9…安装基板，91…第一主面，92…第二主面，93…外周面，94…外缘，10…IC部件，101…第一端部，102…第二端部，103…外缘，104…第一中间部，105…第二中间部，110…中央部，111…第一外部电极，112…第二外部电极，113…第三外部电极，114…第四外部电极，115…第五外部电极，116…第六外部电极，117…第七外部电极，118…第八外部电极，119…第九外部电极，120…第十外部电极，121…第十一外部电极，122…第十二外部电极，123…第十三外部电极，124…第十四外部电极，125…第十五外部电极，126…第十六外部电极，15…树脂层(第一树脂层)，151…主面，153…外周面，16…导电层，17…第二树脂层，171…主面，173…外周面，100、100a…高频模块，180…第一BAW谐振子，181…第一电极，182…压电体膜，183…第二电极，184…空洞，185…电绝缘膜，187…间隔层，188…罩部件，200…通信装置，201…信号处理电路，202…RF信号处理电路，203…基带信号处理电路，210…天线，280…第二BAW谐振子，281…第一电极，282…压电体膜，283…第二电极，284…空洞，A1…第一区域，A2…第二区域，D1…厚度方向，E1…声反射层，E11…低声阻抗层，E12…高声阻抗层，E2…声反射层，E21…低声阻抗层，E22…高声阻抗层，S1…第一空间，S2…第二空间，S3…第三空间，S4…第四空间，S11…第一空间，S12…第二空间，VL12…边界线，VL13…边界线，VL24…边界线，VL34…边界线，W1…第一布线，W2…第二布线，W3…第三布线，W4…第四布线，W5…第五布线，W6…第六布线，W7…第七布线，W8…第八布线。
具体实施方式
在以下的实施方式等中参照的图1A、图1B、图2、图3A、图3B、图5～图8均为示意性的图，图中的各构成要素的大小、厚度各自之比并不一定反映实际的尺寸比。
(实施方式)
例如，如图1A～图3B所示，实施方式的高频模块100具备电子部件30、IC部件10以及多个外部连接端子8。安装基板9具有相互对置的第一主面91以及第二主面92。电子部件30安装于安装基板9的第一主面91。IC部件10安装于安装基板9的第二主面92。多个外部连接端子8配置于安装基板9的第二主面92。在从安装基板9的厚度方向D1俯视时，电子部件30与IC部件10重叠。电子部件30包含将相互不同的频带作为通带的四个滤波器3。四个滤波器3分别具有输入端子31和输出端子32。IC部件10包含第一开关2(参照图4)和第二开关4(参照图4)。第一开关2与四个滤波器3的输入端子31连接。第二开关4与四个滤波器3的输出端子32连接。
在高频模块100中，IC部件10还包含四个低噪声放大器6(参照图4)。另外，高频模块100还具备四个匹配元件5。四个匹配元件5安装于安装基板9的第一主面91。四个匹配元件5与四个低噪声放大器6一对一地对应。四个低噪声放大器6经由四个匹配元件5中的对应的匹配元件5与第二开关4连接。
另外，高频模块100还具备树脂层15(以下，也称为第一树脂层15)。第一树脂层15配置于安装基板9的第一主面91，覆盖电子部件30以及多个匹配元件5。
另外，高频模块100还具备第二树脂层17。第二树脂层17配置于安装基板9的第二主面92。第二树脂层17覆盖安装于安装基板9的第二主面92的IC部件10、和多个外部连接端子8各自的外周面。
另外，高频模块100还具备导电层16。导电层16覆盖第一树脂层15中的与安装基板9侧相反侧的主面151、第一树脂层15的外周面153、安装基板9的外周面93、以及第二树脂层17的外周面173。
以下，参照图1A～图4对实施方式的高频模块100以及通信装置200进行更详细的说明。
(1)高频模块以及通信装置
(1.1)高频模块以及通信装置的电路构成
参照图4对实施方式的高频模块100以及通信装置200的电路构成进行说明。
高频模块100例如使用于通信装置200。通信装置200例如是移动电话(例如，智能手机)，但并不限定于此，例如也可以是可穿戴终端(例如，智能手表)等。高频模块100例如是能够与4G(第四代移动通信)标准、5G(第五代移动通信)标准等对应的模块。4G标准例如是3GPP(Third Generation Partnership Project：第三代合作伙伴关系项目)LTE(LongTerm Evolution：长期演进)标准。5G标准例如是5G NR(New Radio：新空口)。高频模块100例如是能够与载波聚合以及双连接对应的模块。
高频模块100例如构成为能够放大从天线210输入的接收信号并输出到信号处理电路201。信号处理电路201不是高频模块100的构成要素，而是具备高频模块100的通信装置200的构成要素。高频模块100例如被通信装置200具备的信号处理电路201控制。通信装置200具备高频模块100和信号处理电路201。通信装置200还具备天线210。通信装置200还具备安装有高频模块100的电路基板。电路基板例如是印刷布线板。电路基板具有给予接地电位的接地电极。
信号处理电路201例如包含RF信号处理电路202和基带信号处理电路203。RF信号处理电路202例如是RFIC(Radio Frequency Integrated Circuit：射频集成电路)，进行对高频信号的信号处理。RF信号处理电路202例如对从基带信号处理电路203输出的高频信号(发送信号)进行上变频等信号处理，并输出进行了信号处理的高频信号。另外，RF信号处理电路202例如对从高频模块100输出的高频信号(接收信号)进行下变频等信号处理，并将进行了信号处理的高频信号输出给基带信号处理电路203。基带信号处理电路203例如是BBIC(Baseband Integrated Circuit：基带集成电路)。基带信号处理电路203根据基带信号生成I相信号以及Q相信号。基带信号例如是从外部输入的声音信号、图像信号等。基带信号处理电路203通过将I相信号与Q相信号合成来进行IQ调制处理，输出发送信号。此时，作为以比规定频率的载波信号的周期长的周期对该载波信号进行振幅调制后的调制信号(IQ信号)而生成发送信号。在基带信号处理电路203中进行了处理的接收信号例如作为图像信号而用于图像显示或者作为声音信号而用于通话。高频模块100在天线210与信号处理电路201的RF信号处理电路202之间传递高频信号(接收信号、发送信号)。
高频模块100具备上述的四个滤波器3。另外，高频模块100具备上述的第一开关2和第二开关4。另外，高频模块100具备上述的四个低噪声放大器6和四个匹配元件5。另外，高频模块100还具备匹配电路1。另外，高频模块100还具备第三开关7。
另外，高频模块100具备多个外部连接端子8。多个外部连接端子8包含天线端子81、信号输出端子82以及多个外部接地端子85(参照图2)。多个外部接地端子85是与通信装置200具备的上述的电路基板的接地电极电连接并被给予接地电位的端子。
以下，基于图4对高频模块100的电路构成进行更详细的说明。
四个滤波器3分别具有输入端子31和输出端子32。四个滤波器3是将相互不同的频带作为通带的接收滤波器。以下，在区分四个滤波器3进行说明的情况下，也有分别将四个滤波器3称为第一滤波器3A、第二滤波器3B、第三滤波器3C以及第四滤波器3D的情况。
第一滤波器3A例如是将第一频带(例如，第一通信频段的接收频带)作为通带的滤波器。第二滤波器3B例如是将第二频带(例如，第二通信频段的接收频带)作为通带的滤波器。第三滤波器3C例如是将第三频带(例如，第三通信频段的接收频带)作为通带的滤波器。第四滤波器3D例如是将第四频带(例如，第四通信频段的接收频带)作为通带的滤波器。第一频带、第二频带、第三频带以及第四频带例如分别是3GPP LTE标准的通信频段或者5G NR标准的通信频段。第一频带、第二频带、第三频带以及第四频带的组合例如是Band8、Band26、Band20、Band28A、Band14、Band13、Band12、Band29、Band71、Band28、n5、n8、n71、n12、n14、n20、n26、n28以及n29的组所包含的四个通信频段的组合。作为一个例子，第一频带、第二频带、第三频带以及第四频带分别为Band8、Band26、Band28A以及Band28B。另外，作为其它的例子，第一频带、第二频带、第三频带以及第四频带分别为Band20、Band14、Band12以及Band13。
四个低噪声放大器6分别具有输入端子61和输出端子62。四个低噪声放大器6分别放大输入到输入端子61的接收信号并从输出端子62输出。四个低噪声放大器6的输入端子61与第二开关4连接。四个低噪声放大器6的输出端子62经由第三开关7与信号输出端子82连接。因此，四个低噪声放大器6经由第三开关7以及信号输出端子82与信号处理电路201连接。信号输出端子82是用于将来自四个低噪声放大器6的高频信号(接收信号)输出到外部电路(例如，信号处理电路201)的端子。
四个低噪声放大器6与四个滤波器3一对一地对应。以下，在区分四个低噪声放大器6进行说明的情况下，也有分别将四个低噪声放大器6称为第一低噪声放大器6A、第二低噪声放大器6B、第三低噪声放大器6C以及第四低噪声放大器6D的情况。另外，在区分上述的四个匹配元件5进行说明的情况下，也有分别将四个匹配元件5称为第一匹配元件5A、第二匹配元件5B、第三匹配元件5C以及第四匹配元件5D的情况。
第一低噪声放大器6A的输入端子61经由第一匹配元件5A与第二开关4连接。第一低噪声放大器6A的输出端子62与第三开关7连接。第二低噪声放大器6B的输入端子61经由第二匹配元件5B与第二开关4连接。第二低噪声放大器6B的输出端子62与第三开关7连接。第三低噪声放大器6C的输入端子61经由第三匹配元件5C与第二开关4连接。第三低噪声放大器6C的输出端子62与第三开关7连接。第四低噪声放大器6D的输入端子61经由第四匹配元件5D与第二开关4连接。第四低噪声放大器6D的输出端子62与第三开关7连接。
四个匹配元件5分别具有第一端子51和第二端子52。第一匹配元件5A是用于取得第一低噪声放大器6A与第一滤波器3A的阻抗匹配的阻抗匹配元件。第一匹配元件5A例如是电感器。第一匹配元件5A的第一端子51经由第二开关4与第一滤波器3A连接。第一匹配元件5A的第二端子52与第一低噪声放大器6A的输入端子61连接。第二匹配元件5B是用于取得第二低噪声放大器6B与第二滤波器3B的阻抗匹配的阻抗匹配元件。第二匹配元件5B例如是电感器。第二匹配元件5B的第一端子51经由第二开关4与第二滤波器3B连接。第二匹配元件5B的第二端子52与第二低噪声放大器6B的输入端子61连接。第三匹配元件5C是用于取得第三低噪声放大器6C与第三滤波器3C的阻抗匹配的阻抗匹配元件。第三匹配元件5C例如是电感器。第三匹配元件5C的第一端子51经由第二开关4与第三滤波器3C连接。第三匹配元件5C的第二端子52与第三低噪声放大器6C的输入端子61连接。第四匹配元件5D是用于取得第四低噪声放大器6D与第四滤波器3D的阻抗匹配的阻抗匹配元件。第四匹配元件5D例如是电感器。第四匹配元件5D的第一端子51经由第二开关4与第四滤波器3D连接。第四匹配元件5D的第二端子52与第四低噪声放大器6D的输入端子61连接。
第一开关2具有共用端子20和四个选择端子21。以下，在区分四个选择端子21进行说明的情况下，也有分别将四个选择端子21称为选择端子21A、选择端子21B、选择端子21C以及选择端子21D的情况。
在第一开关2中，共用端子20经由匹配电路1与天线端子81连接。选择端子21A与第一滤波器3A的输入端子31连接。选择端子21B与第二滤波器3B的输入端子31连接。选择端子21C与第三滤波器3C的输入端子31连接。选择端子21D与第四滤波器3D的输入端子31连接。第一开关2例如是能够将四个选择端子21中的至少一个以上与共用端子20连接的开关。这里，第一开关2例如是能够进行一对一以及一对多的连接的开关。
第一开关2例如被信号处理电路201控制。第一开关2根据来自信号处理电路201的RF信号处理电路202的控制信号，切换共用端子20与四个选择端子21的连接状态。第一开关2例如是开关IC(Integrated Circuit：集成电路)。
第二开关4具有四个第一端子41和四个第二端子42。以下，在区分四个第一端子41进行说明的情况下，也有分别将四个第一端子41称为第一端子41A、第一端子41B、第一端子41C以及第一端子41D的情况。另外，在区分四个第二端子42进行说明的情况下，也有分别将四个第二端子42称为第二端子42A、第二端子42B、第二端子42C以及第二端子42D的情况。
在第二开关4中，第一端子41A与第一滤波器3A的输出端子32连接。第一端子41B与第二滤波器3B的输出端子32连接。第一端子41C与第三滤波器3C的输出端子32连接。第一端子41D与第四滤波器3D的输出端子32连接。第二端子42A与第一匹配元件5A的第一端子51连接。第二端子42B与第二匹配元件5B的第一端子51连接。第二端子42C与第三匹配元件5C的第一端子51连接。第二端子42D与第四匹配元件5D的第一端子51连接。第二开关4例如是能够进行四个第一端子41与四个第二端子42的一对一的连接的开关。
第二开关4例如被信号处理电路201控制。第二开关4根据来自信号处理电路201的RF信号处理电路202的控制信号，切换四个第一端子41与四个第二端子42的连接状态。第二开关4例如是开关IC。
第三开关7具有共用端子70和四个选择端子71。以下，在区分四个选择端子71进行说明的情况下，也有分别将四个选择端子71称为选择端子71A、选择端子71B、选择端子71C以及选择端子71D的情况。
在第三开关7中，共用端子70与信号输出端子82连接。选择端子71A与第一低噪声放大器6A的输出端子62连接。选择端子71B与第二低噪声放大器6B的输出端子62连接。选择端子71C与第三低噪声放大器6C的输出端子62连接。选择端子71D与第四低噪声放大器6D的输出端子62连接。第三开关7例如是能够将四个选择端子71中的至少一个以上与共用端子70连接的开关。这里，第三开关7例如是能够进行一对一以及一对多的连接的开关。
第三开关7例如被信号处理电路201控制。第三开关7根据来自信号处理电路201的RF信号处理电路202的控制信号，切换共用端子70与四个选择端子71的连接状态。第三开关7例如是开关IC。
(1.2)高频模块的结构
如图1A～图3B所示，高频模块100具备安装基板9、电子部件30、IC部件10以及多个外部连接端子8。电子部件30包含四个滤波器3。IC部件10包含第一开关2(参照图4)和第二开关4(参照图4)。另外，IC部件10还包含四个低噪声放大器6(参照图4)。另外，IC部件10还包含第三开关7(参照图4)。另外，高频模块100具备四个匹配元件5和匹配电路1(参照图4)。
安装基板9具有在安装基板9的厚度方向D1上相互对置的第一主面91以及第二主面92。安装基板9例如是包含多个电介质层以及多个导电层的多层基板。多个电介质层以及多个导电层在安装基板9的厚度方向D1上层叠。多个导电层形成为按照每一层决定的规定图案。多个导电层分别在与安装基板9的厚度方向D1正交的一平面内包含一个或者多个导体部。各导电层的材料例如为铜。多个导电层包含接地层。在高频模块100中，多个外部接地端子85与接地层经由安装基板9具有的导通孔导体等电连接。安装基板9例如是LTCC(LowTemperature Co-fired Ceramics：低温共烧陶瓷)基板。安装基板9并不限定于LTCC基板，例如也可以是印刷布线板、HTCC(High Temperature Co-fired Ceramics：高温共烧陶瓷)基板、树脂多层基板。
另外，安装基板9并不限定于LTCC基板，例如也可以是布线结构体。布线结构体例如是多层结构体。多层结构体包含至少一个绝缘层和至少一个导电层。绝缘层形成为规定图案。在绝缘层为多个的情况下，多个绝缘层形成为按照每一层决定的规定图案。导电层形成为与绝缘层的规定图案不同的规定图案。在导电层为多个的情况下，多个导电层形成为按照每一层决定的规定图案。导电层也可以包含一个或者多个再布线部。在布线结构体中，在多层结构体的厚度方向上相互对置的两个面中的第一面是安装基板9的第一主面91，第二面是安装基板9的第二主面92。布线结构体例如也可以是中介层。中介层可以是使用了硅基板的中介层，也可以是由多层构成的基板。
安装基板9的第一主面91以及第二主面92在安装基板9的厚度方向D1上分离，与安装基板9的厚度方向D1交叉。安装基板9中的第一主面91例如与安装基板9的厚度方向D1正交，但例如也可以包含导体部的侧面等作为不与厚度方向D1正交的面。另外，安装基板9中的第二主面92例如与安装基板9的厚度方向D1正交，但例如也可以包含导体部的侧面等作为不与厚度方向D1正交的面。另外，也可以在安装基板9的第一主面91以及第二主面92形成微小的凹凸或者凹部或者凸部。例如，在安装基板9的第一主面91形成凹部的情况下，凹部的内表面(底面以及内周面)包含于第一主面。
在高频模块100中，第一组的电路部件安装于安装基板9的第一主面91。如图1A所示，第一组的电路部件包含包括四个滤波器3的电子部件30、和四个匹配元件5。第一组的电路部件也包含匹配电路1的电路部件。“电路部件安装于安装基板9的第一主面91”包含电路部件配置于安装基板9的第一主面91的情况(机械连接的情况)、和电路部件与安装基板9(的适当的导体部)电连接的情况。在高频模块100中，IC部件10安装于安装基板9的第二主面92。如上述那样，IC部件10包含四个低噪声放大器6、第一开关2、第二开关4以及第三开关7。“IC部件10安装于安装基板9的第二主面92”包含IC部件10配置于安装基板9的第二主面92的情况(机械连接的情况)、和IC部件10与安装基板9(的适当的导体部)电连接的情况。
四个滤波器3例如分别是梯形滤波器，分别具有多个(例如，四个)串联臂谐振子和多个(例如，三个)并联臂谐振子。四个滤波器3例如分别是弹性波滤波器。弹性波滤波器的多个串联臂谐振子以及多个并联臂谐振子分别由弹性波谐振子构成。弹性波滤波器例如是利用弹性表面波的表面弹性波滤波器。在表面弹性波滤波器中，多个串联臂谐振子以及多个并联臂谐振子例如分别是SAW(Surface Acoustic Wave：声表面波)谐振子。
如图1A以及图1B所示，包含四个滤波器3的电子部件30安装于安装基板9的第一主面91。在从安装基板9的厚度方向D1俯视时，电子部件30的外周形状为四边形状。在电子部件30中，在从安装基板9的厚度方向D1俯视时，四个滤波器3排列为2×2的矩阵状。在图1A、图1B以及图3中，示出四个滤波器3中的相邻的两个滤波器3的虚拟的边界线VL12、VL34、VL13、VL24。边界线VL12表示第一滤波器3A与第二滤波器3B之间的虚拟的边界。边界线VL34表示第三滤波器3C与第四滤波器3D之间的虚拟的边界。边界线VL13表示第一滤波器3A与第三滤波器3C之间的虚拟的边界。边界线VL24表示第二滤波器3B与第四滤波器3D之间的虚拟的边界。
如图3A以及图3B所示，电子部件30具有四个以上的滤波器3所共用的压电性基板301。第一滤波器3A具有形成在压电性基板301上的多个第一IDT(InterdigitalTransducer：叉指换能器)电极311。第二滤波器3B具有形成在压电性基板301上的多个第二IDT电极312。第三滤波器3C具有形成在压电性基板301上的多个第三IDT电极313。第四滤波器3D具有形成在压电性基板301上的多个第四IDT电极314。第一滤波器3A的多个第一IDT电极311分别是SAW谐振子的构成要素。在第二滤波器3B中，多个第二IDT电极312分别是SAW谐振子的构成要素。在第三滤波器3C中，多个第三IDT电极313分别是SAW谐振子的构成要素。在第四滤波器3D中，多个第四IDT电极314分别是SAW谐振子的构成要素。
压电性基板301是压电基板，例如是钽酸锂基板或者铌酸锂基板。压电性基板301具有在压电性基板301的厚度方向上对置的第一主面3011以及第二主面3012。另外，电子部件30包含间隔层321、罩部件322、第一滤波器3A的输入端子31以及输出端子32、第二滤波器3B的输入端子31以及输出端子32、第三滤波器3C的输入端子31以及输出端子32、第四滤波器3D的输入端子31以及输出端子32，作为封装体结构的构成要素。另外，电子部件30包含第一滤波器3A的接地端子、第二滤波器3B的接地端子、第三滤波器3C的接地端子、以及第四滤波器3D的接地端子。
间隔层321设置于压电性基板301的第一主面3011侧。在从压电性基板301的厚度方向俯视时，间隔层321包围多个第一IDT电极311、多个第二IDT电极312、多个第三IDT电极313以及多个第四IDT电极314。在从压电性基板301的厚度方向俯视时，间隔层321包含沿着压电性基板301的外周形成的矩形框状的部分。间隔层321具有电绝缘性。间隔层321的材料是环氧树脂、聚酰亚胺等。罩部件322为平板状。罩部件322在间隔层321上配置为在压电性基板301的厚度方向上与压电性基板301对置。罩部件322在压电性基板301的厚度方向上与多个第一IDT电极311、多个第二IDT电极312、多个第三IDT电极313以及多个第四IDT电极314重叠，并且在压电性基板301的厚度方向上与多个第一IDT电极311、多个第二IDT电极312、多个第三IDT电极313以及多个第四IDT电极314分离。罩部件322具有电绝缘性。罩部件322的材料是环氧树脂、聚酰亚胺等。第一滤波器3A在压电性基板301上的多个第一IDT电极311与罩部件322之间具有第一空间S1。另外，第二滤波器3B在压电性基板301上的多个第二IDT电极312与罩部件322之间具有第二空间S2。第三滤波器3C在压电性基板301上的多个第三IDT电极313与罩部件322之间具有第三空间S3。第四滤波器3D在压电性基板301上的多个第四IDT电极314与罩部件322之间具有第四空间S4。第一滤波器3A的输入端子31以及输出端子32从罩部件322露出。另外，第二滤波器3B的输入端子31以及输出端子32从罩部件322露出。另外，第三滤波器3C的输入端子31以及输出端子32从罩部件322露出。另外，第四滤波器3D的输入端子31以及输出端子32从罩部件322露出。
四个匹配元件5分别具有第一端子51以及第二端子52。多个匹配元件5安装于安装基板9的第一主面91。构成多个匹配元件5中的各个匹配元件的电感器例如是芯片电感器。在从安装基板9的厚度方向D1俯视时，四个匹配元件5各自的外周形状为四边形状。
如图1B以及图2所示，IC部件10安装于安装基板9的第二主面92。在从安装基板9的厚度方向D1俯视时，IC部件10的外周形状是四边形状。IC部件10例如是包含具有相互对置的第一主面以及第二主面的基板、和形成于该基板的第一主面侧的集成电路部的IC芯片。基板例如是硅基板。集成电路部包含四个低噪声放大器6的电路部、第一开关2的电路部、第二开关4的电路部、以及第三开关7的电路部。四个低噪声放大器6的电路部包含与四个低噪声放大器6一对一地对应的放大用晶体管。放大用晶体管放大输入到低噪声放大器6的输入端子61的接收信号。放大用晶体管是FET，但并不限定于此，例如也可以是双极晶体管。第一开关2的电路部包含四个第一开关元件。第一开关元件例如是FET。第二开关4的电路部包含四个第二开关元件。第二开关元件例如是FET。第三开关7的电路部包含四个第三开关元件。第三开关元件例如是FET。IC部件10在安装基板9的第二主面92倒装安装成基板的第一主面以及第二主面中的第一主面成为安装基板9的第二主面92侧。
IC部件10具有多个外部电极。如图1B所示，多个外部电极包含第一外部电极111、第二外部电极112、第三外部电极113、第四外部电极114、第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118。第一外部电极111与第一滤波器3A的输入端子31连接。这里，第一外部电极111是第一开关2的选择端子21A。第二外部电极112与第一滤波器3A的输出端子32连接。这里，第二外部电极112是第二开关4的第一端子41A。第三外部电极113与第一匹配元件5A连接。这里，第三外部电极113是第二开关4的第二端子42A。第四外部电极114与第一低噪声放大器6A连接。这里，第四外部电极114是第一低噪声放大器6A的输入端子61。第五外部电极115与第二滤波器3B的输入端子31连接。这里，第五外部电极115是第一开关2的选择端子21B。第六外部电极116与第二滤波器3B的输出端子32连接。这里，第六外部电极116是第二开关4的第一端子41B。第七外部电极117与第二匹配元件5B连接。这里，第七外部电极117是第二开关4的第二端子42B。第八外部电极118与第二低噪声放大器6B连接。这里，第八外部电极118是第二低噪声放大器6B的输入端子61。
在图1B中，图示出由上述的安装基板9的导体部、导通孔导体等构成的多个布线中的第一布线W1、第二布线W2、第三布线W3、第四布线W4、第五布线W5、第六布线W6、第七布线W7以及第八布线W8。对于第一布线W1～第八布线W8，在图4中也附加附图标记。第一布线W1是将IC部件10的第一外部电极111(第一开关2的选择端子21A)与第一滤波器3A的输入端子31连接的布线。第二布线W2是将第一滤波器3A的输出端子32与IC部件10的第二外部电极112(第二开关4的第一端子41A)连接的布线。第三布线W3是将IC部件10的第三外部电极113(第二开关4的第二端子42A)与第一匹配元件5A的第一端子51连接的布线。第四布线W4是将第一匹配元件5A的第二端子52与IC部件10的第四外部电极114(第一低噪声放大器6A的输入端子61)连接的布线。第五布线W5是将IC部件10的第五外部电极115(第一开关2的选择端子21B)与第二滤波器3B的输入端子31连接的布线。第六布线W6是将第二滤波器3B的输出端子32与IC部件10的第六外部电极116(第二开关4的第一端子41B)连接的布线。第七布线W7是将IC部件10的第七外部电极117(第二开关4的第二端子42B)与第二匹配元件5B的第一端子51连接的布线。第八布线W8是将第二匹配元件5B的第二端子52与IC部件10的第八外部电极118(第二低噪声放大器6B的输入端子61)连接的布线。
另外，IC部件10的多个外部电极包含第九外部电极119、第十外部电极120、第十一外部电极121、第十二外部电极122、第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126。第九外部电极119与第三滤波器3C的输入端子31连接。这里，第九外部电极119是第一开关2的选择端子21C。第十外部电极120与第三滤波器3C的输出端子32连接。这里，第十外部电极120是第二开关4的第一端子41C。第十一外部电极121与第三匹配元件5C连接。这里，第十一外部电极121是第二开关4的第二端子42C。第十二外部电极122与第三低噪声放大器6C连接。这里，第十二外部电极122是第三低噪声放大器6C的输入端子61。第十三外部电极123与第四滤波器3D的输入端子31连接。这里，第十三外部电极123是第一开关2的选择端子21D。第十四外部电极124与第四滤波器3D的输出端子32连接。这里，第十四外部电极124是第二开关4的第一端子41D。第十五外部电极125与第四匹配元件5D连接。这里，第十五外部电极125是第二开关4的第二端子42D。第十六外部电极126与第四低噪声放大器6D连接。这里，第十六外部电极126是第四低噪声放大器6D的输入端子61。
另外，IC部件10的多个外部电极包含多个接地电极。多个接地电极包含第一开关2、第二开关4、第三开关7以及四个低噪声放大器6各自的接地端子。
如图1B以及图2所示，多个外部连接端子8配置于安装基板9的第二主面92。“外部连接端子8配置于安装基板9的第二主面92”包含外部连接端子8与安装基板9的第二主面92机械连接的情况、和外部连接端子8与安装基板9(的适当的导体部)电连接的情况。多个外部连接端子8的材料例如是金属(例如，铜、铜合金等)。多个外部连接端子8分别为柱状电极。柱状电极例如是圆柱状的电极。多个外部连接端子8例如通过焊料与安装基板9的导体部接合，但并不限定于此，例如也可以使用导电性粘合剂(例如，导电性膏体)来接合，也可以直接接合。
多个外部连接端子8包含天线端子81、信号输出端子82以及多个外部接地端子85。多个外部接地端子85与安装基板9的接地层电连接。接地层是高频模块100的电路地线。四个滤波器3的接地端子与接地层电连接。另外，导电层16与接地层电连接。另外，IC部件10的接地电极与接地层电连接。
第一树脂层15配置于安装基板9的第一主面91。第一树脂层15覆盖电子部件30和四个匹配元件5。这里，第一树脂层15覆盖电子部件30的外周面、电子部件30中的与安装基板9侧相反侧的主面(压电性基板301的第二主面3012)、四个匹配元件5各自的外周面、以及四个匹配元件5的与安装基板9侧相反侧的主面。第一树脂层15包含树脂(例如，环氧树脂)。第一树脂层15也可以除了树脂之外还包含填料。
第二树脂层17覆盖安装于安装基板9的第二主面92的IC部件10、和多个外部连接端子8各自的外周面。第二树脂层17包含树脂(例如，环氧树脂)。第二树脂层17也可以除了树脂之外还包含填料。第二树脂层17的材料可以是与第一树脂层15的材料相同的材料，也可以是不同的材料。
导电层16覆盖第一树脂层15。导电层16具有导电性。在高频模块100中，以高频模块100的内外的电磁屏蔽为目的而设置导电层16。导电层16具有层叠了多个金属层的多层结构，但并不限定于此，也可以是一个金属层。金属层包含一种或者多种金属。导电层16覆盖第一树脂层15中的与安装基板9侧相反侧的主面151、第一树脂层15的外周面153、以及安装基板9的外周面93。另外，导电层16也覆盖第二树脂层17的外周面173。导电层16与安装基板9具有的接地层的外周面的至少一部分接触。由此，能够使导电层16的电位与接地层的电位相同。
(1.3)高频模块的布局
在高频模块100中，在从安装基板9的厚度方向D1俯视时，电子部件30与IC部件10重叠。在高频模块100中，在从安装基板9的厚度方向D1俯视时，电子部件30的全部与IC部件10的一部分重叠。在高频模块100中，在从安装基板9的厚度方向D1俯视时，电子部件30以及IC部件10各自的外周形状为长方形，电子部件30的长边比IC部件10的长边短，电子部件30的短边比IC部件10的短边短。在高频模块100中，电子部件30以及IC部件10配置为在从安装基板9的厚度方向D1俯视时，电子部件30的中心与IC部件10的中心重叠，电子部件30的长边与IC部件10的长边平行，但电子部件30以及IC部件10的配置并不限定于此。另外，可以电子部件30的全部与IC部件10的全部重叠，也可以电子部件30的一部分与IC部件10的一部分重叠，也可以电子部件30的一部分与IC部件10的全部重叠。
在电子部件30中，在沿着与安装基板9的厚度方向D1(第一方向)正交的第二方向D2的方向上，排列第一滤波器3A与第二滤波器3B，并排列第三滤波器3C和第四滤波器3D。另外，在电子部件30中，在沿着与第一方向和第二方向D2正交的第三方向D3的方向上，排列第一滤波器3A和第三滤波器3C，并排列第二滤波器3B和第四滤波器3D。
在从安装基板9的厚度方向D1俯视时，电子部件30与安装基板9的中心重叠，第一匹配元件5A以及第二匹配元件5B位于电子部件30与安装基板9的外缘94之间。另外，在从安装基板9的厚度方向D1俯视时，第三匹配元件5C以及第四匹配元件5D位于电子部件30与安装基板9的外缘94之间。从安装基板9的厚度方向D1俯视时的安装基板9的中心是俯视时的安装基板9的几何学的中心。在俯视时的安装基板9的外周形状为长方形的情况下，两个对角线的交点是俯视时的安装基板9的中心。
第一匹配元件5A与第一滤波器3A相邻。“第一匹配元件5A与第一滤波器3A相邻”是指在从安装基板9的厚度方向D1俯视时，在第一匹配元件5A与第一滤波器3A之间没有其它的电路元件(第二滤波器3B、第三滤波器3C、第四滤波器3D、第二匹配元件5B、第三匹配元件5C以及第四匹配元件5D)，而第一匹配元件5A与第一滤波器3A彼此相邻。在从安装基板9的厚度方向D1俯视时，第一匹配元件5A在沿着第二方向D2的方向上，与第一滤波器3A相邻。第一匹配元件5A的第一端子51在沿着第二方向D2的方向上与第一滤波器3A的输出端子32排列。第一匹配元件5A的第一端子51与第二端子52在沿着第三方向D3的方向上排列。
第二匹配元件5B与第二滤波器3B相邻。“第二匹配元件5B与第二滤波器3B相邻”是指在从安装基板9的厚度方向D1俯视时，在第二匹配元件5B与第二滤波器3B之间没有其它的电路元件(第一滤波器3A、第三滤波器3C、第四滤波器3D、第一匹配元件5A、第三匹配元件5C以及第四匹配元件5D)，而第二匹配元件5B与第二滤波器3B彼此相邻。在从安装基板9的厚度方向D1俯视时，第二匹配元件5B在沿着第二方向D2的方向上，与第二滤波器3B相邻。第二匹配元件5B的第一端子51在沿着第二方向D2的方向上与第二滤波器3B的输出端子32排列。第二匹配元件5B的第一端子51与第二端子52在沿着第三方向D3的方向上排列。
第三匹配元件5C与第三滤波器3C相邻。“第三匹配元件5C与第三滤波器3C相邻”是指在从安装基板9的厚度方向D1俯视时，在第三匹配元件5C与第三滤波器3C之间没有其它的电路元件(第一滤波器3A、第二滤波器3B、第四滤波器3D、第一匹配元件5A、第二匹配元件5B以及第四匹配元件5D)，而第三匹配元件5C与第三滤波器3C彼此相邻。在从安装基板9的厚度方向D1俯视时，第三匹配元件5C在沿着第二方向D2的方向上，与第三滤波器3C相邻。第三匹配元件5C的第一端子51在沿着第二方向D2的方向上与第三滤波器3C的输出端子32排列。第三匹配元件5C的第一端子51与第二端子52在沿着第三方向D3的方向上排列。
第四匹配元件5D与第四滤波器3D相邻。“第四匹配元件5D与电子部件30的第四滤波器3D相邻”是指在从安装基板9的厚度方向D1俯视时，在第四匹配元件5D与第四滤波器3D之间没有其它的电路元件(第一滤波器3A、第二滤波器3B、第三滤波器3C、第一匹配元件5A、第二匹配元件5B以及第三匹配元件5C)，而第四匹配元件5D与第四滤波器3D彼此相邻。在从安装基板9的厚度方向D1俯视时，第四匹配元件5D在沿着第二方向D2的方向上，与第四滤波器3D相邻。第四匹配元件5D的第一端子51在沿着第二方向D2的方向上与第四滤波器3D的输出端子32排列。第四匹配元件5D的第一端子51与第二端子52在沿着第三方向D3的方向上排列。
在从安装基板9的厚度方向D1俯视时，四个滤波器3的输入端子31位于包含电子部件30的中心的第一区域A1。另外，在从安装基板9的厚度方向D1俯视时，四个滤波器3的输出端子32位于第一区域A1与电子部件30的外缘303之间的第二区域A2。第一区域A1是包含四个滤波器3各自的一部分的区域。第一区域A1为矩形形状的区域。第一区域A1是第二方向D2上的电子部件30的中央部。第二区域A2是包含在第三方向D3上相邻的两个滤波器3各自的一部分的区域。第二区域A2是第二方向D2上的电子部件30的端部，与第一区域A1分离。第二区域A2在第二方向D2上，位于第一区域A1与电子部件30的外缘303之间。
在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输入端子31配置于第一滤波器3A中的第二滤波器3B侧的第一端部。在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输出端子32配置于第一滤波器3A中的与第二滤波器3B侧相反侧的第二端部。第一滤波器3A的第一端部包含于第一区域A1。第一滤波器3A的第二端部包含于第二区域A2。
在从安装基板9的厚度方向D1俯视时，第二滤波器3B的输入端子31配置于第二滤波器3B中的第一滤波器3A侧的第一端部。在从安装基板9的厚度方向D1俯视时，第二滤波器3B的输出端子32配置于第二滤波器3B中的与第一滤波器3A侧相反侧的第二端部。第二滤波器3B的第一端部包含于第一区域A1。第二滤波器3B的第二端部包含于第二区域A2。
在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输入端子31配置于第三滤波器3C中的第四滤波器3D侧的第一端部。在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输出端子32配置于第三滤波器3C中的与第四滤波器3D侧相反侧的第二端部。第三滤波器3C的第一端部包含于第一区域A1。第三滤波器3C的第二端部包含于第二区域A2。
在从安装基板9的厚度方向D1俯视时，第四滤波器3D的输入端子31配置于第四滤波器3D中的第三滤波器3C侧的第一端部。在从安装基板9的厚度方向D1俯视时，第四滤波器3D的输出端子32配置于第四滤波器3D中的与第三滤波器3C侧相反侧的第二端部。第四滤波器3D的第一端部包含于第一区域A1。第四滤波器3D的第二端部包含于第二区域A2。
在从安装基板9的厚度方向D1俯视时，IC部件10在第一滤波器3A与第二滤波器3B排列的方向上，具有第一端部101、第二端部102、和第一端部101与第二端部102之间的中央部110。在IC部件10中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第一端部101按照第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114的顺序配置第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114。在第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114中，第一外部电极111配置于中央部110，第二外部电极112配置于中央部110与第一端部101之间的第一中间部104，第三外部电极113以及第四外部电极114配置于第一端部101。另外，在IC部件10中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第二端部102，按照第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118的顺序配置第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118。在第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118中，第五外部电极115配置于中央部110，第六外部电极116配置于中央部110与第二端部102之间的第二中间部105，第七外部电极117以及第八外部电极118配置于第二端部102。
第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114排列为一列。这里，第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114在沿着第二方向D2的方向上排列为一列。第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118排列为一列。这里，第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118在沿着第二方向D2的方向上排列为一列。
在IC部件10中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第一端部101，按照第九外部电极119、第十外部电极120、第十一外部电极121以及第十二外部电极122的顺序配置第九外部电极119、第十外部电极120、第十一外部电极121以及第十二外部电极122。在第九外部电极119、第十外部电极120、第十一外部电极121以及第十二外部电极122中，第九外部电极119配置于中央部110，第十外部电极120配置于中央部110与第一端部101之间的第一中间部104，第十一外部电极121以及第十二外部电极122配置于第一端部101。另外，在IC部件10中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第二端部102，按照第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126的顺序配置第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126。在第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126中，第十三外部电极123配置于中央部110，第十四外部电极124配置于中央部110与第二端部102之间的第二中间部105，第十五外部电极125以及第十六外部电极126配置于第二端部102。
第九外部电极119、第十外部电极120、第十一外部电极121以及第十二外部电极122排列为一列。这里，第九外部电极119、第十外部电极120、第十一外部电极121以及第十二外部电极122在沿着第二方向D2的方向上排列为一列。第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126排列为一列。这里，第十三外部电极123、第十四外部电极124、第十五外部电极125以及第十六外部电极126在沿着第二方向D2的方向上排列为一列。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输入端子31与IC部件10的第二外部电极112不重叠。第二外部电极112是在IC部件10的第二开关4中与第一滤波器3A的输出端子32连接的第一端子41A。另外，第二滤波器3B的输入端子31与IC部件10的第六外部电极116不重叠。第六外部电极116是在IC部件10的第二开关4中与第二滤波器3B的输出端子32连接的第一端子41B。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输入端子31与IC部件10的第十外部电极120不重叠。第十外部电极120是在IC部件10的第二开关4中与第三滤波器3C的输出端子32连接的第一端子41C。另外，第四滤波器3D的输入端子31与IC部件10的第十四外部电极124不重叠。第十四外部电极124是在IC部件10的第二开关4中与第四滤波器3D的输出端子32连接的第一端子41D。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输入端子31与IC部件10的第一外部电极111重叠。在高频模块100中，第一滤波器3A的输入端子31的一部分与IC部件10的第一外部电极111的一部分重叠，但并不限定于此。例如，也可以第一滤波器3A的输入端子31的一部分与IC部件10的第一外部电极111的全部重叠，也可以第一滤波器3A的输入端子31的全部与第一外部电极111的一部分重叠，也可以第一滤波器3A的输入端子31的全部与第一外部电极111的全部重叠。另外，并不限定于在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输入端子31与IC部件10的第一外部电极111重叠的情况，也可以不重叠。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第二滤波器3B的输入端子31与IC部件10的第五外部电极115重叠。在高频模块100中，第二滤波器3B的输入端子31的一部分与IC部件10的第五外部电极115的一部分重叠，但并不限定于此。例如，也可以第二滤波器3B的输入端子31的一部分与IC部件10的第五外部电极115的全部重叠，也可以第二滤波器3B的输入端子31的全部与第五外部电极115的一部分重叠，也可以第二滤波器3B的输入端子31的全部与第五外部电极115的全部重叠。另外，并不限定于在从安装基板9的厚度方向D1俯视时，第二滤波器3B的输入端子31与IC部件10的第五外部电极115重叠的情况，也可以不重叠。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输入端子31与IC部件10的第九外部电极119重叠。在高频模块100中，第三滤波器3C的输入端子31的一部分与IC部件10的第九外部电极119的一部分重叠，但并不限定于此。例如，也可以第三滤波器3C的输入端子31的一部分与IC部件10的第九外部电极119的全部重叠，也可以第三滤波器3C的输入端子31的全部与第九外部电极119的一部分重叠，也可以第三滤波器3C的输入端子31的全部与第九外部电极119的全部重叠。另外，并不限定于在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输入端子31与IC部件10的第九外部电极119重叠的情况，也可以不重叠。
在高频模块100中，在从安装基板9的厚度方向D1俯视时，第四滤波器3D的输入端子31与IC部件10的第十三外部电极123重叠。在高频模块100中，第四滤波器3D的输入端子31的一部分与IC部件10的第十三外部电极123的一部分重叠，但并不限定于此。例如，也可以第四滤波器3D的输入端子31的一部分与IC部件10的第十三外部电极123的全部重叠，也可以第四滤波器3D的输入端子31的全部与第十三外部电极123的一部分重叠，也可以第四滤波器3D的输入端子31的全部与第十三外部电极123的全部重叠。另外，并不限定于在从安装基板9的厚度方向D1俯视时，第四滤波器3D的输入端子31与IC部件10的第十三外部电极123重叠的情况，也可以不重叠。
(2)效果
(2.1)高频模块
实施方式1的高频模块100具备电子部件30、IC部件10、多个外部连接端子8。安装基板9具有相互对置的第一主面91以及第二主面92。电子部件30安装于安装基板9的第一主面91。IC部件10安装于安装基板9的第二主面92。多个外部连接端子8配置于安装基板9的第二主面92。在从安装基板9的厚度方向D1俯视时，电子部件30与IC部件10重叠。电子部件30包含将相互不同的频带作为通带的四个以上的滤波器3。四个以上的滤波器3分别具有输入端子31和输出端子32。IC部件10包含第一开关2和第二开关4。第一开关2与四个滤波器3的输入端子31连接。第二开关4与四个滤波器3的输出端子32连接。在从安装基板9的厚度方向D1俯视时，四个滤波器3的输入端子31位于包含电子部件30的中心的第一区域A1，四个滤波器3的输出端子32位于第一区域A1与电子部件30的外缘303之间的第二区域A2。
实施方式的高频模块100能够实现四个滤波器3各自的输入端子31与输出端子32之间的隔离性的提高。另外，高频模块100能够实现在四个滤波器3中相邻的任意两个滤波器3间的隔离性的提高。
在实施方式的高频模块100中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第一端部101，按照第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114的顺序配置第一外部电极111、第二外部电极112、第三外部电极113以及第四外部电极114。由此，在高频模块100中，能够实现第一滤波器3A与IC部件10之间的第一布线W1、第二布线W2、第三布线W3以及第四布线各自的布线长度的缩短化，能够抑制电磁耦合所引起的特性降低。另外，在实施方式的高频模块100中，在从安装基板9的厚度方向D1俯视时，从IC部件10的中央部110朝向第二端部102，按照第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118的顺序配置第五外部电极115、第六外部电极116、第七外部电极117以及第八外部电极118。由此，在高频模块100中，能够实现第二滤波器3B与IC部件10之间的第五布线W5、第六布线W6、第七布线W7以及第八布线W8各自的布线长度的缩短化，能够抑制电磁耦合所引起的特性降低。
另外，在实施方式的高频模块100中，在从安装基板9的厚度方向D1俯视时，第一滤波器3A的输入端子31不与IC部件10中与第一滤波器3A的输出端子32连接的第二外部电极112重叠。由此，在高频模块100中，能够提高第一滤波器3A的输入端子31与IC部件10的第二外部电极112之间的隔离性，实现第一滤波器3A的输入端子31与输出端子32之间的隔离性的提高。另外，在高频模块100中，在从安装基板9的厚度方向D1俯视时，第二滤波器3B的输入端子31不与IC部件10中与第二滤波器3B的输出端子32连接的第六外部电极116重叠。由此，在高频模块100中，能够提高第二滤波器3B的输入端子31与IC部件10的第六外部电极116之间的隔离性，实现第二滤波器3B的输入端子31与输出端子32之间的隔离性的提高。
另外，在高频模块100中，在从安装基板9的厚度方向D1俯视时，第三滤波器3C的输入端子31不与IC部件10中与第三滤波器3C的输出端子32连接的第十外部电极120重叠。由此，在高频模块100中，能够提高第三滤波器3C的输入端子31与IC部件10的第十外部电极120之间的隔离性，实现第三滤波器3C的输入端子31与输出端子32之间的隔离性的提高。另外，在高频模块100中，在从安装基板9的厚度方向D1俯视时，第四滤波器3D的输入端子31不与IC部件10中与第四滤波器3D的输出端子32连接的第十四外部电极124重叠。由此，在高频模块100中，能够提高第四滤波器3D的输入端子31与第十四外部电极124之间的隔离性，实现第四滤波器3D的输入端子31与输出端子32之间的隔离性的提高。
(2.2)通信装置
实施方式的通信装置200具备信号处理电路201和高频模块100。信号处理电路201与高频模块100连接。
实施方式的通信装置200具备高频模块100，所以能够实现四个滤波器3各自的输入端子31与输出端子32之间的隔离性的提高。
(3)高频模块中的电子部件的其它的例子
(3.1)电子部件的例1
在实施方式的高频模块100中，在电子部件30中，压电性基板301由压电基板构成，但并不限定于此，也可以如图5所示的例1的电子部件30那样由具有基板302、低音速膜323以及压电体层324的层叠结构的基板构成。在例1的电子部件30中，对与实施方式的高频模块100的电子部件30相同的构成要素附加相同的附图标记并适当地省略说明。
在例1的电子部件30中，压电性基板301包含基板302、形成在基板302上的低音速膜323、以及形成在低音速膜323上的压电体层324。基板302具有在基板302的厚度方向上相互对置的第一主面3021以及第二主面3022。低音速膜323形成在基板302的第一主面3021上。
在从基板302的厚度方向俯视时，低音速膜323位于与基板302的外周分离的位置。
电子部件30还包含覆盖基板302的第一主面3021中的未被低音速膜323覆盖的区域的绝缘层320。绝缘层320具有电绝缘性。绝缘层320的一部分形成在基板302的第一主面3021上。绝缘层320包含包围多个第一IDT电极311的第一部分、包围多个第二IDT电极312的第二部分、包围多个第三IDT电极313(参照图3B)的第三部分、以及包围多个第四IDT电极314的第四部分。绝缘层320的一部分在基板302的厚度方向上与压电体层324的外周部重叠。压电体层324的外周面以及低音速膜323的外周面被绝缘层320覆盖。绝缘层320的材料是环氧树脂、聚酰亚胺等。
压电体层324的材料例如是铌酸锂或者钽酸锂。低音速膜323是与在压电体层324中传播的体波的音速相比，在低音速膜323中传播的体波的音速为低速的膜。低音速膜323的材料例如是氧化硅，但并不限定于氧化硅，也可以由从由对氧化钽以及氧化硅添加氟、碳或者硼后的化合物构成的组选择的至少一种材料构成。在基板302中，与在压电体层324中传播的弹性波的音速相比，在基板302中传播的体波的音速为高速。这里，在基板302中传播的体波是在基板302中传播的多个体波中的最低音速的体波。
也可以电子部件30还具有设置在基板302与低音速膜323之间的高音速膜。高音速膜是与在压电体层324中传播的弹性波的音速相比，在高音速膜中传播的体波的音速为高速的膜。高音速膜的材料例如是氮化硅，但并不限定于氮化硅，也可以由从由类金刚石碳、氮化铝、碳化硅、氮化硅、氮氧化硅、硅、蓝宝石、钽酸锂、铌酸锂、石英、氧化锆、堇青石、莫来石、块滑石、镁橄榄石、氧化镁以及金刚石构成的组选择的至少一种材料构成。
例如，在将由第一IDT电极311、第二IDT电极312、第三IDT电极313以及第四IDT电极314各自的电极指周期决定的弹性波的波长设为λ时，压电体层324的厚度在3.5λ以下。低音速膜323的厚度例如在2.0λ以下。
电子部件30例如也可以包含夹在低音速膜323与压电体层324之间的紧贴层。紧贴层例如由树脂(环氧树脂、聚酰亚胺树脂)构成。另外，电子部件30也可以在低音速膜323与压电体层324之间、压电体层324上或者低音速膜323下中的任意一处具备电介质膜。
(3.2)电子部件的例2
在实施方式的高频模块100中，在电子部件30中，四个滤波器3分别由表面弹性波滤波器构成，但并不限定于此，也可以如图6所示的例2的电子部件30那样，由BAW(BulkAcoustic Wave：体声波)滤波器构成。在例2的电子部件30中，对与实施方式的高频模块100的电子部件30相同的构成要素附加相同的附图标记并适当地省略说明。
例2的电子部件30代替实施方式的高频模块100的电子部件30中的压电性基板301而具备基板310。基板310具有在基板310的厚度方向上相互对置的第一主面3101以及第二主面3102。在例2的电子部件30中，基板310为硅基板。例2的电子部件30包含形成在基板310的第一主面3101上的电绝缘膜185。电绝缘膜185的材料例如为氧化硅。
在第一滤波器3A中，多个弹性波谐振子分别为第一BAW谐振子180。另外，在第二滤波器3B中，多个弹性波谐振子分别为第二BAW谐振子280。另外，在第三滤波器3C中，多个弹性波谐振子分别为第三BAW谐振子。另外，在第四滤波器3D中，多个弹性波谐振子分别为第四BAW谐振子。
第一BAW谐振子180包含第一电极181、压电体膜182以及第二电极183。压电体膜182形成在第一电极181上。第二电极183形成在压电体膜182上。压电体膜182的材料例如是AlN、ScAlN或者PZT。
第一BAW谐振子180在第一电极181中的与压电体膜182侧相反侧具有空洞184。第一BAW谐振子180能够通过增大第一电极181与第一电极181正下方的介质的声阻抗比来抑制向基板310侧的弹性波能量的传播，与不具有空洞184的情况相比，能够提高机电耦合系数。第一BAW谐振子180是FBAR(Film Bulk Acoustic Resonator：薄膜体声波谐振器)。
第二BAW谐振子280包含第一电极281、压电体膜282以及第二电极283。压电体膜282形成在第一电极281上。第二电极283形成在压电体膜282上。压电体膜282的材料例如是AlN、ScAlN或者PZT。
第二BAW谐振子280在第一电极281中的与压电体膜282侧相反侧具有空洞284。第二BAW谐振子280为FBAR。第二BAW谐振子280具有与第一BAW谐振子180相同的结构。
第三BAW谐振子以及第四BAW谐振子是具有与第一BAW谐振子180相同的结构的FBAR。
例2的电子部件30包含间隔层187、罩部件188、第一滤波器3A的输入端子31以及输出端子32、第二滤波器3B的输入端子31以及输出端子32、第三滤波器3C的输入端子31以及输出端子32、第四滤波器3D的输入端子31以及输出端子32，作为封装体结构的构成要素。另外，电子部件30包含第一滤波器3A的接地端子、第二滤波器3B的接地端子、第三滤波器3C的接地端子、以及第四滤波器3D的接地端子。
间隔层187设置于电绝缘膜185中的与基板310的第一主面3101侧相反侧。在从基板310的厚度方向俯视时，间隔层187包围多个第一BAW谐振子180、多个第二BAW谐振子280、多个第三BAW谐振子以及多个第四BAW谐振子。在从基板310的厚度方向俯视时，间隔层187包含沿着基板310的外周形成的矩形框状的部分。间隔层187具有电绝缘性。间隔层187的材料是环氧树脂、聚酰亚胺等。罩部件188为平板状。罩部件188在间隔层187上配置为在基板310的厚度方向上与电绝缘膜185对置。罩部件188在基板310的厚度方向上与多个第一BAW谐振子180、多个第二BAW谐振子280、多个第三BAW谐振子以及多个第四BAW谐振子重叠，并且在基板310的厚度方向上与多个第一BAW谐振子180、多个第二BAW谐振子280、多个第三BAW谐振子以及多个第四BAW谐振子分离。罩部件188具有电绝缘性。罩部件188的材料是环氧树脂、聚酰亚胺等。第一滤波器3A在电绝缘膜185上的多个第一BAW谐振子180与罩部件188之间具有第一空间S11。另外，第二滤波器3B在电绝缘膜185上的多个第二BAW谐振子280与罩部件188之间具有第二空间S12。第三滤波器3C在电绝缘膜185上的多个第三BAW谐振子与罩部件188之间具有第三空间。第四滤波器3D在电绝缘膜185上的多个第四BAW谐振子与罩部件188之间具有第四空间。多个滤波器3各自的输入端子31以及输出端子32从罩部件188露出。
(3.3)电子部件的例3
图7所示的例3的电子部件30在具有夹在基板310与多个第一BAW谐振子180的第一电极181之间的声反射层E1这一点，与例2的电子部件30不同。
声反射层E1设置在基板310的第一主面3101上。多个第一电极181设置在声反射层E1上。声反射层E1具有至少一个(例如，三个)低声阻抗层E11、和至少一个(例如，两个)高声阻抗层E12。低声阻抗层E11与高声阻抗层E12相比，声阻抗较低。在例3的电子部件30中，第一BAW谐振子180是SMR(Solidly Mounted Resonator：固态装配型谐振器)。多个高声阻抗层E12的材料例如是白金。另外，多个低声阻抗层E11的材料例如是氧化硅。多个高声阻抗层E12的材料并不限定于白金，例如也可以是钨、钽等金属。另外，多个高声阻抗层E12的材料并不限定于金属，例如也可以是绝缘体。另外，多个高声阻抗层E12并不限定于为相互相同的材料的情况，例如也可以是相互不同的材料。另外，多个低声阻抗层E11并不限定于为相互相同的材料的情况，例如也可以是相互不同的材料。另外，并不限定于高声阻抗层E12的数目与低声阻抗层E11的数目不同的情况，也可以为相同数目。
例3的电子部件30在具有夹在基板310与多个第二BAW谐振子280之间的声反射层E2这一点，与例2的电子部件30不同。
声反射层E2设置在基板310的第一主面3101上。多个第一电极281设置在声反射层E2上。声反射层E2具有至少一个(例如，三个)低声阻抗层E21、和至少一个(例如，两个)高声阻抗层E22。低声阻抗层E21与高声阻抗层E22相比，声阻抗较低。在例3的电子部件30中，第二BAW谐振子280为SMR。多个高声阻抗层E22的材料例如为白金。另外，多个低声阻抗层E21的材料例如为氧化硅。多个高声阻抗层E22的材料并不限定于白金，例如也可以是钨、钽等金属。另外，多个高声阻抗层E22的材料并不限定于金属，例如也可以是绝缘体。另外，多个高声阻抗层E22并不限定于为相互相同的材料的情况，例如也可以是相互不同的材料。另外，多个低声阻抗层E21并不限定于为相互相同的材料的情况，例如也可以是相互不同的材料。另外，并不限定于高声阻抗层E22的数目与低声阻抗层E21的数目不同的情况，也可以为相同的数目。虽然声反射层E2的结构与声反射层E1的结构相同，但也可以不同。
第三BAW谐振子以及第四BAW谐振子的结构是具有第一BAW谐振子的结构的SMR。
(4)变形例
参照图8对实施方式的变形例的高频模块100a进行说明。对于变形例的高频模块100a，对与实施方式的高频模块100相同的构成要素附加相同的附图标记并省略说明。
变形例的高频模块100a在多个外部连接端子8为球凸块这一点，与实施方式的高频模块100不同。另外，变形例的高频模块100a在不具备实施方式的高频模块100的第二树脂层17这一点，与实施方式的高频模块100不同。变形例的高频模块100a也可以具备设置于安装在安装基板9的第二主面92的IC部件10与安装基板9的第二主面92之间的缝隙的底部填充部。
构成多个外部连接端子8的各个外部连接端子的球凸块的材料例如为金、铜、焊料等。
多个外部连接端子8也可以混有由球凸块构成的外部连接端子8、和由柱状电极构成的外部连接端子8。
变形例的高频模块100与实施方式的高频模块100相同，能够实现四个滤波器3各自的输入端子31与输出端子32之间的隔离性的提高。
(其它的变形例)
上述的实施方式等仅为本发明的各种实施方式之一。上述的实施方式等只要能够实现本发明的目的，则能够根据设计等进行各种变更，也可以适当地组合相互不同的实施方式的相互不同的构成要素。
电子部件30所包含的滤波器3的数目并不限定于四个，只要是四个以上的多个即可。另外，多个滤波器3的各个并不限定于梯形滤波器，例如也可以是纵向耦合谐振子型弹性表面波滤波器。另外，只要对于多个滤波器3中的四个以上的滤波器3的各个，输入端子31配置于与第一区域A1重叠的部分即可，输出端子32配置于与第二区域A2重叠的部分即可。
另外，虽然上述的弹性波滤波器是利用表面弹性波或者体弹性波的弹性波滤波器，但并不限定于此，例如也可以是利用弹性边界波、板波等的弹性波滤波器。
另外，虽然电子部件30具备封装体结构的要素，但并不限定于此，也可以是裸芯片。在电子部件30为裸芯片的情况下，多个滤波器3各自的输入端子31以及输出端子32是裸芯片的构成要素。
另外，在BAW滤波器中，在分别使第一BAW谐振子180以及第二BAW谐振子280为FBAR的情况下，并不限定于图6的结构。例如，关于第一BAW谐振子180，也可以代替在基板310形成空洞184，而将电绝缘膜185的一部分配置为在与基板310的第一主面3101之间形成空洞。该情况下，也可以是在电绝缘膜185中的与空洞侧相反侧形成第一电极181，在第一电极181上形成压电体膜182，并在压电体膜182上形成第二电极183的结构。例如，能够利用牺牲层蚀刻技术形成电绝缘膜185的一部分与基板310的第一主面3101之间的空洞。另外，关于第二BAW谐振子280，也可以代替在基板310形成空洞284，而将电绝缘膜185的一部分配置为在与基板310的第一主面3101之间形成空洞。该情况下，也可以是在电绝缘膜185中的与空洞侧相反侧形成第一电极281，在第一电极281上形成压电体膜282，并在压电体膜282上形成第二电极283的结构。例如，能够利用牺牲层蚀刻技术形成电绝缘膜185的一部分与基板310的第一主面3101之间的空洞。第三BAW谐振子以及第四BAW谐振子各自的结构与第一BAW谐振子180的结构相同。
在高频模块100、100a中，第一树脂层15覆盖电子部件30中的与安装基板9侧相反侧的主面，但也可以不覆盖电子部件30中的与安装基板9侧相反侧的主面，而导电层16与电子部件30中的与安装基板9侧相反侧的主面的至少一部分相接。
实施方式的通信装置200也可以代替高频模块100而具备高频模块100a。
(方式)
在本说明书中公开了以下的方式。
第一方式的高频模块(100；100a)具备电子部件(30)、IC部件(10)、以及多个外部连接端子(8)。安装基板(9)具有相互对置的第一主面(91)以及第二主面(92)。电子部件(30)安装于安装基板(9)的第一主面(91)。IC部件(10)安装于安装基板(9)的第二主面(92)。多个外部连接端子(8)配置于安装基板(9)的第二主面(92)。在从安装基板(9)的厚度方向(D1)俯视时，电子部件(30)与IC部件(10)重叠。电子部件(30)包含将相互不同的频带作为通带的多个滤波器(3)。多个滤波器(3)分别具有输入端子(31)和输出端子(32)。IC部件(10)包含第一开关(2)和第二开关(4)。第一开关(2)与多个滤波器(3)中的四个以上的滤波器(3)的输入端子(31)连接。第二开关(4)与四个以上的滤波器(3)的输出端子(32)连接。在从安装基板(9)的厚度方向(D1)俯视时，四个以上的滤波器(3)的输入端子(31)位于包含电子部件(30)的中心的第一区域(A1)，四个以上的滤波器(3)的输出端子(32)位于第一区域(A1)与电子部件(30)的外缘(303)之间的第二区域(A2)。
第一方式的高频模块(100；100a)能够实现四个以上的滤波器(3)各自的输入端子(31)与输出端子(32)之间的隔离性的提高。
第二方式的高频模块(100；100a)在第一方式中，还具备第一匹配元件(5A)和第二匹配元件(5B)。IC部件(10)包含第一低噪声放大器(6A)和第二低噪声放大器(6B)。第一低噪声放大器(6A)经由第一匹配元件(5A)与第二开关(4)连接。第二低噪声放大器(6B)经由第二匹配元件(5B)与第二开关(4)连接。在从安装基板(9)的厚度方向(D1)俯视时，电子部件(30)与安装基板(9)的中心重叠，第一匹配元件(5A)以及第二匹配元件(5B)位于电子部件(30)与安装基板(9)的外缘(94)之间。
在第三方式的高频模块(100；100a)中，在第二方式中，IC部件(10)具有多个外部电极。四个以上的滤波器(3)包含第一滤波器(3A)和第二滤波器(3B)。多个外部电极包含第一外部电极(111)、第二外部电极(112)、第三外部电极(113)、第四外部电极(114)、第五外部电极(115)、第六外部电极(116)、第七外部电极(117)以及第八外部电极(118)。第一外部电极(111)与第一滤波器(3A)的输入端子(31)连接。第二外部电极(112)与第一滤波器(3A)的输出端子(32)连接。第三外部电极(113)与第一匹配元件(5A)连接。第四外部电极(114)与第一低噪声放大器(6A)连接。第五外部电极(115)与第二滤波器(3B)的输入端子(31)连接。第六外部电极(116)与第二滤波器(3B)的输出端子(32)连接。第七外部电极(117)与第二匹配元件(5B)连接。第八外部电极(118)与第二低噪声放大器(6B)连接。在从安装基板(9)的厚度方向(D1)俯视时，IC部件(10)在第一滤波器(3A)与第二滤波器(3B)的排列方向上，具有第一端部(101)、第二端部(102)、和第一端部(101)与第二端部(102)之间的中央部(110)。在从安装基板(9)的厚度方向(D1)俯视时，从IC部件(10)的中央部(110)朝向第一端部(101)，按照第一外部电极(111)、第二外部电极(112)、第三外部电极(113)以及第四外部电极(114)的顺序配置第一外部电极(111)、第二外部电极(112)、第三外部电极(113)以及第四外部电极(114)，从IC部件(10)的中央部(110)朝向第二端部(102)，按照第五外部电极(115)、第六外部电极(116)、第七外部电极(117)以及第八外部电极(118)的顺序配置第五外部电极(115)、第六外部电极(116)、第七外部电极(117)以及第八外部电极(118)。
第三方式的高频模块(100；100a)能够实现第一滤波器(3A)与IC部件(10)之间的布线长度的缩短化，另外，能够实现第二滤波器(3B)与IC部件(10)之间的布线长度的缩短化。由此，第三方式的高频模块(100；100a)能够抑制电磁耦合所引起的特性降低。
在第四方式的高频模块(100；100a)中，基于第三方式。在第四方式的高频模块(100；100a)中，在从安装基板(9)的厚度方向(D1)俯视时，第一滤波器(3A)的输入端子(31)不与IC部件(10)中与第一滤波器(3A)的输出端子(32)连接的第二外部电极(112)重叠，第二滤波器(3B)的输入端子(31)不与IC部件(10)中与第二滤波器(3B)的输出端子(32)连接的第六外部电极(116)重叠。
第四方式的高频模块(100；100a)能够提高第一滤波器(3A)的输入端子(31)与IC部件(10)的第二外部电极(112)之间的隔离性，实现第一滤波器(3A)的输入端子(31)与输出端子(32)之间的隔离性的提高。另外，第四方式的高频模块(100；100a)能够提高第二滤波器(3B)的输入端子(31)与IC部件(10)的第六外部电极(116)之间的隔离性，实现第二滤波器(3B)的输入端子(31)与输出端子(32)之间的隔离性的提高。
在第五方式的高频模块(100；100a)中，在第三或者第四方式中，第一外部电极(111)、第二外部电极(112)、第三外部电极(113)以及第四外部电极(114)排列成一列。第五外部电极(115)、第六外部电极(116)、第七外部电极(117)以及第八外部电极(118)排列成一列。
第五方式的高频模块(100；100a)能够实现第一滤波器(3A)与IC部件(10)之间的布线长度的缩短化，另外，能够实现第二滤波器(3B)与IC部件(10)之间的布线长度的缩短化。
在第六方式的高频模块(100；100a)中，在第一～第五方式中的任意一个中，四个以上的滤波器(3)包含第一滤波器(3A)、第二滤波器(3B)、第三滤波器(3C)以及第四滤波器(3D)。第一滤波器(3A)是将第一频带作为通带的滤波器。第二滤波器(3B)是将与第一频带不同的第二频带作为通带的滤波器。第三滤波器(3C)是将与第一频带以及第二频带不同的第三频带作为通带的滤波器。第四滤波器(3D)是将与第一频带、第二频带以及第三频带不同的第四频带作为通带的滤波器。
第七方式的高频模块(100；100a)是在第六方式中，第一频带、第二频带、第三频带以及第四频带的组合是Band8、Band26、Band20、Band28A、Band14、Band13、Band12、Band29以及Band71的组所包含的四个通信频段的组合。
在第八方式的高频模块(100；100a)中，在第六或者第七方式中，第一滤波器(3A)、第二滤波器(3B)、第三滤波器(3C)以及第四滤波器(3D)分别是弹性波滤波器。
在第九方式的高频模块(100；100a)中，在第八方式中，电子部件(30)具有四个以上的滤波器(3)所共用的压电性基板(301)。第一滤波器(3A)具有形成在压电性基板(301)上的多个第一IDT电极(311)。第二滤波器(3B)具有形成在压电性基板(301)上的多个第二IDT电极(312)。第三滤波器(3C)具有形成在压电性基板(301)上的多个第三IDT电极(313)。第四滤波器(3D)具有形成在压电性基板(301)上的多个第四IDT电极(314)。
第十方式的通信装置(200)具备：第一～第九方式中的任意一个方式的高频模块(100；100a)、和信号处理电路(201)。信号处理电路(201)与高频模块(100；100a)连接。
第十方式的通信装置(200)能够实现四个以上的滤波器(3)各自的输入端子(31)与输出端子(32)之间的隔离性的提高。

Claims (10)

1.一种高频模块，具备：
安装基板，具有相互对置的第一主面以及第二主面；
电子部件，安装于上述安装基板的上述第一主面；
IC部件，安装于上述安装基板的上述第二主面；以及
多个外部连接端子，配置于上述安装基板的上述第二主面，
在从上述安装基板的厚度方向俯视时，上述电子部件与上述IC部件重叠，
上述电子部件包含将相互不同的频带作为通带的多个滤波器，
上述多个滤波器分别具有输入端子和输出端子，
上述IC部件包含：
第一开关，与上述多个滤波器中的四个以上的滤波器的上述输入端子连接；以及
第二开关，与上述四个以上的滤波器的上述输出端子连接，
在从上述安装基板的上述厚度方向俯视时，
上述四个以上的滤波器的上述输入端子位于包含上述电子部件的中心的第一区域，
上述四个以上的滤波器的上述输出端子位于上述第一区域与上述电子部件的外缘之间的第二区域。
2.根据权利要求1所述的高频模块，其中，
上述高频模块还具备：
第一匹配元件；以及
第二匹配元件，
上述IC部件包含：
第一低噪声放大器，经由上述第一匹配元件与上述第二开关连接；以及
第二低噪声放大器，经由上述第二匹配元件与上述第二开关连接，
在从上述安装基板的上述厚度方向俯视时，
上述电子部件与上述安装基板的中心重叠，
上述第一匹配元件以及上述第二匹配元件位于上述电子部件与上述安装基板的外缘之间。
3.根据权利要求2所述的高频模块，其中，
上述IC部件具有多个外部电极，
上述四个以上的滤波器包含第一滤波器和第二滤波器，
上述多个外部电极包含：
第一外部电极，与上述第一滤波器的上述输入端子连接；
第二外部电极，与上述第一滤波器的上述输出端子连接；
第三外部电极，与上述第一匹配元件连接；
第四外部电极，与上述第一低噪声放大器连接；
第五外部电极，与上述第二滤波器的上述输入端子连接；
第六外部电极，与上述第二滤波器的上述输出端子连接；
第七外部电极，与上述第二匹配元件连接；以及
第八外部电极，与上述第二低噪声放大器连接，
在从上述安装基板的上述厚度方向俯视时，上述IC部件在上述第一滤波器和上述第二滤波器的排列方向上，具有第一端部、第二端部、以及上述第一端部与上述第二端部之间的中央部，
在从上述安装基板的上述厚度方向俯视时，
从上述IC部件的上述中央部朝向上述第一端部，按照上述第一外部电极、上述第二外部电极、上述第三外部电极以及上述第四外部电极的顺序配置上述第一外部电极、上述第二外部电极、上述第三外部电极以及上述第四外部电极，
从上述IC部件的上述中央部朝向上述第二端部，按照上述第五外部电极、上述第六外部电极、上述第七外部电极以及上述第八外部电极的顺序配置上述第五外部电极、上述第六外部电极、上述第七外部电极以及上述第八外部电极。
4.根据权利要求3所述的高频模块，其中，
在从上述安装基板的上述厚度方向俯视时，
上述第一滤波器的上述输入端子不与上述IC部件中与上述第一滤波器的上述输出端子连接的上述第二外部电极重叠，
上述第二滤波器的上述输入端子不与上述IC部件中与上述第二滤波器的上述输出端子连接的上述第六外部电极重叠。
5.根据权利要求3所述的高频模块，其中，
上述第一外部电极、上述第二外部电极、上述第三外部电极以及上述第四外部电极排列成一列，
上述第五外部电极、上述第六外部电极、上述第七外部电极以及上述第八外部电极排列成一列。
6.根据权利要求1～5中的任意一项所述的高频模块，其中，
上述四个以上的滤波器包含第一滤波器、第二滤波器、第三滤波器以及第四滤波器，
上述第一滤波器是将第一频带作为通带的滤波器，
上述第二滤波器是将与上述第一频带不同的第二频带作为通带的滤波器，
上述第三滤波器是将与上述第一频带以及上述第二频带不同的第三频带作为通带的滤波器，
上述第四滤波器是将与上述第一频带、上述第二频带以及上述第三频带不同的第四频带作为通带的滤波器。
7.根据权利要求6所述的高频模块，其中，
上述第一频带、上述第二频带、上述第三频带以及上述第四频带的组合是Band8、Band26、Band20、Band28A、Band14、Band13、Band12、Band29、Band28、n5、n8、n71、n12、n14、n20、n26、n28以及n29的组所包含的四个通信频段的组合。
8.根据权利要求6所述的高频模块，其中，
上述第一滤波器、上述第二滤波器、上述第三滤波器以及上述第四滤波器分别是弹性波滤波器。
9.根据权利要求8所述的高频模块，其中，
上述电子部件具有上述四个以上的滤波器所共用的压电性基板，上述第一滤波器具有形成在上述压电性基板上的多个第一IDT电极，上述第二滤波器具有形成在上述压电性基板上的多个第二IDT电极，上述第三滤波器具有形成在上述压电性基板上的多个第三IDT电极，上述第四滤波器具有形成在上述压电性基板上的多个第四IDT电极。
10.一种通信装置，具备：
权利要求1～9中的任意一项所述的高频模块；以及
信号处理电路，与上述高频模块连接。
CN202111405711.3A 2020-11-25 2021-11-24 高频模块以及通信装置 Active CN114614852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020195398A JP2022083835A (ja) 2020-11-25 2020-11-25 高周波モジュール及び通信装置
JP2020-195398 2020-11-25

Publications (2)

Publication Number Publication Date
CN114614852A CN114614852A (zh) 2022-06-10
CN114614852B true CN114614852B (zh) 2023-09-22

Family

ID=81657561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111405711.3A Active CN114614852B (zh) 2020-11-25 2021-11-24 高频模块以及通信装置

Country Status (3)

Country Link
US (1) US11881840B2 (zh)
JP (1) JP2022083835A (zh)
CN (1) CN114614852B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729790B2 (ja) * 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104105342A (zh) * 2013-04-11 2014-10-15 太阳诱电株式会社 高频电路组件
JP2018026795A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 高周波モジュール及び通信装置
CN110402546A (zh) * 2017-03-15 2019-11-01 株式会社村田制作所 高频模块以及通信装置
CN111133683A (zh) * 2017-09-29 2020-05-08 株式会社村田制作所 半导体元件、高频电路以及通信装置
CN111756386A (zh) * 2019-03-28 2020-10-09 株式会社村田制作所 前端电路以及通信装置
CN211702017U (zh) * 2017-09-21 2020-10-16 株式会社村田制作所 滤波电路和高频模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664076B (zh) * 2014-08-12 2019-05-10 株式会社村田制作所 高频模块
US9998097B2 (en) * 2016-07-15 2018-06-12 Murata Manufacturing Co., Ltd. Radio-frequency front-end circuit and communication device
WO2019065419A1 (ja) 2017-09-29 2019-04-04 株式会社村田製作所 高周波モジュールおよび通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104105342A (zh) * 2013-04-11 2014-10-15 太阳诱电株式会社 高频电路组件
JP2018026795A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 高周波モジュール及び通信装置
CN110402546A (zh) * 2017-03-15 2019-11-01 株式会社村田制作所 高频模块以及通信装置
CN211702017U (zh) * 2017-09-21 2020-10-16 株式会社村田制作所 滤波电路和高频模块
CN111133683A (zh) * 2017-09-29 2020-05-08 株式会社村田制作所 半导体元件、高频电路以及通信装置
CN111756386A (zh) * 2019-03-28 2020-10-09 株式会社村田制作所 前端电路以及通信装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Tune-All Substrate-Integrated-Waveguide (SIW) Bandpass Filters;Martin Deng;2019 49th European Microwave Conference (EuMC);全文 *
一种扫描馈源跟踪接收机设计;赵楠;《电子世界》;20160523(第10期);全文 *

Also Published As

Publication number Publication date
US20220166407A1 (en) 2022-05-26
US11881840B2 (en) 2024-01-23
JP2022083835A (ja) 2022-06-06
CN114614852A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN114144976B (zh) 高频模块和通信装置
CN213585766U (zh) 高频模块和通信装置
WO2021215107A1 (ja) 高周波モジュール及び通信装置
US20230121885A1 (en) High frequency module and communication apparatus
CN113940008B (zh) 高频模块以及通信装置
JP2022024343A (ja) 高周波モジュール及び通信装置
US20230066774A1 (en) High frequency module and communication apparatus
CN114788181A (zh) 高频模块以及通信装置
WO2022034821A1 (ja) 高周波モジュール及び通信装置
CN114614852B (zh) 高频模块以及通信装置
CN114008928A (zh) 高频模块以及通信装置
CN214707693U (zh) 高频模块和通信装置
US20220123728A1 (en) Radio frequency module, communication device, and acoustic wave device
CN117296150A (zh) 高频模块以及通信装置
JP2022113172A (ja) 弾性波デバイス
CN114080755A (zh) 高频模块和通信装置
WO2022145412A1 (ja) 高周波モジュール及び通信装置
CN115514383B (zh) 高频模块以及通信装置
WO2023047957A1 (ja) 高周波モジュール、及び、通信装置
WO2022176454A1 (ja) 高周波モジュール及び通信装置
WO2023199863A1 (ja) 弾性波装置、高周波モジュール及び通信装置
WO2023199860A1 (ja) 高周波モジュール、通信装置及びフィルタ
CN114830543B (zh) 高频模块以及通信装置
WO2022014337A1 (ja) 高周波モジュール及び通信装置
CN115039345B (zh) 高频模块以及通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant