JP7170845B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP7170845B2
JP7170845B2 JP2021508960A JP2021508960A JP7170845B2 JP 7170845 B2 JP7170845 B2 JP 7170845B2 JP 2021508960 A JP2021508960 A JP 2021508960A JP 2021508960 A JP2021508960 A JP 2021508960A JP 7170845 B2 JP7170845 B2 JP 7170845B2
Authority
JP
Japan
Prior art keywords
electronic element
electronic
substrate
terminal
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021508960A
Other languages
English (en)
Other versions
JPWO2020195740A1 (ja
Inventor
彰 及川
真一路 北西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020195740A1 publication Critical patent/JPWO2020195740A1/ja
Application granted granted Critical
Publication of JP7170845B2 publication Critical patent/JP7170845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10068—Non-printed resonator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10575—Insulating foil under component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、ＳＡＷ（surface acoustic wave）デバイス等の電子部品及びその製造方法に関する。
電子素子と、電子素子がフェイスダウン実装された配線基板とを有している電子部品が知られている（例えば特許文献１及び２）。配線基板は、電子素子が実装される面とは反対側に位置している外部端子を有しており、電子素子に対する入出力は、外部端子を介してなされる。電子素子と配線基板とは、例えば、その間に介在している導電性のバンプによって互いに電気的に接続されている。特許文献１の電子部品は、電子素子と配線基板との間に介在する導電性接着剤からなる封止部材を有している。特許文献２の電子部品は、電子素子の上から配線基板の上面を覆って電子素子を封止する樹脂を有している。
特開２００１－９４３９０号公報 国際公開第２０１３／０３９１４９号
本開示の一態様に係る電子部品は、電子素子と、絶縁性の包囲部材と、配線基板と、絶縁性の接合部材と、導電性のバンプとを有している。前記電子素子は、第１面を有している。前記包囲部材は、平面透視において前記電子素子の外側に位置する第２面を有しており、前記電子素子の周囲に密着している。前記配線基板は、前記第１面及び前記第２面によって構成されている第３面に対向している。前記接合部材は、前記第３面と前記配線基板との間に介在して両者を接合している。前記バンプは、前記第３面と前記配線基板との間に位置し、前記電子素子と前記配線基板とを電気的に接続している。前記接合部材は、前記第３面側から前記配線基板側へ貫通し、前記バンプを収容している貫通孔を有している。平面透視において前記貫通孔の少なくとも一部が前記第２面に重なっている。平面透視において前記バンプの少なくとも一部が前記第２面に重なっている。
本開示の一態様に係る電子部品の製造方法は、支持体上に電子素子の第１面を密着させる配置ステップと、前記支持体上の前記電子素子の周囲に絶縁材料を供給して硬化させ、包囲部材を形成する形成ステップと、前記電子素子の前記第１面及び、前記包囲部材の、前記電子素子の外側に位置する第２面から前記支持体を除去する除去ステップと、前記第１面及び前記第２面によって構成されている第３面と、配線基板との間に接合部材となる絶縁性の材料を配置して前記第３面と前記配線基板とを接合するとともに、前記第３面と前記配線基板との間に導電性のバンプを配置して前記電子素子と前記配線基板とを電気的に接続する接合ステップと、を有している。前記接合ステップにおいて、前記接合部材となる材料には、前記第３面側から前記配線基板側へ当該接合部材となる材料を貫通し、前記バンプを収容する貫通孔が形成されている。前記接合ステップにおいて、平面透視において前記貫通孔の少なくとも一部が前記第２面に重なる。前記接合ステップにおいて、平面透視において前記バンプの少なくとも一部が前記第２面に重なる。


図１（ａ）及び図１（ｂ）は第１実施形態に係る電子部品の外観を示す上面側及び下面側から見た斜視図。 図１（ｂ）のII－II線における模式的な断面図。 図１（ａ）の電子部品が含む電子素子の一例の構成を示す模式的な斜視図。 図１（ａ）の電子部品の模式的な平面透視図。 図５（ａ）、図５（ｂ）及び図５（ｃ）は図１（ａ）の電子部品における接合部材の材料のいくつかの例を示す模式図。 図１（ａ）の電子部品の製造方法の手順の一例を示すフローチャート。 図７（ａ）、図７（ｂ）、図７（ｃ）及び図７（ｄ）は図６を補足する模式的な断面図。 図８（ａ）、図８（ｂ）及び図８（ｃ）は図７（ｄ）の続きを示す断面図。 第２実施形態に係る電子部品の構成を示す模式的な断面図。 第３実施形態に係る電子部品の構成を示す模式的な断面図。 図１０の電子部品の模式的な平面透視図。
以下、実施形態に係る電子部品について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。同様に、図面相互の寸法比率等についても必ずしも一致していない。
第２実施形態以降の説明においては、基本的に、先に説明された実施形態との相違部分についてのみ述べる。特に言及がない事項については、先に説明された実施形態と同様とされてよい。
＜第１実施形態＞
（電子部品の全体構成）
図１（ａ）は、第１実施形態に係る電子部品１の外観を示す上面側から見た斜視図であり、図１（ｂ）は、電子部品１の外観を示す下面側から見た斜視図である。
なお、電子部品１は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面若しくは下面の語を用いるものとする。また、平面視又は平面透視は、特に断りが無い限り、ｚ方向に見ることを指すものとする。
電子部品１は、例えば、概ね薄型直方体状に形成されている。電子部品１の大きさは適宜な大きさとされてよい。一例を挙げると、平面視における１辺の長さは１ｍｍ以上５ｍｍ以下であり、厚さは、０．３ｍｍ以上２ｍｍ以下（ただし、平面視の短辺よりも小さい）である。
電子部品１の下面には、複数の外部端子３Ａ～３Ｆ（以下、Ａ～Ｆを省略することがある。）が露出している。電子部品１は、不図示の実装基板に対して下面を対向させて配置され、実装基板に設けられたパッドと複数の外部端子３とが不図示のバンプを介して接合されることにより実装基板に実装される。そして、電子部品１は、例えば、複数の外部端子３のいずれかを介して信号が入力され、入力された信号に所定の処理を施して複数の外部端子３のいずれかから出力する。
外部端子３の数、位置、形状及び寸法等は、電子部品１の内部の構成等に応じて適宜に設定されてよい。例えば、外部端子３は、４つ以上（図示の例では６つ）設けられ、電子部品１の下面の外縁に沿って配列されている。そのうち４つの外部端子３は、電子部品１の下面の４隅側に位置している。もちろん、電子部品１の下面の内側に位置する外部端子３が設けられていてもよい。外部端子３の平面形状は、例えば、矩形状（図示の例）、台形状又は円形状とされてよい。
電子部品１は、例えば、ｚ方向に積層された３つの層状（基板状）の部材を有していると捉えることができる。１つは、電子部品１の機能の中核を担う本体基板５である。他の１つは、外部端子３を有している端子基板７である。残りの１つは、本体基板５と端子基板７とを接合する絶縁性の接合部材９である。図１（ａ）及び図１（ｂ）では、上記３層の境界が外観に現れている。ただし、外観からは３層が観察できなくてもよい。
図２は、図１（ｂ）のII－II線における模式的な断面図である。ただし、＋ｚ方向は、図１（ａ）と同様に、紙面上方とされている。
本体基板５と端子基板７との間には、接合部材９の他に、１以上（通常は複数）の導電性のバンプ１１が位置している。バンプ１１は、本体基板５と端子基板７とを接合（固定）しているとともに、本体基板５と端子基板７とを電気的に接続している。
本体基板５は、１以上（図示の例では２つ）の電子素子１３Ａ及び１３Ｂ（以下、Ａ及びＢを省略することがある。）と、電子素子１３を包囲している絶縁性の包囲部材１５と、電子素子１３及び包囲部材１５の下面側に位置している再配線層１７とを有している。電子素子１３は、電子部品１の機能の中核を担う。包囲部材１５は、電子素子１３の保護等に寄与する。再配線層１７は、バンプ１１が接合されており、電子素子１３と端子基板７との間で電気信号の仲介を担う。
（電子素子）
図３は、電子素子１３の一例の構成を示す模式的な斜視図である。なお、図３は、図２とは逆に、＋ｚ方向が紙面下方とされている。
電子素子１３は、端子基板７に対向する下面１３ｂを有している。下面１３ｂは、概略、平面状である。電子素子１３の全体の形状及び寸法は適宜なものとされてよい。図示の例では、電子素子１３の形状は、概略、薄型の直方体状とされている。電子素子１３の厚さの一例を挙げると、０．２０ｍｍ以上０．２５ｍｍ以下である。
２以上の電子素子１３が設けられている場合において、２以上の電子素子１３の形状及び／又は寸法は、互いに同等であってもよいし、互いに異なっていてもよい。図２に示した例では、２つの電子素子１３の厚さは、互いに同等か、比較的近い大きさとされている。例えば、２以上の全ての電子素子１３において、最も厚い電子素子１３の厚さは、最も薄い電子素子１３の厚さの１．３倍以下、１．２倍以下又は１．１倍以下である。また、２以上の全ての電子素子１３の厚さは、いずれも上述した寸法の一例（０．２０ｍｍ以上０．２５ｍｍ以下）に収まっていてもよい。
電子素子１３は、下面１３ｂに層状導体からなる複数の素子端子２１を有している。このような素子端子２１を有する電子素子１３は、表面実装可能なチップ部品として捉えることができる。このようなチップ型の電子素子１３は、いわゆるベアチップであってもよいし、パッケージングされたものであってもよいし、ウェハレベルチップサイズパッケージがなされたものであってもよい。本実施形態では、ベアチップ又はこれに近いものを例に取る。また、このようなチップ型の電子素子１３は、本実施形態とは別の態様において不図示の実装基板に直接に実装可能なもの（汎用性のあるもの）であってもよいし、本実施形態の電子部品１の構造に適した構成とされたものであってもよい。
電子素子１３の具体的な構成及び機能は、適宜なものとされてよい。また、２以上の電子素子１３が設けられている場合において、２以上の電子素子１３は、基本的な原理が共通する同種の電子素子（例えばいずれもＳＡＷ素子であるなど）であってもよいし、全く異なる電子素子（例えばＳＡＷ素子及び半導体素子であるなど）であってもよい。本実施形態の説明では、電子素子１３として、いずれもＳＡＷ素子である態様を例に取る。
ベアチップタイプのＳＡＷ素子としての電子素子１３は、例えば、素子基板２３と、素子基板２３の下面に設けられた１以上（図３では１つのみ図示）の励振電極２５と、素子基板２３の下面に設けられている既述の素子端子２１と、励振電極２５と素子端子２１とを接続している素子配線２７とを有している。電子素子１３の下面１３ｂは、素子基板２３の下面及び当該下面に重なる導体層（励振電極２５等）によって構成されている。
特に図示しないが、電子素子１３は、上記の他、素子端子２１を露出させつつ、励振電極２５と、素子基板２３の下面のうち励振電極２５から露出している領域とを覆う絶縁膜を有していてもよい。この場合、電子素子１３の下面１３ｂは、主として絶縁膜によって構成される。このような絶縁膜は、単に励振電極２５の腐食を低減するためのものであってもよいし、音響的に有利な作用を奏するものであってもよい。
素子基板２３の形状及び寸法は、例えば、電子素子１３の形状及び寸法と概略同様である。従って、既述の電子素子１３の形状及び寸法についての説明は、素子基板２３の形状及び寸法に適用されてよい。
素子基板２３は、少なくとも励振電極２５が設けられる面（下面）が圧電体によって構成されている。圧電体は、例えば、圧電性を有する単結晶からなる。単結晶は、例えば、水晶（ＳｉＯ２）、ニオブ酸リチウム（ＬｉＮｂＯ３）単結晶またはタンタル酸リチウム（ＬｉＴａＯ３）単結晶である。カット角は、利用するＳＡＷの種類等に応じて適宜に設定されてよい。
素子基板２３は、例えば、その全体が圧電体によって構成されていてもよいし（圧電基板であってもよいし）、適宜な材料からなる支持基板に圧電体層が形成されたものであってもよいし、圧電基板と支持基板とが貼り合わされたものであってもよい。また、素子基板２３の側面及び上面（＋ｚ側の面）は、素子基板２３の厚さに比較して薄い絶縁層等によって被覆されていてもよい。このような被覆がなされていても、電子素子１３はベアチップと捉えられてよい。
励振電極２５は、いわゆるＩＤＴ（InterDigital Transducer）であり、１対の櫛歯電極２９を含んでいる。各櫛歯電極２９は、バスバー２９ａと、バスバー２９ａから延びる複数の電極指２９ｂとを有している。１対の櫛歯電極２９は、互いに噛み合うように（複数の電極指２９ｂが互いに交差するように）配置されている。図３は模式図であることから、各櫛歯電極２９が有する電極指２９ｂの本数が少なく図示されている。実際には、図示よりも多数の電極指２９ｂが設けられてよい。また、図３では、励振電極２５の形状として、標準的なものが示されている。図示とは異なり、励振電極２５は、いわゆるアポダイズが施されていてもよいし、いわゆるダミー電極が設けられていてもよいし、ＳＡＷの伝搬方向に対してバスバー２９ａが傾斜していてもよい。
図３は模式図であることから、１つの励振電極２５のみが図示されている。実際には、複数の励振電極２５が設けられてよい。また、ＳＡＷの伝搬方向（図３ではｘ方向）において、励振電極２５の両側に反射器電極が設けられてもよい。１以上の励振電極２５は、ＳＡＷ共振子、ラダー型共振子フィルタ、二重若しくは多重モード型共振子フィルタ、及び／又は分波器等を構成してよい。
励振電極２５に信号が入力されると、当該信号はＳＡＷに変換されて素子基板２３の下面を電極指２９ｂに直交する方向（ｘ方向）に伝搬し、再度信号に変換されて励振電極２５から出力される。その過程において、信号はフィルタリング等がなされる。ＳＡＷの伝搬は、電子素子１３の下面１３ｂの振動を伴うから、下面１３ｂのうち励振電極２５（及び反射器電極）が配置されている領域は、電子素子１３に入力された電気信号に応じて振動する振動領域１３ｃとなっている。
複数の励振電極２５が設けられている場合、振動領域１３ｃは、複数の励振電極２５（及び反射器電極）の全体を包含するように下面１３ｂに１つだけ定義されてもよいし、各々１以上の励振電極２５を含むように下面１３ｂに複数定義されてもよい。本実施形態の説明では、便宜上、前者の定義を用いる。この場合、振動領域１３ｃは、例えば、全ての励振電極２５を含む最小の矩形又は長円形（外縁に凹部を有さない単純な形状）で定義されてもよいし、外縁に凹凸を有する形状で定義されてもよい。図示の例では、模式的に１つの励振電極２５を示しているだけであることから、振動領域１３ｃは、矩形状となっている。
素子端子２１及び素子配線２７の数及び位置等は、１以上の励振電極２５の数及び配置等に応じて適宜に設定されてよい。図示の例では、４つの素子端子２１が素子基板２３の４隅に設けられている。別の観点では、複数の素子端子２１は、振動領域１３ｃを囲むように配置されている。また、素子端子２１の形状及び寸法は適宜に設定されてよい。なお、後述の説明から理解されるように、本実施形態では、素子端子２１は、導電性のバンプが接合されることが予定されていないから、一般的な大きさに比較して小さくされても構わない。
図示の例では、４つの素子端子２１のうち、２つのみが励振電極２５に接続されており、他の２つの素子端子２１は、電気的に浮遊状態とされている。この電気的に浮遊状態の素子端子２１（ダミー端子）は、例えば、本実施形態とは異なる態様において、電子素子１３を不図示の実装基板に実装するときに電子素子１３と実装基板とを接合することに寄与する。なお、本実施形態では、このようなダミー端子は設けられなくてもよいし、設けられている場合において、素子端子の定義からダミー端子を除外してもよい。
励振電極２５、素子端子２１及び素子配線２７（素子基板２３の下面に重なる導体層）は、例えば、Ａｌ－Ｃｕ合金等の適宜な金属により構成されている。これらは、同一材料により形成されていてもよいし、互いに異なる材料により形成されていてもよい。また、これらの各部は、１種の材料によって構成されていてもよいし、互いに異なる材料からなる複数の層が積層されるなど、複数の材料によって構成されていてもよい。素子端子２１は、励振電極２５及び素子配線２７の材料と同一の材料からなる層と、この層を覆う他の材料からなる層とを有していてもよい。
（包囲部材）
図１及び図２に戻って、包囲部材１５は、端子基板７に対向する下面１５ｂを有している。例えば、包囲部材１５の外形（電子素子１３も含めた形状）は、概略、薄型直方体状であり、包囲部材１５は、上面１５ａ及びその背面の下面１５ｂを有している。包囲部材１５は、その下面１５ｂから電子素子１３の下面１３ｂを露出させつつ電子素子１３の周囲に密着している。従って、下面１３ｂ及び下面１５ｂによって概ね平面状の合体面１９が構成されている。
より詳細には、包囲部材１５は、電子素子１３の側面を電子素子１３の全周に亘って覆っているとともに、電子素子１３の上面１３ａを覆っている。すなわち、電子素子１３は、下面１３ｂを露出させつつ、包囲部材１５に埋設されている。また、包囲部材１５の上面１５ａは、電子部品１の上面全体を構成している。電子素子１３の包囲部材１５に覆われている面は、基本的に包囲部材１５と密着している（包囲部材１５に接着されている）。
なお、特に図示しないが、包囲部材１５は、電子素子１３の側面のみを覆い、電子素子１３の上面１３ａを露出させていてもよい。この場合において、包囲部材１５は、電子素子１３の側面の上下方向の全体を覆っていてもよいし、電子素子１３の側面のうち下面１３ｂ側の一部のみを覆っていてもよい。また、包囲部材１５は、電子素子１３の側面を電子素子１３の全周に亘って覆わなくてもよい。例えば、包囲部材１５は、２つの電子素子１３の間に位置する部分を有さない形状とされてもよい。
包囲部材１５の材料としては、例えば、電子素子の封止に一般的に利用されている種々の材料が用いられて構わない。包囲部材１５の材料は、有機材料であってもよいし、無機材料であってもよいし、両者の組み合わせであってもよい。有機材料としては、例えば、樹脂を挙げることができる。無機材料としては、例えば、複数の無機粒子を互いに結合させたアモルファス状態のものを挙げることができる。
包囲部材１５の材料が樹脂である場合において、当該樹脂は、例えば、熱硬化性樹脂である。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂及び不飽和ポリエステル樹脂を挙げることができる。樹脂には、絶縁性粒子からなるフィラーが混入されていてもよい。フィラーは、例えば、樹脂よりも線膨張係数が低い材料からなる。絶縁性粒子の材料としては、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー及びグラファイトを挙げることができる。
特に図示しないが、包囲部材１５は、２層以上の互いに異なる材料によって構成されていてもよい。例えば、包囲部材１５は、電子素子１３の側面及び上面１３ａ並びに再配線層１７に密着する絶縁性フィルムと、絶縁性フィルムを覆うモールド樹脂とを有していてもよい。
包囲部材１５の寸法は適宜に設定されてよい。例えば、包囲部材１５の電子素子１３の上面１３ａ上の厚みは、電子素子１３の厚さよりも小さくてもよいし、同等でもよいし、大きくてもよい。同様に、包囲部材１５の電子素子１３の側面から包囲部材１５の側面までの厚さは、電子素子１３の厚さ及び／又は１辺の長さに対して、小さくてもよいし、同等でもよいし、大きくてもよい。
（再配線層）
再配線層１７は、少なくとも１層の導体層３５を有している。導体層３５は、電子素子１３の素子端子２１（図３）に電気的に接続されている本体端子３５ａを有している。この本体端子３５ａとバンプ１１とが接合されることによって、電子素子１３と端子基板７とが電気的に接続される。従って、例えば、平面透視において素子端子２１の位置とは異なる位置にバンプ１１を配置可能である。
より詳細には、図示の例では、再配線層１７は、電子素子１３及び包囲部材１５によって構成されている合体面１９に重なる絶縁層３１と、絶縁層３１を貫通している複数の貫通導体３３と、当該絶縁層３１に重なっている導体層３５とを有している。複数の貫通導体３３は、複数の素子端子２１に重なっている。導体層３５は、複数の本体端子３５ａに加えて、複数の貫通導体３３と複数の本体端子３５ａとを接続する複数の配線パターン３５ｂを含んでいる。
特に図示しないが、再配線層１７は、絶縁層３１及び貫通導体３３を有さずに、合体面１９に直接に重なる導体層３５のみを有していてもよい。また、逆に、再配線層１７は、２層以上の絶縁層３１及び／又は２層以上の導体層３５を有していてもよい。貫通導体３３は、便宜上、導体層３５とは別の部位として捉えて説明しているが、導体層３５と同一の材料によって同時に形成されるものであってもよい。
再配線層１７全体としての平面視における形状は適宜な形状とされてよい。図示の例では、再配線層１７（より詳細には絶縁層３１）は、合体面１９の全面に重なることを基本としている。ただし、振動領域１３ｃに重なる領域は、再配線層１７の非配置領域とされている。これにより、再配線層１７が振動領域１３ｃの振動特性に影響を及ぼす蓋然性が低減されている。
なお、特に図示しないが、再配線層１７は、振動領域１３ｃ以外にも非配置領域を有していてもよい。例えば、再配線層１７の外縁は、合体面１９の外縁よりも内側に位置していてもよい。また、逆に、再配線層１７は、振動領域１３ｃを覆う絶縁層３１を有していてもよい。このような絶縁層３１は、単に励振電極２５を腐食から保護することに寄与するだけであってもよいし、音響的に有利な作用を奏してもよい。
再配線層１７の厚さは、適宜に設定されてよい。例えば、再配線層１７の厚さは、電子素子１３の厚さ及び接合部材９の厚さに比較して十分に小さい。例えば、再配線層１７及び接合部材９の最も厚い部位同士の厚さを比較したとき、前者は後者の１／２以下又は１／５以下である。ただし、比較的厚い再配線層１７が設けられても構わない。
絶縁層３１の材料は、有機材料であってもよいし、無機材料であってもよいし、両者を組み合わせたものであってもよい。く、半導体素子の再配線層及び／又は回路基板に用いられている公知の材料が用いられてよい。また、絶縁層３１は、その全体が同一材料によって構成されていてもよいし、互いに異なる材料からなる複数の層が積層されるなど、複数の材料から構成されていてもよい。
絶縁層３１の平面視における形状及び広さについては、貫通導体３３が配置される孔を除いては、基本的に上記の再配線層１７全体としての平面視における形状及び広さの説明が援用されてよい。合体面１９に重なる絶縁層３１は、素子端子２１に重なる開口（符号省略）を有している。この開口は、平面視において、概略、素子端子２１の形状及び大きさと同等の形状及び大きさを有している。絶縁層３１の厚さは適宜に設定されてよい。
貫通導体３３の材料は、例えば、適宜な金属とされてよく、また、貫通導体３３が接続される導体層３５の材料と同一であってもよいし、異なっていてもよい。貫通導体３３は、例えば、概略、平面視において素子端子２１と同等の形状及び大きさを有している。
導体層３５は、例えば、適宜な金属とされてよく、また、半導体素子の再配線層及び／又は回路基板に用いられている公知の材料が用いられてよい。また、導体層３５は、１種の材料によって構成されていてもよいし、互いに異なる材料からなる複数の層が積層されるなど、複数の材料によって構成されていてもよい。導体層３５の厚さは任意である。
本体端子３５ａは、配線パターン３５ｂとの境界が明確であってもよいし、不明確であってもよい。例えば、境界が明確な態様としては、平面視において、本体端子３５ａが配線パターン３５ｂよりも拡幅しているものを挙げることができる。また、例えば、本体端子３５ａが、配線パターン３５ｂの材料と同一の材料からなる層と、この層を覆う、バンプ１１との接合に適した他の材料からなる層とを有している態様を挙げることができる。
（端子基板）
端子基板７は、例えば、いわゆるリジッド式のプリント配線板によって構成されている。その構成は、具体的な形状及び寸法等を除いては、公知の種々のものと同様とされてよい。端子基板７は、表裏にのみ合計で２層の導体層を有する両面板によって構成されていてもよいし、３層以上の導体層を有する多層板によって構成されていてもよい。本実施形態の説明では、多層板を例に取る。
端子基板７は、例えば、概ね薄型の直方体状に形成されている。端子基板７の平面視における形状及び寸法は、本体基板５の平面視における形状及び寸法と概ね同等である。例えば、平面透視において、端子基板７は、本体基板５が収まる形状及び大きさを有しており、端子基板７と本体基板５との面積の差は、本体基板５の面積の４０％以下、２０％以下又は１０％以下である。ただし、端子基板７及び本体基板５の平面視における形状及び／又は大きさは互いに異なっていても構わない。また、端子基板７の厚さは、本体基板５の厚さに対して、薄くてもよいし、同等でもよいし、厚くてもよい。
端子基板７は、例えば、絶縁基板３７と、絶縁基板３７に設けられている導体とを有している。当該導体は、例えば、絶縁基板３７の上面、内部及び下面に位置している複数の導体層３９と、絶縁基板３７の内部に位置し、導体層３９同士を接続している複数の貫通導体４１とを有している。
絶縁基板３７は、端子基板７の外形の主たる部分を構成しており、上述した端子基板７の形状及び寸法についての説明は、絶縁基板３７の形状及び寸法に援用してよい。絶縁基板３７は、複数の絶縁層３７ａが積層されて構成されている。絶縁層３７ａの厚さ及び積層数等は適宜に設定されてよい。絶縁基板３７（絶縁層３７ａ）は、例えば、樹脂、セラミック及び／又はアモルファス状態の無機材料を含んで形成されている。絶縁基板３７（絶縁層３７ａ）は、単一の材料からなるものであってもよいし、基材に樹脂を含浸させた基板のように複合材料からなるものであってもよい。
絶縁基板３７の上面に重なっている導体層３９は、バンプ１１と接合される複数のパッド４３を含んでいる。絶縁基板３７の下面に重なっている導体層３９は、複数の外部端子３を含んでいる。絶縁層３７ａに挟まれている導体層３９（当該導体層に含まれる配線パターン）及び絶縁層３７ａを貫通している複数の貫通導体４１は、複数のパッド４３と複数の外部端子３とを接続することに寄与している。複数の導体層３９及び複数の貫通導体４１の形状及び寸法は適宜に設定されてよい。
これらの導体は、複数の部位同士で互いに同一の材料によって構成されていてもよいし、互いに異なる材料によって構成されていてもよい。また、これらの材料は、適宜な金属とされてよく、１種の材料によって構成されていてもよいし、互いに異なる材料からなる複数の層が積層されるなど、複数の材料によって構成されていてもよい。パッド４３は、バンプ１１との接合に適した構成とされてよい。同様に、外部端子３は、電子部品１を不図示の実装基板に実装するバンプとの接合に適した構成とされてよい。
既述のように、外部端子３の位置等は適宜に設定されてよい。本体基板５との関係でいうと、例えば、一部又は全ての外部端子３（本実施形態では全て）は、平面透視において本体基板５（合体面１９）に重なっている。また、本体基板５に重なる各外部端子３は、その面積の全部が本体基板５に重なっていてもよいし（図示の例）、一部が重なっていてもよい。
特に図示しないが、端子基板７は、導体層３９及び／又は貫通導体４１によって構成された電子素子を有していてもよい。このような電子素子としては、例えば、抵抗体、インダクタ、キャパシタ、共振子及びフィルタを挙げることができる。また、端子基板７は、上面に実装された、又は内部に収容されたチップ部品を含んでいてもよい。
（接合部材）
接合部材９は、概略一定の厚さの層状部材であり、かつ当該接合部材９を本体基板５側から端子基板７側へ貫通する貫通孔４５を有している。貫通孔４５は、平面透視においてバンプ１１の配置位置に重なっており、バンプ１１を本体基板５と端子基板７との間に配置することを可能としている。また、貫通孔４５は、平面透視において電子素子１３の振動領域１３ｃに重なっており、接合部材９が振動領域１３ｃの振動に及ぼす影響を低減することに寄与している。
貫通孔４５は密閉されている。貫通孔４５内のバンプ等の材料が配置されていない部分（図２においてハッチングが付されていない部分）は、真空状態（大気圧よりも減圧された状態）とされていてもよいし、適宜な気体（例えば不活性ガス）が存在していてもよい。
図２に示すような本体基板５及び端子基板７に直交する断面において、貫通孔４５の内面（壁面）の形状等は適宜なものとされてよい。例えば、当該内面は、本体基板５及び端子基板７に対して直交していてもよいし、傾斜していてもよいし、平面状であってもよいし、曲面状であってもよい。
接合部材９の外縁の形状及び寸法は、本体基板５及び端子基板７の外縁の形状及び寸法と概ね同等である。ただし、接合部材９の外縁の形状及び／又は大きさは、端子基板７及び／又は本体基板５のものと異なっていても構わない。接合部材９の厚さは、適宜に設定されてよい。例えば、接合部材９の厚さは、端子基板７の厚さ及び電子素子１３の厚さよりも薄い。ただし、接合部材９の厚さは、端子基板７の厚さ及び電子素子１３の厚さよりも厚くすることも可能である。
接合部材９は、例えば、後述するように樹脂等からなり、本体基板５に接着されているとともに端子基板７に接着されており、これにより両者を接合している。より詳細には、図示の例では、接合部材９は、再配線層１７（主として絶縁層３１）に接着されている。ただし、接合部材９は、再配線層１７の非配置領域を介して電子素子１３及び／又は包囲部材１５に接着されていても構わない。
（バンプ）
バンプ１１は、本体端子３５ａとパッド４３との間に介在して、これらを接合している。バンプ１１は、例えば、はんだにより構成されている。はんだは、Ｐｂ－Ｓｎ合金はんだ等の鉛を用いたものであってもよいし、Ａｕ－Ｓｎ合金はんだ、Ａｕ－Ｇｅ合金はんだ、Ｓｎ－Ａｇ合金はんだ、Ｓｎ－Ｃｕ合金はんだ等の鉛フリーはんだであってもよい。なお、バンプ１１は、導電性接着剤によって形成されていてもよい。導電性接着剤は、導電性フィラーを樹脂に混ぜ込んだものである。樹脂は、例えば、熱硬化性樹脂である。
（２つの電子素子の接続）
電子素子１３Ａ及び１３Ｂは、共に同一の外部端子３（ここでは３Ｂ）に電気的に接続されている。より詳細には、電子素子１３Ａとバンプ１１を介して接合されている複数のパッド４３のうち１つと、電子素子１３Ｂとバンプ１１を介して接合されている複数のパッド４３のうち１つとは、端子基板７の配線パターン（導体層３９）及び貫通導体４１によって構成された別々の電気経路を介して外部端子３Ｂに接続されている。なお、特に図示しないが、２つのパッド４３から外部端子３Ｂへの電気経路は、外部端子３Ｂに至る前に、端子基板７の上面又は内部で合流していても構わない。
このように同一の外部端子３に電気的に接続される２以上の電子素子１３を有している電子部品１としては、例えば、分波器（デュプレクサ）を挙げることができる。この場合、外部端子３Ｂは、電子部品１が実装される実装基板を介して不図示のアンテナに電気的に接続される。電子素子１３Ａ及び１３Ｂの一方（以下の説明では１３Ａとする。）は、送信用の通過帯域内の周波数を有する電気信号のみを通過させる送信フィルタを構成する。電子素子１３Ａ及び１３Ｂの他方（以下の説明では１３Ｂとする。）は、受信用の通過帯域内の周波数を有する電気信号のみを通過させる受信フィルタを構成する。送信用の通過帯域と、受信用の通過帯域とは互いに重複していない。これらの通過帯域は、各種の規格に従って設定されてよい。以下に、分波器としての電子部品１の動作の一例を挙げる。
電子素子１３Ａに電気的に接続されている外部端子３Ａには、例えば、送信すべき情報を含み、かつ変調および周波数の引上げ（搬送波周波数を有する高周波信号への変換）がなされた送信信号が入力される。なお、送信信号は、外部端子３Ａに入力される不平衡信号であってもよいし、外部端子３Ａと、他の外部端子３（電子素子１３Ｂに接続されているものを除く）とに入力される平衡信号であってもよい。電子素子１３Ａは、外部端子３Ａ（及び他の外部端子３）を介して入力された送信信号から送信用の通過帯域以外の不要成分を除去した後、送信信号を外部端子３Ｂに出力する。外部端子３Ｂに出力された信号は、例えば、不図示のアンテナを介して無線信号（電波）に変換されて送信される。
また、不図示のアンテナによって受信された無線信号は、アンテナによって電気信号（受信信号）に変換されて外部端子３Ｂに入力される。電子素子１３Ｂは、外部端子３Ｂからの受信信号から受信用の通過帯域以外の不要成分を除去した後、受信信号を外部端子３Ｃに出力する。なお、電子素子１３Ｂから出力される受信信号は、外部端子３Ｃに出力される不平衡信号であってもよいし、外部端子３Ｃと、他の外部端子３（電子素子１３Ａに接続されているものを除く）とに出力される平衡信号であってもよい。
（平面透視における貫通孔等の形状及び位置）
図４は、電子部品１の模式的な平面透視図である。ここでは、電子素子１３の外縁、素子端子２１、振動領域１３ｃ、バンプ１１、接合部材９の外縁及び接合部材９の貫通孔４５（４５Ａ及び４５Ｂ）が図示されている。また、素子端子２１と本体端子３５ａとを接続する配線パターン３５ｂが直線で模式的に示されている。
なお、ここでは、振動領域１３ｃは、図３よりも若干広く描かれている。具体的には、振動領域１３ｃは、素子基板２３の外縁に沿って互いに隣り合う素子端子２１の間に位置する部分を含むように、図３よりも拡張されている。
図２から理解されるように、本実施形態においては、図４における接合部材９の外縁を示す図形は、包囲部材１５の外縁及び端子基板７の外縁を示していると捉えられてよい。また、図４におけるバンプ１１を示す図形は、本体基板５の本体端子３５ａ及び端子基板７のパッド４３を示していると捉えられてよい。従って、以下の説明において、平面透視におけるバンプ１１の大きさ及び位置の説明は、本体端子３５ａ及びパッド４３の大きさ及び位置に援用されてよい。
なお、既述のように、本体端子３５ａは、配線パターン３５ｂとの境界が不明確であってよい。また、本体端子３５ａは、バンプ１１に比較して十分に大きくすることもできる。従って、逆説的であるが、導体層３５のうち、平面透視においてバンプ１１と重なっている領域が本体端子３５ａであると定義されてよい。同様に、パッド４３についても、端子基板７の上面に位置している導体層３９のうち、平面透視においてバンプ１１と重なっている領域がパッド４３と定義されても構わない。
接合部材９は、例えば、貫通孔４５として、２つの貫通孔４５Ａ及び４５Ｂを有している。貫通孔４５Ａは、電子素子１３Ａに対応するものであり、平面透視において、電子素子１３Ａの振動領域１３ｃに重なっているとともに、電子素子１３Ａに電気的に接続されているバンプ１１を収容している。同様に、貫通孔４５Ｂは、電子素子１３Ｂに対応するものであり、平面透視において、電子素子１３Ｂの振動領域１３ｃに重なっているとともに、電子素子１３Ｂに電気的に接続されているバンプ１１を収容している。
各貫通孔４５の平面視における形状は適宜に設定されてよい。図示の例では、貫通孔４５の平面形状は、バンプ１１が４隅に位置する矩形状とされている。この他、例えば、貫通孔４５は、円形又は楕円形とされてもよい。また、貫通孔４５は、電子素子１３回りの方向において互いに隣り合うバンプ１１の間において径が小さくされてもよい。この場合、接合部材９の平面視における面積を大きくし、ひいては、本体基板５と端子基板７との接合面積を大きくすることができる。
貫通孔４５は、平面透視において、電子素子１３の外側にまで広がっている部分を有している。換言すれば、貫通孔４５は、少なくとも一部が包囲部材１５の下面１５ｂに重なっている。図示の例では、貫通孔４５は、その全周に亘って電子素子１３の外側に広がっている。貫通孔４５の電子素子１３よりも外側に位置する部分の面積等は適宜に設定されてよい。例えば、当該面積は、電子素子１３の面積よりも小さくてもよいし、同等でもよいし、広くてもよく、また、以下に述べるようなバンプ１１の配置が可能となる最小の面積とされてもよい。
平面透視において、貫通孔４５が電子素子１３の外側にまで広がっていることにより、バンプ１１（別の観点では本体端子３５ａ及びパッド４３）の少なくとも一部は、電子素子１３よりも外側に位置することが可能となっている。例えば、図示の例では、電子素子１３Ａに対応する複数のバンプ１１それぞれは、その全体が電子素子１３Ａよりも外側に位置している。電子素子１３Ｂに対応する複数のバンプ１１それぞれは、その一部が電子素子１３Ｂよりも外側に位置している。
電子素子１３Ｂに対応するバンプ１１のように、バンプ１１の一部が電子素子１３の外側に位置する場合において、その外側に位置する部分の大きさは適宜に設定されてよい。例えば、平面透視において、上記一部の面積（投影面積。以下、平面透視という場合の面積について、同様。）は、バンプ１１の面積の１／２未満であってもよいし、１／２以上であってもよいし、２／３以上であってもよい。
バンプ１１と貫通孔４５の内面とは、離れていてもよいし（図示の例）、接していてもよい。離れている場合の距離（最短距離。以下、特に断りが無い限り、同様。）は、適宜に設定されてよい。例えば、当該距離は、平面透視におけるバンプ１１の円相当径の１／２未満であってもよいし、１／２以上であってもよい。
バンプ１１の電子素子１３に対する位置は、適宜に設定されてよい。例えば、複数のバンプ１１は、電子素子１３を囲むように配置されていてもよいし（図示の例）、電子素子１３に対して所定方向の一方側にのみ配置されていてもよい。前者の場合において、複数のバンプ１１は、電子素子１３に対してその角部側（対角線の延長上）に位置していてもよいし（図示の例）、電子素子１３の１対の辺の対向方向の両側に位置していてもよい。
互いに電気的に接続される素子端子２１とバンプ１１との位置関係は適宜に設定されてよい。図示の例では、電子素子１３に対して同一の角部側に位置している素子端子２１とバンプ１１とが電気的に接続されている。別の観点では、複数の素子端子２１及び複数のバンプ１１は、複数の配線パターン３５ｂが互いに交差しないように接続されている。ただし、再配線層１７が２層以上の導体層３５を含むことなどにより、複数の配線パターン３５ｂが互いに交差するような接続も可能である。
既述のように、複数の素子端子２１は、電気的に浮遊状態のダミー端子を含んでいてよい。この素子端子２１は、いずれのバンプ１１にも電気的に接続されていない状態とされてもよいし、電気的に浮遊状態のバンプ１１に電気的に接続されていてもよい。また、ダミー端子に対応する、貫通導体３３、本体端子３５ａ、バンプ１１及び／又はパッド４３は、設けられなくてもよい。
電子素子１３の素子端子２１は、平面透視において、当然に電子素子１３（素子基板２３）の外縁内に収まっている。従って、上記の説明から理解されるように、バンプ１１は、平面透視において、少なくとも一部が素子端子２１よりも電子素子１３の外側に位置している。さらに、図示の例では、バンプ１１は、素子端子２１よりも振動領域１３ｃから離れている。例えば、互いに電気的に接続されている素子端子２１とバンプ１１とを比較したときに、バンプ１１と振動領域１３ｃとの距離は、素子端子２１と振動領域１３ｃとの距離の１．２倍以上、２倍以上又は５倍以上である。
また、図示の例では、バンプ１１は、平面透視において、素子端子２１に比較して大きくされている。例えば、互いに電気的に接続されているバンプ１１と素子端子２１とを比較したときに、平面透視において、バンプ１１の面積は、素子端子２１の面積の１．２倍以上、２倍以上又は５倍以上である。
（接合部材の材料）
接合部材９の材料は、有機材料であってもよいし、無機材料であってもよいし、両者を組み合わせたものであってもよい。また、接合部材９の材料は、母材にフィラーが混ぜ込まれたものであってもよいし、互いに異なる材料からなる複数の層が積層されて構成されたものであってもよい。図５（ａ）～図５（ｃ）は、それぞれ接合部材９の材料の例を示す模式図である。
図５（ａ）の例では、接合部材９は、母材としての樹脂４７と、フィラーとしてのガラスフリット４９とを有している。
樹脂４７は、例えば、熱硬化性樹脂である。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂及び不飽和ポリエステル樹脂を挙げることができる。包囲部材１５が樹脂によって構成されている場合において、樹脂４７は、包囲部材１５の樹脂と同一であってもよいし、異なっていてもよい。
ガラスフリット４９を構成するガラスは、ケイ酸塩を主成分とするものであり、石英ガラス、ソーダ石灰ガラス及びホウケイ酸ガラスを含む。当該ガラスは、例えば、樹脂４７よりも線膨張係数が低い。例えば、樹脂４７の線膨張係数が２５μ／℃以上であるのに対して、ガラスフリット４９の線膨張係数は３μ／℃以上８μ／℃以下である。
ガラスフリット４９の形状、粒径及び充填率は適宜に設定されてよい。図示の例では、ガラスフリット４９の形状は、針状（ガラスが粉砕されたような形状）とされている。ただし、ガラスフリット４９の形状は、球状等の他の形状とされてもよい。また、ガラスフリット４９の粒径（円相当径）の一例を挙げると、１μｍ以上１００μｍ以下である。ガラスフリット４９の体積充填率の一例を挙げると、例えば、５％以上９５％以下である。
接合部材９は、複数のガラスフリット４９を含むことによって、例えば、樹脂４７のみによって構成されている場合に比較して、その線膨張係数が電子素子１３及び端子基板７の線膨張係数に近くなっている。このような場合における各部材の線膨張係数の一例を挙げる。電子素子１３（素子基板２３）の線膨張係数は、３μ／℃以上１７μ／℃以下である。端子基板７の線膨張係数は、５μ／℃以上２０μ／℃以下である。樹脂４７及びガラスフリット４９の線膨張係数は、既述のとおりである。
図５（ｂ）の例では、接合部材９は、複数（図示の例では３つ）の層によって構成されている。より詳細には、接合部材９は、本体基板５側から端子基板７側へ順に、上層５１、中層５３及び下層５５を有している。
中層５３は、例えば、上層５１及び下層５５よりも厚く、バンプ１１の厚さに応じた厚さを接合部材９に確保することに寄与している。上層５１及び下層５５は、例えば、中層５３に比較して接着性が高い材料によって構成されている。
中層５３は、例えば、図５（ａ）に示した接合部材９と同様に、樹脂４７及び複数のガラスフリット４９を有する材料によって構成されている。ただし、中層５３は、接着機能を有している必要は無いから、樹脂４７は、図５（ａ）の樹脂４７とは別の樹脂とされても構わない。また、図示の例とは異なり、中層５３は、アモルファス状態又は結晶状態の無機材料から構成されてもよいし、複数の層が積層されて構成されていてもよい。中層５３の厚さが接合部材９の厚さに占める割合は適宜に設定されてよく、例えば、１／２以上、２／３以上又は４／５以上とされてよい。
上層５１及び下層５５は、例えば、樹脂のみによって構成されている。樹脂としては、例えば、樹脂４７の説明において例示したものが利用されてよい。
図５（ｃ）の例では、接合部材９は、樹脂製のプリント配線板のように、基材５７と、基材５７を覆う（別の観点では基材５７に含浸させた）樹脂４７とを有している。
基材５７は、例えば、ガラス布（図示の例）、ガラス不織布、合成繊維布又は紙であり、また、プリント配線板の基板として公知のものが利用されてよい。図５（ｃ）では、ガラス布の経糸の縦断面と緯糸の横断面とが模式的に示されている。ガラス布を構成するガラスについては、ガラスフリット４９を構成するガラスの説明が援用されてよい。ガラス布の経糸及び緯糸の径等は適宜に設定されてよい。例えば、ガラス布の糸の径（円相当径）は、１μｍ以上２０μｍ以下である。樹脂４７については、図５（ａ）の説明が援用されてよい。
接合部材９は、基材５７を有していることによって、例えば、樹脂４７のみによって構成されている場合に比較して、その線膨張係数が低くされ、ひいては、線膨張係数が電子素子１３及び端子基板７の線膨張係数に近くなっている。また、基材５７は、電子部品１の強度向上にも寄与している。なお、図５（ｃ）の接合部材９は、図５（ｂ）の中層５３として用いられてもよい。
（電子部品の製造方法）
図６は、電子部品１の製造方法の手順の一例を示すフローチャートである。図７（ａ）～図８（ｃ）は、図６を補足する模式的な断面図であり、図２に相当している。なお、図７（ａ）～図８（ｃ）では、図２に比較して細部を省略することがある。また、製造方法の進行に伴って、電子部品１を構成する材料の状態及び形状は変化するが、変化の前後で同一の符号を用いることがある。
ステップＳＴ１では、図７（ａ）に示すように、支持体５９を準備する。支持体５９は、例えば、平坦な上面を有する部材である。当該上面は、複数の電子部品１を配列可能な広さを有している。ただし、図７（ａ）では、１つの電子部品１に対応する範囲が示されている。支持体５９は、例えば、樹脂シート６１に粘着剤６３が塗布されて構成され、不図示の支持具に支持される。なお、支持体５９は、不図示の支持具の平坦な上面に接着材若しくは粘着材が塗布されて形成されていてもよい。
ステップＳＴ２では、図７（ｂ）に示すように、支持体５９の上面に電子素子１３Ａ及び１３Ｂを配置する。より詳細には、電子素子１３は、下面１３ｂ側を支持体５９の上面に向けて配置される。このときの電子素子１３Ａ及び１３Ｂの位置関係は、電子部品１における位置関係と同様である。ここでは、１つの電子部品１に対応する電子素子１３Ａ及び１３Ｂのみが図示されているが、複数の電子部品１に対応する電子素子１３Ａ及び１３Ｂが支持体５９の上面に配置される。
ステップＳＴ３では、図７（ｃ）に示すように、包囲部材１５となる材料を支持体５９上に供給して硬化させる。これにより、電子素子１３Ａ及び１３Ｂは、包囲部材１５に埋設される。ただし、電子素子１３の下面１３ｂは、支持体５９に密着していることから、包囲部材１５に覆われずに、包囲部材１５の下面１５ｂから露出する。また、別の観点では、包囲部材１５となる材料の硬化によって、電子素子１３Ａ及び１３Ｂ及び包囲部材１５の組み合わせが多数個取りされるウェハ６５が構成される。
包囲部材１５となる材料は、例えば、液状であってもよいし、粉体であってもよい。包囲部材１５となる材料の供給方法は適宜なものとされてよい。例えば、ディスペンサやスクリーン印刷によって液状の材料が供給されてもよいし、加熱により液状となるシート状成形体が配置されてもよい。
包囲部材１５となる材料の硬化は、例えば、加圧を行いつつ材料を加熱することによってなされる。その具体的方法は適宜なものとされてよい。例えば、支持体５９を支持する不図示の支持具のヒータによって加熱したり、及び／又は上方からヒータを有する型によって材料を押圧したりしてもよい。
ステップＳＴ４では、図７（ｄ）に示すように、支持体５９がウェハ６５から除去される。支持体５９の除去は、剥離によるものであってもよいし、支持体５９を溶融させたり、薬液に溶かしたりすることによって除去するものであってもよい。また、支持体５９が除去された面は、適宜に洗浄が行われてよい。
ステップＳＴ５では、図８（ａ）に示すように、ウェハ６５の、支持体５９が除去された面（合体面１９）に、再配線層１７が設けられる。再配線層１７の形成には、例えば、アディティブ法又はセミアディティブ法等の公知の方法が用いられてよい。再配線層１７の形成によって、本体基板５が構成される。
ステップＳＴ６では、図８（ｂ）に示すように、本体基板５と、端子基板７とを接合部材９及びバンプ１１によって接合する。別の観点では、本体基板５が多数個取りされるウェハ６５と、端子基板７が多数個取りされるウェハ６７とを、接合部材９が多数個取りされるウェハ６９及びバンプ１１によって接合する。
接合部材９となる材料は、例えば、回路基板のプリプレグのように半硬化状態（未硬化）のシート状とされている。このシートには、接合に先立って貫通孔４５が形成されている。貫通孔４５の形成方法は、適宜なものとされてよく、例えば、レーザ加工又は打ち抜き加工とされてよい。未硬化状態のシートの粘度等は適宜に設定されてよい。
そして、接合部材９となるシートは、例えば、本体基板５と端子基板７とに挟まれた状態で加熱されて硬化される。これにより、接合部材９は、本体基板５及び端子基板７に密着し（接着され）、ひいては、両者を接合する。なお、シートは、端子基板７及び本体基板５のいずれに先に当接されてもよい。接合部材９となる材料（シート以外も含む）を硬化させる際には、必要に応じて適宜な圧力で加圧がなされてもよい。
図示の例とは異なり、接合部材９は、端子基板７及び本体基板５のいずれかに印刷される液状の材料とされてもよい。この場合の印刷方法としては、スクリーン印刷が用いられてよい。また、接合部材９は、加熱によって溶融し、その後、加熱の終了によって固化して接着機能を発揮するシートによって構成されていてもよい。
バンプ１１は、まず、本体基板５（本体端子３５ａ）及び端子基板７（パッド４３）の一方に配置される。そして、本体基板５と端子基板７とを接合部材９となる材料を介して積層するときに、貫通孔４５に収容されるとともに、本体基板５及び端子基板７の他方に当接する。その後、加熱されることによって溶融し、その後、加熱の終了によって固化し、本体端子３５ａ及びパッド４３に接合される。
接合部材９の接合のための加熱と、バンプ１１の接合のための加熱とは、同一のステップとされてよい。例えば、リフロー炉による加熱によって、接合部材９及びバンプ１１の接合が略同時になされてよい。また、接合は、真空雰囲気下又は不活性ガス雰囲気下等の適宜な雰囲気下で行われてよい。
ステップＳＴ７では、図８（ｃ）に示すように、ウェハ６５、６７及び６９の積層体をダイシングして個片化する。これにより、電子部品１が作製される。なお、ダイシングは、公知の方法によって行われてよく、例えば、ダイシングブレードによって行われてもよいし、レーザによって行われてもよい。
上記の説明では、ウェハ単位で電子部品１が作製される態様について説明した。ただし、個々の電子部品１について、上述したステップが行われてもよい。
以上のとおり、本実施形態では、電子部品１は、電子素子１３、包囲部材１５、配線基板（端子基板７）、接合部材９及びバンプ１１を有している。電子素子１３は、第１面（下面１３ｂ）を有している。絶縁性の包囲部材１５は、第２面（下面１５ｂ）を有しており、下面１５ｂから下面１３ｂを露出させつつ電子素子１３の周囲に密着している。端子基板７は、下面１３ｂ及び下面１５ｂによって構成されている第３面（合体面１９）に対向している。絶縁性の接合部材９は、合体面１９と端子基板７との間に介在して両者を接合している。導電性のバンプ１１は、合体面１９と端子基板７との間に位置し、電子素子１３と端子基板７とを電気的に接続している。接合部材９は、合体面１９側から端子基板７側へ貫通し、バンプ１１を収容している貫通孔４５を有している。平面透視において貫通孔４５の少なくとも一部が下面１５ｂに重なっている（電子素子１３の外側に位置している。）。
従って、例えば、包囲部材１５の下面１５ｂによって貫通孔４５の密閉性を維持したまま、貫通孔４５を電子素子１３の外側へ拡張したり、及び／又は貫通孔４５の位置を電子素子１３の外側へずらしたりすることができる。すなわち、貫通孔４５の設計の自由度が向上する。別の観点では、包囲部材１５は、電子素子１３の保護に加えて、密閉されるべき貫通孔４５の一部を電子素子１３の外側に位置させることにも寄与する。貫通孔４５の設計の自由度が向上することによって、バンプ１１の配置の自由度も向上し、ひいては、電子素子１３の設計の自由度も向上する。
本実施形態では、平面透視においてバンプ１１の少なくとも一部が包囲部材１５の下面１５ｂに重なっている（電子素子１３の外側に位置している。）。
上記のように貫通孔４５の少なくとも一部が下面１５ｂに重なっていることから、貫通孔４５に収容されるバンプ１１の少なくとも一部を下面１５ｂに重ねることも可能になる。別の観点では、包囲部材１５は、電子素子１３の保護及び貫通孔４５の設計の自由度の向上に加えて、バンプ１１に接合される再配線層１７の一部を電子素子１３の外側に位置させることに寄与する。これにより、電子素子１３の設計の自由度が更に向上する。例えば、電子素子１３の素子端子２１は、バンプ１１との接合に適した形状、寸法及び材料とされる必要性が低減される。また、素子端子２１は、電子素子１３を支持しなくてよいから、４隅に設けられる必要性が低減される。その結果、例えば、電子素子１３の下面１３ｂの広さに対して振動領域１３ｃを広く確保することが容易化される。換言すれば、振動領域１３ｃに対して電子素子１３を小型化することができる。これにより、素子基板２３が多数個取りされるウェハから取り出せる電子素子１３の数が多くなり、生産性が向上する。
本実施形態では、電子素子１３の下面１３ｂは、電子素子１３に入力された電気信号に応じて振動する振動領域１３ｃを有している。貫通孔４５は、平面透視において振動領域１３ｃにも重なっている。
この場合、例えば、貫通孔４５の一部が電子素子１３の外側に位置していることによって、電子素子１３の下面１３ｂの広さに対して貫通孔４５を広くすることが容易化され、ひいては、下面１３ｂに対して振動領域１３ｃを広くすることが容易化される。換言すれば、既述のように、電子素子１３の小型化を図ることができ、生産性が向上する。また、振動領域１３ｃの振動を容易化するための空間と、バンプ１１を収容するための空間とが１つの貫通孔４５によって確保される。これにより、接合部材９の平面視における形状を簡素化したり、貫通孔４５を大きくしたりすることができる。その結果、例えば、接合部材９となる材料（例えば未硬化状態のシート）に対する孔の形成が容易化される。
本実施形態では、包囲部材１５は、電子素子１３の側面を電子素子１３の全周に亘って覆っているとともに、電子素子１３の下面１３ｂとは反対側の面（上面１３ａ）を覆っている。
従って、例えば、包囲部材１５による電子素子１３の保護が強化される。また、例えば、包囲部材１５と電子素子１３との固定の強度も向上する。また、例えば、貫通孔４５が電子素子１３の下面１３ｂから包囲部材１５の下面１５ｂに跨っている場合においては、電子素子１３の側面と包囲部材１５の側面との間で剥離が生じると、その剥離によって生じた隙間と貫通孔４５とが通じる。包囲部材１５が電子素子１３の側面の全周及び上面１３ａを覆っていると、貫通孔４５と通じている隙間が電子部品１の外部へ通じてしまう蓋然性が低減される。ひいては、貫通孔４５の密閉性に関する信頼性が向上する。
本実施形態では、接合部材９は、樹脂４７と、当該樹脂４７に混ぜ込まれている複数のガラスフリット４９と、を有している。
従って、例えば、ガラスフリット４９によって接合部材９の線膨張係数を調整し、接合部材９と本体基板５との熱膨張差、及び／又は接合部材９と端子基板７との熱膨張差を低減することができる。これにより、例えば、熱膨張差に起因する剥離及び／又は熱応力が生じる蓋然性を低下させることができる。電子素子１３がＳＡＷ素子である場合においては、素子基板２３に生じる熱応力がＳＡＷの伝搬特性に影響を及ぼすから、熱応力の低減によって、電子部品１の電気的特性の信頼性が向上する。
また、本実施形態では、端子基板７は、第３面（合体面１９）とは反対側の面のうち、平面透視において合体面１９に重なる領域に、電子素子１３と電気的に接続されている外部端子３を有している。
端子基板７は、上記のような構成を有している場合、電子素子１３とともにチップ型の電子部品１を構成しているということができる。貫通孔４５の少なくとも一部を電子素子１３よりも外側に位置させて、振動領域１３ｃを相対的に大きくできることから、振動領域１３ｃは、チップ型の電子部品１においても大きくできる。別の観点では、本実施形態では、振動領域１３ｃに対してチップ型の電子部品１を小型化することができる。
本実施形態では、電子部品１の製造方法は、配置ステップ（ＳＴ２）、形成ステップ（ＳＴ３）、除去ステップ（ＳＴ４）及び接合ステップ（ＳＴ６）を有している。配置ステップでは、支持体５９上に電子素子１３の第１面（下面１３ｂ）を密着させる。形成ステップでは、支持体５９上の電子素子１３の周囲に絶縁材料を供給して硬化させ、包囲部材１５を形成する。除去ステップでは、電子素子１３の下面１３ｂ及び当該下面１３ｂを露出させている包囲部材１５の第２面（下面１５ｂ）から支持体５９を除去する。接合ステップでは、下面１３ｂ及び下面１５ｂによって構成されている第３面（合体面１９）と、端子基板７との間に接合部材９となる絶縁性の材料を配置して合体面１９と端子基板７とを接合するとともに、合体面１９と端子基板７との間に導電性のバンプ１１を配置して電子素子１３と端子基板７とを電気的に接続する。接合ステップにおいて、接合部材９となる材料は、合体面１９側から端子基板７側へ当該接合部材９となる材料を貫通し、バンプ１１を収容する貫通孔４５が形成されている。平面透視において貫通孔４５の少なくとも一部は包囲部材１５の下面１５ｂに重なる（電子素子１３の外側に位置する。）。
このような製造方法によれば、例えば、実施形態に係る電子部品１の実現が容易化される。例えば、予め成形（硬化）された包囲部材１５と電子素子１３とを接着剤を介して接合する態様（このような態様も本開示に係る技術に含まれてよい。）に比較して、電子素子１３の形状に応じた形状を有している包囲部材１５の形成が容易であり、かつ電子素子１３と包囲部材１５との密着性を向上させることも容易である。更に、包囲部材１５となる材料により複数の電子素子１３同士を結合させてウェハ６５を構成することによって、複数の電子部品１の作製（再配線層１７の形成及び本体基板５と端子基板７との接合等）を一括して行うことも可能となる。
また、本実施形態では、接合部材９となる材料は、未硬化状態のシートである。
この場合、例えば、スクリーン印刷で接合部材９となる液状の材料を配置する態様（当該態様も本開示に係る技術に含まれてよい。）とは異なり、図５（ｃ）に示したような基材５７（ガラス布等）を接合部材９内に配置することが可能になる。また、例えば、フィラー（ガラスフリット４９等）の径を大きくすることもできる。その結果、例えば、接合部材９の線膨張係数の低減、及び／又は接合部材９の強度向上が容易化される。
＜第２実施形態＞
図９は、第２実施形態に係る電子部品２０１の構成を示す模式的な断面図であり、第１実施形態の図２に相当する。
第１実施形態では、電子素子１３Ａ及び１３Ｂは、共に同一の外部端子３（図２の例では３Ｂ）に電気的に接続された。本実施形態においても、電子素子１３Ａ及び１３Ｂは、共に外部端子３Ｂに電気的に接続されている。
ただし、第１実施形態では、電子素子１３Ａ及び１３Ｂの外部端子３Ｂに電気的に接続される２つの素子端子２１は、互いに別個の本体端子３５ａを介して端子基板７に対して電気的に接続された。これに対して、本実施形態では、電子素子１３Ａ及び１３Ｂの外部端子３Ｂに電気的に接続される２つの素子端子２１（ここでは不図示。図３及び図４参照）は、共に同一の本体端子３５ａを介して外部端子３Ｂに電気的に接続されている。
換言すれば、電子素子１３Ａ及び１３Ｂは、少なくとも一部が包囲部材１５の下面１５ｂに位置している導体層３５（より詳細には配線パターン３５ｂ及び本体端子３５ａからなる導体パターン）によって互いに接続されている。また、別の観点では、電子素子１３Ａ及び１３Ｂは、本体端子３５ａ、バンプ１１及びパッド４３を共用している。
上記の相違に起因して、本実施形態では、端子基板７内におけるパッド４３から外部端子３Ｂへの電気的な経路も第１実施形態と相違している。具体的には、第１実施形態では、２つのパッド４３から外部端子３Ｂへ（少なくとも一部が）互いに別個の経路が構成されたが、本実施形態では、１つのパッド４３から外部端子３Ｂへ１つの経路が構成されている。
また、第１実施形態では、電子素子１３毎に貫通孔４５が設けられたが、本実施形態では、複数（図示の例では２つ）の電子素子１３に共通に貫通孔２４５が設けられている。換言すれば、貫通孔２４５は、複数の電子素子１３に対応するバンプ１１を収容している。別の観点では、第１実施形態の接合部材９は、複数の貫通孔４５を有していたが、本実施形態の接合部材２０９は、１つの貫通孔２４５を有している。貫通孔２４５の形状は適宜なものとされてよく、例えば、第１実施形態の２つの貫通孔４５Ａ及び４５Ｂをつなげた形状（両者の間の隔壁の一部又は全部を無くした形状）とされている。
以上のとおり、本実施形態においても、電子部品２０１は、電子素子１３、包囲部材１５、端子基板７、接合部材２０９及びバンプ１１を有している。そして、平面透視において貫通孔２４５の少なくとも一部は包囲部材１５の下面１５ｂに重なっている（電子素子１３の外側に位置している。）。従って、第１実施形態と同様の効果が奏される。例えば、貫通孔２４５の設計の自由度を向上させることができる。
また、本実施形態では、電子部品１は、同一の包囲部材１５が密着している２以上の電子素子１３Ａ及び１３Ｂと、少なくとも一部が包囲部材１５の第２面（下面１５ｂ）に位置しており、２以上の電子素子１３Ａ及び１３Ｂを互いに接続している導体パターン（本体端子３５ａ及び配線パターン３５ｂ）とを有している。
従って、例えば、包囲部材１５は、電子部品１の保護及び貫通孔２４５の設計の自由度の向上に加えて、電子素子１３同士を接続するための導体パターンの配置にも寄与する。これにより、例えば、端子基板７の構成を簡素化できる。また、例えば、電子素子１３Ａ及び１３Ｂの電気的接続に端子基板７が及ぼす影響を低減することができる。その結果、例えば、本体基板５を端子基板７に実装する前後での本体基板５の電気的特性の変化が低減される。
＜第３実施形態＞
図１０は、第３実施形態に係る電子部品３０１の構成を示す模式的な断面図であり、第１実施形態の図２に相当する。図１１は、電子部品３０１の構成を示す模式的な平面透視図であり、第１実施形態の図４に相当する。
第１実施形態では、各貫通孔４５は、バンプ１１を収容するとともに、平面透視において振動領域１３ｃに重なった。一方、本実施形態では、接合部材３０９は、振動領域１３ｃに重なる第１貫通孔３４５（３４５Ａ及び３４５Ｂ）と、バンプ１１を収容する第２貫通孔（３４６Ａ及び３４６Ｂ）とを別個に有している。第１貫通孔３４５と第２貫通孔３４５Ｂとは互いに通じていない。
第１貫通孔３４５は、例えば、平面透視において、電子素子１３内に収まっている。ただし、第１貫通孔３４５の一部を電子素子１３の外側へ位置させることも可能である。第２貫通孔３４６は、例えば、平面透視において、少なくとも一部が電子素子１３の外側に位置している（包囲部材１５の下面１５ｂに重なっている。）。図示の例では、電子素子１３Ａに対応する第２貫通孔３４６Ａは、その全部が電子素子１３Ａの外側に位置している。電子素子１３Ｂに対応する第２貫通孔３４６Ｂは、その一部のみが電子素子１３Ｂの外側に位置している。
第１貫通孔３４５及び第２貫通孔３４６の形状及び大きさは適宜に設定されてよい。例えば、これらの形状は、矩形、円形又は楕円形等とされてよい。
以上のとおり、本実施形態においても、電子部品３０１は、電子素子１３、包囲部材１５、端子基板７、接合部材３０９及びバンプ１１を有している。そして、平面透視において第２貫通孔３４６の少なくとも一部は包囲部材１５の下面１５ｂに重なっている（電子素子１３の外側に位置している。）。従って、第１実施形態と同様の効果が奏される。例えば、第２貫通孔３４６の設計の自由度を向上させることができる。
また、本実施形態では、接合部材３０９は、平面透視において振動領域１３ｃに重なる第１貫通孔３４５と、バンプ１１を収容している第２貫通孔３４６とを有している。
この場合、例えば、第１実施形態に比較して、接合部材３０９に貫通孔が占める面積割合を低減して、本体基板５と端子基板７との接合の信頼性を向上させることができる。その結果、例えば、振動領域１３ｃに重なる第１貫通孔３４５の密閉性の信頼性を向上させることができる。また、例えば、振動領域１３ｃとバンプ１１とが別個の貫通孔に配置されるから、バンプ１１の周辺で生じた塵等が振動領域１３ｃへ侵入する蓋然性が低減される。振動領域１３ｃに重なる領域において、密閉性が向上したり、塵が侵入する蓋然性が低減されたりすることによって、腐食等によって振動領域１３ｃの電気的特性が変化する蓋然性を低減することができる。
なお、以上の実施形態において、端子基板７は配線基板の一例である。電子素子１３の下面１３ｂは第１面の一例である。包囲部材１５の下面１５ｂは第２面の一例である。合体面１９は第３面の一例である。
本開示に係る技術は、以上の実施形態に限定されず、種々の態様で実施されてよい。
上述した複数の実施形態は、適宜に組み合わされてよい。例えば、再配線層１７によって第２実施形態の２つの電子素子１３Ａ及び１３Ｂを互いに電気的に接続する構成は、第１実施形態及び第２実施形態に適用されてもよい。
具体的には、例えば、第１実施形態の接合部材９が設けられている態様において、電子素子１３Ａ側の、外部端子３Ｂに接続されている本体端子３５ａ、バンプ１１及びパッド４３を無くし、電子素子１３Ａに接続されている配線パターン３５ｂを電子素子１３Ｂに対応する貫通孔４５Ｂまで延ばすことにより、電子素子１３Ｂに対応する本体端子３５ａ、バンプ１１及びパッド４３が電子素子１３Ａに共用されてもよい。その逆に、電子素子１３Ｂに接続されている配線パターン３５ｂを電子素子１３Ａに対応する貫通孔４５Ａまで延ばしてもよい。
また、例えば、第１実施形態の接合部材９又は第３実施形態の接合部材３０９が設けられている態様において、２つの電子素子１３Ａ及び１３Ｂで本体端子３５ａ、バンプ１１及びパッド４３を共用せずに、本体端子３５ａ同士を接続する新たな配線パターン３５ｂを設けることなどにより、２つの電子素子１３Ａ及び１３Ｂを電気的に接続してもよい。
また、例えば、第２実施形態の２以上の電子素子１３に共通に設けられる貫通孔２４５は、第１実施形態のように、２つの電子素子１３間において本体端子３５ａ、バンプ１１及びパッド４３が共用されていない態様に適用されてもよい。第２実施形態では、平面透視において振動領域１３ｃ及びバンプ１１の双方に重なる貫通孔同士がつながって１つの貫通孔とされた。同様に、第３実施形態に示した第１貫通孔３４５同士がつなげられたり、第２貫通孔３４６同士がつなげられたりしてもよい。
電子素子は、圧電素子又は弾性波素子に限定されない。例えば、電子素子は、半導体素子（ＩＣ等）、抵抗素子、インダクタ若しくはコンデンサであってもよい。圧電素子は、ＳＡＷ素子に限定されない。例えば、圧電素子は、圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）であってもよいし、弾性境界波素子（ただし、広義のＳＡＷ素子に含まれる）であってもよい。
配線基板は、チップ型の電子部品を構成するための端子基板に限定されない。例えば、配線基板は、携帯機器等の電子機器のマザーボード（メインボード、主基板）として機能するものであってもよい。
平面透視において、貫通孔が電子素子の外側に位置しているからといって、貫通孔に収容されるバンプ、当該バンプと接合される本体端子及びパッドまで電子素子の外側に位置している必要はない。これらは、平面透視において電子素子に収まっていてもよい。
実施形態では、第３面（合体面１９）に再配線層１７が設けられ、再配線層１７が含む本体端子３５ａと端子基板７のパッド４３とが接合された。ただし、そのような再配線層１７が設けられず、素子端子２１が本体端子とされて、素子端子２１とパッド４３とがバンプ１１によって接合されてもよい。
１…電子部品、７…端子基板（配線基板）、９…接合部材、１１…バンプ、１３…電子素子、１３ｂ…（電子素子の）下面（第１面）、１５…包囲部材、１５ｂ…（包囲部材の）下面（第２面）、１９…合体面（第３面）、４５…貫通孔。

Claims (8)

  1. 第１面を有している電子素子と、
    平面透視において前記電子素子の外側に位置する第２面を有しており、前記電子素子の周囲に密着している絶縁性の包囲部材と、
    前記第１面及び前記第２面によって構成されている第３面に対向している配線基板と、
    前記第３面と前記配線基板との間に介在して両者を接合している絶縁性の接合部材と、
    前記第３面と前記配線基板との間に位置し、前記電子素子と前記配線基板とを電気的に接続している導電性のバンプと、
    を有しており、
    前記接合部材は、前記第３面側から前記配線基板側へ貫通し、前記バンプを収容している貫通孔を有しており、
    平面透視において前記貫通孔の少なくとも一部が前記第２面に重なり、
    平面透視において前記バンプの少なくとも一部が前記第２面に重なる、
    電子部品。
  2. 前記第１面は、前記電子素子に入力された電気信号に応じて振動する振動領域を有しており、
    前記貫通孔は、平面透視において前記振動領域にも重なっている
    請求項１に記載の電子部品。
  3. 前記包囲部材は、前記電子素子の側面を前記電子素子の全周に亘って覆っているとともに、前記電子素子の前記第１面とは反対側の面を覆っている
    請求項１または２に記載の電子部品。
  4. 同一の前記包囲部材が密着している２以上の前記電子素子と、
    少なくとも一部が前記第２面に位置しており、前記２以上の電子素子を互いに接続している導体パターンと、
    を有している請求項１～３のいずれか１項に記載の電子部品。
  5. 前記接合部材は、樹脂と、当該樹脂に混ぜ込まれている複数のガラスフリットと、を有している
    請求項１～４のいずれか１項に記載の電子部品。
  6. 前記配線基板は、前記第３面とは反対側の面のうち、平面透視において前記第３面に重なる領域に、前記電子素子と電気的に接続されている外部端子を有している
    請求項１～５のいずれか１項に記載の電子部品。
  7. 支持体上に電子素子の第１面を密着させる配置ステップと、
    前記支持体上の前記電子素子の周囲に絶縁材料を供給して硬化させ、包囲部材を形成する形成ステップと、
    前記電子素子の前記第１面及び、前記包囲部材の、前記電子素子の外側に位置する第２面から前記支持体を除去する除去ステップと、
    前記第１面及び前記第２面によって構成されている第３面と、配線基板との間に接合部材となる絶縁性の材料を配置して前記第３面と前記配線基板とを接合するとともに、前記第３面と前記配線基板との間に導電性のバンプを配置して前記電子素子と前記配線基板とを電気的に接続する接合ステップと、
    を有しており、
    前記接合ステップにおいて、
    前記接合部材となる材料には、前記第３面側から前記配線基板側へ当該接合部材となる材料を貫通し、前記バンプを収容する貫通孔が形成されており、
    平面透視において前記貫通孔の少なくとも一部が前記第２面に重なり、
    平面透視において前記バンプの少なくとも一部が前記第２面に重なる、
    電子部品の製造方法。
  8. 前記接合部材となる材料は、未硬化状態のシートである
    請求項７に記載の電子部品の製造方法。
JP2021508960A 2019-03-25 2020-03-09 電子部品及びその製造方法 Active JP7170845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019056676 2019-03-25
JP2019056676 2019-03-25
PCT/JP2020/009965 WO2020195740A1 (ja) 2019-03-25 2020-03-09 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020195740A1 JPWO2020195740A1 (ja) 2020-10-01
JP7170845B2 true JP7170845B2 (ja) 2022-11-14

Family

ID=72610115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021508960A Active JP7170845B2 (ja) 2019-03-25 2020-03-09 電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US20220190805A1 (ja)
JP (1) JP7170845B2 (ja)
CN (1) CN113748599A (ja)
WO (1) WO2020195740A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120981A (ja) 2004-10-25 2006-05-11 Alps Electric Co Ltd 電子部品及びその製造方法
WO2012132147A1 (ja) 2011-03-28 2012-10-04 株式会社村田製作所 電子部品及びその製造方法
JP2014216971A (ja) 2013-04-27 2014-11-17 京セラ株式会社 弾性表面波装置
JP2018201083A (ja) 2017-05-26 2018-12-20 太陽誘電株式会社 電子部品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823259A (ja) * 1994-07-08 1996-01-23 Kokusai Electric Co Ltd 弾性表面波装置とその製造方法
JP5865698B2 (ja) * 2011-12-26 2016-02-17 京セラ株式会社 弾性波装置、電子部品および弾性波装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120981A (ja) 2004-10-25 2006-05-11 Alps Electric Co Ltd 電子部品及びその製造方法
WO2012132147A1 (ja) 2011-03-28 2012-10-04 株式会社村田製作所 電子部品及びその製造方法
JP2014216971A (ja) 2013-04-27 2014-11-17 京セラ株式会社 弾性表面波装置
JP2018201083A (ja) 2017-05-26 2018-12-20 太陽誘電株式会社 電子部品

Also Published As

Publication number Publication date
US20220190805A1 (en) 2022-06-16
JPWO2020195740A1 (ja) 2020-10-01
WO2020195740A1 (ja) 2020-10-01
CN113748599A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US7486160B2 (en) Electronic component and manufacturing method thereof
CN110447169B (zh) 弹性波装置、分波器以及通信装置
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
JPH0799420A (ja) 弾性表面波素子実装回路
WO2006001125A1 (ja) 圧電デバイス
JPH10270975A (ja) 電子部品とその製造方法
US10812042B2 (en) Electronic component
JP2013251323A (ja) 電子部品
WO2015008351A1 (ja) 電子部品及びその製造方法
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
WO2015162958A1 (ja) 水晶振動装置及びその製造方法
JP7170845B2 (ja) 電子部品及びその製造方法
US9386703B2 (en) Electronic device
JP7238097B2 (ja) 電子部品及びその製造方法
JPH05291864A (ja) 弾性表面波素子実装回路とその製造方法
WO2020262607A1 (ja) 弾性波装置及び弾性波装置の製造方法
US11271542B2 (en) Acoustic wave device and method of fabricating the same
JP2000236230A (ja) 弾性表面波フィルタ
JP5716875B2 (ja) 電子部品及び電子モジュール
JP7252871B2 (ja) 基体構造体及び基体構造体を用いた電子デバイス
JP2013197921A (ja) 電子部品の製造方法及び電子部品
JP7055499B1 (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
US20230143137A1 (en) Electronic component, electronic device, and method for manufacturing electronic component
JP5805497B2 (ja) 電子部品の実装構造体
JP2004153413A (ja) 弾性表面波装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150