WO2015008351A1 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
WO2015008351A1
WO2015008351A1 PCT/JP2013/069419 JP2013069419W WO2015008351A1 WO 2015008351 A1 WO2015008351 A1 WO 2015008351A1 JP 2013069419 W JP2013069419 W JP 2013069419W WO 2015008351 A1 WO2015008351 A1 WO 2015008351A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
circuit board
frame member
main surface
electrically connected
Prior art date
Application number
PCT/JP2013/069419
Other languages
English (en)
French (fr)
Inventor
基嗣 津田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to PCT/JP2013/069419 priority Critical patent/WO2015008351A1/ja
Priority to CN201380078265.7A priority patent/CN105379116B/zh
Priority to KR1020167000781A priority patent/KR101804496B1/ko
Publication of WO2015008351A1 publication Critical patent/WO2015008351A1/ja
Priority to US14/994,642 priority patent/US9654081B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02913—Measures for shielding against electromagnetic fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H10N30/883—Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings

Definitions

  • the present invention relates to an electronic component having a functional circuit formed on a circuit board and a method for manufacturing the same, and more particularly to an electronic component having an electromagnetic shield structure and a method for manufacturing the same.
  • Patent Document 1 discloses a surface acoustic wave device as an example of such an electronic component.
  • an electrode structure including an IDT InterDigital Transducer
  • a functional circuit for functioning as a surface acoustic wave element is realized.
  • the electronic component described in Patent Document 1 is mounted on a mounting substrate by flip chip bonding. In this case, it arrange
  • a method of forming a sealing layer with a conductive resin material so as to cover an electronic component is also known.
  • the functional circuit portion in the electronic component can be electromagnetically shielded on the electronic component side.
  • An object of the present invention is to provide an electronic component that is excellent in electromagnetic shielding performance as a single electronic component and that can reduce the size of the electronic component itself, and a method for manufacturing the same.
  • the electronic component according to the present invention includes a circuit board, a functional circuit, a signal wiring, a ground wiring, a frame member, and a shield member.
  • the circuit board has first and second main surfaces facing each other and a side surface connecting the first and second main surfaces.
  • the functional circuit is formed on the first main surface of the circuit board.
  • the signal wiring is formed on the first main surface of the circuit board and is electrically connected to the functional circuit.
  • the ground wiring has a wiring portion formed on the first main surface of the circuit board, is electrically connected to the functional circuit, and is electrically connected to a ground potential.
  • the frame member is provided so as to secure an area between the outer peripheral edge of the first main surface of the circuit board and to surround the functional circuit.
  • the ground wiring is provided so as to extend from the inside to the outside of the frame member.
  • the shield member is provided so as to reach the region outside the frame member on the first main surface of the circuit board through the side surface from the second main surface of the circuit board, and the frame.
  • the region outside the member is electrically connected to the ground wiring and includes a conductive material.
  • a partition wall provided to extend from the outer peripheral edge of the frame member toward the outer peripheral edge of the first main surface is further provided.
  • the partition wall divides the region outside the frame member into a first partition and a second partition.
  • the ground wiring is disposed in the first section, and the signal wiring is provided so as to be continuous with the second section.
  • the shield member is provided so as to cover the entire second main surface and the side surface of the circuit board.
  • a lid member joined to the frame member is further provided so as to close the opening of the frame member.
  • the frame member has a first through-hole through which the signal wiring faces and a second through-hole through which the ground wiring faces, First and second conductive members filled in the second through hole are further provided.
  • the lid member has third and fourth through holes that are continuous with the first and second through holes, and the first and second conductive members are provided. Are formed to be continuous with the third and fourth through holes, respectively.
  • the method for manufacturing an electronic component according to the present invention includes the following steps.
  • A preparing a circuit board having first and second main surfaces that oppose each other and side surfaces connecting the first and second main surfaces;
  • B forming a functional circuit on the first main surface of the circuit board;
  • C forming a signal wiring electrically connected to the functional circuit and a ground wiring electrically connected to the functional circuit and connected to the ground potential on the first main surface of the circuit board;
  • D forming a frame member on the first main surface of the circuit board so as to surround the functional circuit and to secure a region between the outer peripheral edge of the circuit board;
  • E Conductive so as to extend from the second main surface of the circuit board through the side surface to an area outside the frame member of the first main surface and to be electrically connected to the ground wiring.
  • steps (A) to (E) are performed on a mother circuit board, and a plurality of electronic component forming portions are formed on the mother circuit board with a shield member. It is formed so as to reach between adjacent electronic component constituent parts, and is cut into individual electronic parts while cutting the mother circuit board on which the plurality of electronic part forming parts are formed and the shield member.
  • the method further includes a step of forming a lid member so as to close the opening of the frame member.
  • a partition wall extending from the frame member toward the outer peripheral edge of the first main surface of the circuit board is used to define the region by the partition wall. And a step of partitioning into the second space.
  • the partition wall is formed so that the ground wiring is positioned in the first section and the signal wiring is positioned in the second section.
  • the frame member is provided so as to surround the functional circuit, and the shield member is provided from the second main surface to the outside region of the frame member as described above. Therefore, the functional circuit can be effectively electromagnetically shielded without increasing the size of the electronic component. Therefore, it is not necessary to provide a shield member for electromagnetically shielding the electronic component on the mounting substrate side.
  • FIG. 1A is a plan view for explaining a manufacturing process according to the first embodiment of the present invention.
  • FIGS. 1B and 1C are cross-sectional views along line B1-B1 in FIG.
  • FIG. 6 is a cross-sectional view taken along line C1-C1.
  • FIG. 2A is a plan view for explaining a manufacturing process according to the first embodiment of the present invention.
  • FIGS. 2B and 2C are lines B2-B2 in FIG. 2A.
  • FIG. 6 is a cross-sectional view taken along line C2-C2.
  • FIG. 3A is a plan view for explaining a manufacturing process according to the first embodiment of the present invention
  • FIG. 3B is a cross-sectional view taken along line B3-B3 in FIG. It is.
  • FIG. 4B are front cross-sectional views for explaining each step of the electronic component manufacturing method according to the first embodiment of the present invention.
  • FIG. 5A and FIG. 5B are front cross-sectional views for explaining each process of the electronic component manufacturing method according to the first embodiment of the present invention.
  • FIG. 6A and FIG. 6B are front cross-sectional views for explaining each process of the electronic component manufacturing method according to the first embodiment of the present invention.
  • FIG. 7 is a plan view for explaining the electronic component manufacturing method according to the first embodiment of the present invention.
  • 8A and 8B are cross-sectional views taken along the lines A4-A4 and B4-B4 in FIG.
  • FIG. 9 is a plan view for explaining the electronic component manufacturing method according to the first embodiment of the present invention.
  • FIG. 10A is a plan view for explaining the manufacturing process of the electronic component according to the first embodiment of the present invention
  • FIGS. 10B and 10C are FIGS. It is each sectional drawing which follows the B5-B5 line and C5-C5 line in the inside.
  • FIG. 11A is a plan view for explaining a manufacturing process of an electronic component according to the second embodiment of the present invention.
  • FIGS. 11B and 11C are FIGS.
  • FIG. 6 is a cross-sectional view taken along line B6-B6 and line C6-C6.
  • FIG. 12A is a plan view for explaining an electronic component manufacturing method according to the second embodiment of the present invention
  • FIGS. 12B and 12C are views in FIG. FIG.
  • FIG. 5 is a cross-sectional view taken along line B7-B7 and line C7-C7.
  • FIG. 13: is sectional drawing for demonstrating the manufacturing process of the electronic component which concerns on the 2nd Embodiment of this invention.
  • FIG. 14A and FIG. 14B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 15A and FIG. 15B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIGS. 16A and 16B are front sectional views for explaining a method of manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 17A and FIG. 17B are front sectional views for explaining a method for manufacturing an electronic component according to the second embodiment of the present invention.
  • FIG. 18A is a plan view for explaining a method of manufacturing an electronic component according to the third embodiment of the present invention.
  • FIGS. 18B and 18C are views in FIG.
  • FIG. 5 is a cross-sectional view taken along line B8-B8 and line C8-C8.
  • FIG. 19 is a plan view for explaining the electronic component manufacturing method according to the fourth embodiment of the present invention.
  • 20A to 20C are cross-sectional views taken along the lines A9-A9, B9-B9 and C9-C9 in FIG.
  • FIG. 21 is a plan view for explaining the method for manufacturing an electronic component according to the fourth embodiment of the present invention.
  • FIG. 22 (a) to 22 (c) are cross-sectional views taken along lines A10-A10, B10-B10, and C10-C10 in FIG.
  • FIG. 23 is a plan view for explaining the electronic component manufacturing method according to the fourth embodiment of the present invention.
  • 24 (a) to 24 (c) are cross-sectional views taken along lines A11-A11, B11-B11, and C11-C11 in FIG.
  • FIG. 25 is a plan view for explaining the electronic component manufacturing method according to the fourth embodiment of the present invention.
  • FIG. 26 is a plan view for explaining the method for manufacturing an electronic component according to the fifth embodiment of the present invention.
  • FIGS. 28B and 28C are views in FIG. It is each sectional drawing which follows the B13-B13 line and the C13-C13 line.
  • the surface acoustic wave device shown in FIG. 10 is created as an electronic component.
  • a mother piezoelectric substrate 1 is prepared.
  • a piezoelectric substrate made of an appropriate piezoelectric material such as LiTaO 3 can be used.
  • a metal film made of Al or the like is formed on the entire upper surface, which is the first main surface of the mother piezoelectric substrate 1, and is patterned by photolithography. Thereby, the electrode structure shown in FIGS. 1A to 1C is formed.
  • This electrode structure includes an IDT 2 composed of a pair of comb-shaped electrodes, a wiring electrode 3, and pad electrodes 4a and 4b.
  • the wiring electrode 3 includes a signal wiring 3a and a ground wiring 3b.
  • the shield wiring 5 is formed so as to surround one surface acoustic wave element including a plurality of IDTs 2 as a functional circuit.
  • first and second conductive members 8a and 8b used as bumps are formed on the pad electrodes 4a and 4b. That is, the pad electrodes 4a and 4b function as a bonding layer serving as an under bump metal layer.
  • a photosensitive resin is applied to the upper surface of the piezoelectric substrate 1 and patterned by photolithography.
  • the photosensitive resin an appropriate photosensitive resin such as a photosensitive polyimide resin can be used.
  • the frame member 7 shown in FIGS. 2A to 2C is formed.
  • the frame member 7 has a rectangular frame shape.
  • a first through hole 7 a and a second through hole 7 b are formed in the corner portion of the frame member 7.
  • At least a part of the pad electrode 4a is exposed inside the first through hole 7a.
  • the pad electrode 4 a is connected to the signal wiring 3 a connected to the signal potential among the wiring electrodes 3.
  • at least a part of the pad electrode 4b is exposed inside the second through hole 7b.
  • the pad electrode 4b is connected to the ground wiring 3b connected to the ground potential.
  • first and second through holes 7a and 7b are covered with a resist. Thereafter, the first and second through holes 7a and 7b are filled with metal by plating.
  • the metal an appropriate metal such as an alloy containing Ni or Cu as a main component can be used. Thereafter, the resist is peeled off.
  • the first and second functions as the bump or under bump metal layers inside the first and second through holes 7a and 7b.
  • Conductive members 8a and 8b are formed.
  • the electronic component finally obtained can be easily mounted by flip chip bonding.
  • FIG. 4A a dicing tape 9 is attached from the upper surface side of the piezoelectric substrate 1.
  • FIG. 4 (a) the same part as the cross-sectional part shown in FIG. 3 (b) is shown.
  • FIG.4 (b) the cross-sectional part corresponded in the part in alignment with FIG.2 (c) is shown in figure.
  • dicing tape 9 As the dicing tape 9, a known dicing tape in which the lower surface, which is one of the main surfaces, is an adhesive surface can be used.
  • the lower surface of the dicing tape 9 is attached to the first and second conductive members 8 a and 8 b and the frame member 7.
  • a space X and a space Y are formed between the lower surface of the dicing tape 9 and the mother piezoelectric substrate 1 and the frame member 7.
  • the dicing tape 9 is not diced, and the mother piezoelectric substrate 1 is diced into individual electronic components.
  • the mother piezoelectric substrate 1 is divided into individual electronic component unit piezoelectric substrates 1A.
  • the piezoelectric substrate 1A corresponds to a circuit board.
  • the conductive paste is applied from the lower surface side of the piezoelectric substrate 1A without peeling off the dicing tape 9, and the conductive paste is disposed on the space Y, the dicing surface of the piezoelectric substrate 1A and the lower surface which is the second main surface. Curing by heating or cooling.
  • the shield member 10 can be formed at a time at predetermined positions of a plurality of electronic components.
  • a composition in which a conductive material is contained in a thermosetting resin, a thermoplastic resin, or various chemical curable resins can be used.
  • FIGS. 5 (a) and 5 (b) are cross-sectional views of a portion corresponding to FIGS. 5 (a) and 5 (b).
  • the shield member 10 covers the lower surface as the second main surface of the piezoelectric substrate 1A.
  • the shield member 10 is filled in a gap between the adjacent piezoelectric substrates 1A and 1A. Accordingly, the shield member 10 extends from the lower surface of the piezoelectric substrate 1A through the side surface to the upper surface 1a.
  • the shield member 10 reaches the region 1c outside the portion where the frame member 7 is provided on the upper surface 1a as the first main surface of the piezoelectric substrate 1A. However, the shield member 10 does not reach the region 1d inside the frame member 7.
  • the shield member 10 is electrically connected to the ground wiring 3b and the shield wiring 5 connected to the ground potential. Note that the pad electrode 4 a connected to the signal wiring 3 a is not exposed in the space Y outside the frame member 7 and is not electrically connected to the shield member 10.
  • the shield member 10 is diced into individual electronic component units.
  • the dicing tape 9 is preferably not peeled from the electronic component. That is, as shown in FIGS. 8A and 8B, the shield member 10 is diced between the adjacent piezoelectric substrates 1A and 1A. In this way, the shield member 10A for each electronic component unit is formed.
  • FIG. 9 is a plan view schematically showing a state after dicing the shield member 10 into a plurality of shield members 10A. Here, illustration of the dicing tape 9 is omitted.
  • the electronic components are peeled off from the dicing tape 9.
  • the electronic component 11 of the first embodiment shown in FIGS. 10A to 10C can be obtained.
  • a functional circuit having a plurality of IDTs 2 is formed on the upper surface 1a of the piezoelectric substrate 1A as a circuit board.
  • a filter having a ladder circuit configuration is formed.
  • the shield member 10A covers the entire surface of the lower surface 1b, which is the second main surface of the piezoelectric substrate 1A, with the upper surface of the piezoelectric substrate 1A on which the functional circuit is configured. The entire four side surfaces of the piezoelectric substrate 1A are also covered with the shield member 10A.
  • a shield member 10A is formed on the upper surface 1a of the piezoelectric substrate 1A so as to reach the region 1c. Therefore, the functional circuit can be reliably electromagnetically shielded from the outside by the shield member 10A.
  • the electronic component 11 when the electronic component 11 is mounted, the electronic component 11 can be reversed from the orientation shown in FIGS. 10B and 10C and mounted on the mounting substrate by a flip chip bonding method.
  • the functional circuit is surrounded by the shield member 10A in the mounted state without providing the shield member on the mounting substrate side. Therefore, it is not necessary to prepare a mounting substrate having a complicated structure as the mounting substrate, and it is not necessary to provide a shield member that covers the electronic component 11 separately from the electronic component 11.
  • the shield member 10A is formed lower than the upper end of the frame member 7 on the surface side where the functional circuit of the piezoelectric substrate 1A is formed. Therefore, even if the shield member 10A is provided, the thickness of the electronic component 11 does not increase so much. Therefore, the electronic component 11 can be reduced in height.
  • FIG. 11A is a plan view of the second embodiment of the present invention
  • FIGS. 11B and 11C are cross sections taken along lines B6-B6 and C6-C6 in FIG. 11A, respectively.
  • FIG. 11A In the electronic component 21 of the present embodiment, the lid member 22 is formed above the piezoelectric substrate 1A.
  • the shield member 10B is provided on the upper surface 1a side of the piezoelectric substrate 1A so as to reach the region 1c as in the first embodiment.
  • the shield member 10B is formed to have a protruding frame 10B1 protruding upward from a portion covering the side surface of the piezoelectric substrate 1A.
  • a lid member 22 is formed in a region surrounded by the protruding frame 10B1.
  • the upper surface of the lid member 22 is set lower than the upper ends of the first and second conductive members 8a and 8b. Further, the lower surface of the lid member 22 is in contact with the upper end of the frame member 7.
  • the lid member 22 is made of an insulating resin. Since the sealing space surrounded by the piezoelectric substrate 1, the frame member 7, and the lid member 22 is provided, in this embodiment, moisture resistance and the like in the electronic component 21 can be improved, and the functional circuit in the sealing space It is possible to stabilize the electrical characteristics.
  • the heat transfer by the ground wiring 3b can suppress the temperature rise of the functional circuit formed on the first main surface of the piezoelectric substrate 1A, and can stabilize the fluctuation of the electrical characteristics due to the temperature of the electronic component 11.
  • the thermal conductivity of the ground wiring 3b is higher than the thermal conductivity of the piezoelectric substrate 1A.
  • the height can be reduced and a good electromagnetic shielding function can be achieved.
  • the electrode structure and the frame member 7 are formed on the mother piezoelectric substrate 1 as in the first embodiment. Thereafter, a photosensitive resin sheet is bonded onto the frame member 7 and patterned by photolithography. Thereby, the lid member 22 can be formed. In the lid member 22, the above patterning is performed so as to form the third and fourth through holes 22a and 22b (see FIG. 13) connected to the first and second through holes 7a and 7b.
  • the first and second through holes 7a and 7b are filled with metal by a plating method.
  • the first and second conductive members 8a and 8b can be formed as shown in FIG.
  • a dicing tape 9 is attached to the upper surface. Thereafter, the dicing tape 9 is not diced, and the piezoelectric substrate 1 is diced into individual electronic component units.
  • the mother piezoelectric substrate is divided into a plurality of piezoelectric substrates 1A.
  • the shield member 10 is applied from the lower surface side of the piezoelectric substrate 1A and cured.
  • each electronic component is divided by dicing.
  • the electronic component is peeled from the dicing tape 9. In this way, the electronic component 21 of the second embodiment can be obtained.
  • FIG. 18A is a plan view showing an electronic component 31 according to the third embodiment of the present invention, and FIGS. 18B and 18C are B8-B8 line and C8 in FIG. 18A, respectively.
  • FIG. 10 is a cross-sectional view taken along line -C8.
  • This embodiment is different from the second embodiment in that the lid member 32 is extended to the outer peripheral edge of the electronic component 31. That is, in the second embodiment, the shield member 10B has the protruding frame 10B1, and the lid member 22 is disposed in the protruding frame 10B1. On the other hand, the protruding frame 10B1 is not formed.
  • the electronic component 1 according to the first embodiment corresponds to a structure in which the lid member 32 is added.
  • the manufacturing process of the electronic component 31 of the third embodiment can be performed in substantially the same manner as in the second embodiment. However, when dicing the shield member 10 into the shield member 10B of each electronic component unit, the mother lid member is also diced to form the lid member 32. In this embodiment, since the side surfaces of the first and second conductive members 8a and 8b that are electrically connected to the outside are covered with the lid member 32, an undesired short circuit can be suppressed.
  • FIG. 19 is a plan view showing the electronic component 41 of the fourth embodiment, and FIGS. 20A to 20C are taken along lines A9-A9, B9-B9 and C9-C9 in FIG. 19, respectively. It is sectional drawing which follows. A method for manufacturing the electronic component 41 will be described first with reference to FIGS.
  • an electrode structure is formed on a mother piezoelectric substrate in the same manner as in the first embodiment. As shown in FIG. 21, this electrode structure has a plurality of IDTs 2, a signal wiring 3a, a ground wiring 3b, and pad electrodes 4a and 4b.
  • a rectangular frame-shaped power supply line 42c is formed as an electrode structure.
  • the signal power supply line 42a is formed so as to be connected from the rectangular frame-shaped power supply line 42c to the pad electrode 4a serving as a signal terminal.
  • the ground power supply line 42b extends from the power supply line 42c toward the pad electrode 4b connected to the ground potential.
  • an extraction electrode 43 is formed so as to be electrically connected to the ground power supply line 42b.
  • the signal power supply line 42a is electrically connected to the lead electrode 43 via the power supply line 42c and the ground power supply line 42b.
  • the lead electrode 43 extends in parallel with a pair of opposing sides of the rectangular frame-shaped power supply line 42c.
  • the direction in which the extraction electrode 43 extends is defined as the Y direction, and the direction in the piezoelectric substrate plane perpendicular to the Y direction is defined as the X direction.
  • the signal power supply line 42a is not provided on the pair of sides facing each other. That is, the signal power supply line 42a is electrically connected to a part of the power supply line 42c located on the remaining pair of sides.
  • the electrode structure including the signal power supply line 42a, the ground power supply line 42b, and the lead electrode 43 can be formed by patterning by photolithography, as in the first embodiment.
  • a frame member 7C is formed by patterning a photosensitive resin in the same manner as in the first embodiment.
  • the frame member 7C has a rectangular frame-shaped frame member main body.
  • the rectangular frame-shaped frame member body is provided so as to surround the functional circuit.
  • first and second through holes 7a and 7b are formed at the corners of the rectangular frame-shaped frame member main body, as in the first embodiment.
  • a partition wall 7C1 protruding in the Y direction is formed.
  • the partition wall 7 ⁇ / b> C ⁇ b> 1 extends from the corner portion of the rectangular frame-shaped frame member main body to the edge of the mother piezoelectric substrate 1.
  • the partition wall 7C1 Since the partition wall 7C1 is provided, the area outside the frame member body of the frame member 7 is partitioned into a first area D and a second area E.
  • the first region D is a region between the partition walls 7C1 and 7C1 extending in the Y direction.
  • the second region E is a region outside the partition wall 7C1 extending in the Y direction.
  • the extraction electrode 43 connected to the above-described ground potential is disposed. That is, in the second region E, the ground power supply line 42 b and the extraction electrode 43 are electrically connected. In other words, the wiring portion connected to the ground potential is formed so as to extend from the inside to the outside of the frame member 7C.
  • the shield member 10 containing a conductive material does not reach the first region D as will be described later. Therefore, an undesired short circuit can be prevented.
  • the frame member 7 is formed in the same manner as in the second and third embodiments. However, the frame member 7 including the partition wall 7C1 is formed.
  • the first and second conductive members 8a and 8b are formed by electroplating using the signal power supply line 42a and the ground power supply line 42b. Since this electroplating method is used, the thick first and second conductive members 8a and 8b can be easily formed.
  • a dicing tape is stuck from the upper surface.
  • the mother piezoelectric substrate is diced.
  • dicing is not performed on the portion surrounded by the dashed lines G1 and G2 among the portions surrounded by the broken lines F1 and F2 in FIG.
  • the region surrounded by the alternate long and short dash lines G1 and G2 is removed by dicing. That is, a portion between adjacent extraction electrodes 43 of adjacent electronic components is removed. The lead electrode 43 is exposed on the diced cut surface.
  • the conductive paste is applied from the lower surface side and cured in the same manner as in the first to third embodiments without peeling from the dicing tape. In this way, a shield member is formed. Thereafter, the shield member portion and the lid member between adjacent electronic components are cut by dicing. As described above, the electronic component 41 shown in FIGS. 19 and 20 can be obtained.
  • the lid member since the lid member is provided, an undesired short circuit between the first and second conductive members 8a and 8b can be effectively prevented.
  • the shield member 10 since the shield member 10 is formed in the same manner as in the first embodiment, the functional circuit can be reliably electromagnetically shielded. However, as shown in FIG. 20C, the shield member 10 is not formed on the side surface extending in the X direction described above. Even in that case, since the other two side surfaces are covered with the shield member 10, the functional circuit can be sufficiently electromagnetically shielded.
  • 26 and 27 (a) to 27 (c) are plan views showing an electronic component 51 according to the fifth embodiment of the present invention, and the A12-A12 line, B12-B12 line, and C12-C12 line in FIG. FIG. Also in the present embodiment, the first and second conductive members 8a and 8b can be formed by electroplating, as in the fourth embodiment.
  • An electrode structure is formed on the mother piezoelectric substrate 1 in the same manner as in the first embodiment.
  • the extraction electrode 53 also serves as a part of the power supply line 52. That is, the extraction electrode 53 is formed so as to reach the upper end in the Y direction in FIG.
  • the lead electrode 53 is formed so as to straddle between adjacent electronic components.
  • the feed line 52 has a feed line portion 52a extending in the X direction.
  • One end of the power supply line portion 52a is provided to connect the pair of lead electrodes 53.
  • the power supply line portion 52a and the lead electrode 53 form a rectangular frame-shaped power supply line.
  • a signal power supply line 42a is connected to the power supply line portion 52a. This is the same as in the case of the fourth embodiment.
  • a ground power supply line 42 b is connected to the extraction electrode 53.
  • the fifth embodiment is the same as the fourth embodiment except that the structure of the feed line is different as described above.
  • the frame member 7C is formed in the same manner as in the fourth embodiment. Also in the present embodiment, the frame member 7C is formed so as to have the partition wall 7C1 as in the fourth embodiment.
  • a frame member is formed by photolithography in the same manner as in the fourth embodiment.
  • a metal is deposited on the pad electrodes 4a and 4b and the extraction electrode 53 by a plating method. Thereby, the first and second conductive members 8a and 8b are formed. Further, a metal film 54 shown in FIGS. 27A and 27B is formed on the extraction electrode 53 in the plating step.
  • the plating metal film is formed so that the portions other than the portions where the first and second conductive members 8a and 8b are located are covered with a resist, and the first and second conductive members 8a and 8b are further thickened. Are laminated. In FIG. 27A, this plated metal film is not particularly shown.
  • a dicing tape is attached from the upper surface, and the mother piezoelectric substrate is diced in the same manner as in the fourth embodiment.
  • dicing is performed so as to remove a part of the extraction electrode 53 straddling between adjacent electronic components. Therefore, the extraction electrode 53A is exposed on the cut surface.
  • a conductive paste is applied from the lower surface side and is thermally cured to form a shield member. Thereafter, the shield member portion and the lid member between adjacent electronic components are cut by dicing. Thus, the electronic component of this embodiment can be obtained.
  • first and second conductive members 8a and 8b can be formed by electroplating similarly to the fourth embodiment.
  • the functional circuit is provided so as to constitute a ladder type filter.
  • the functional circuit is not limited to such a filter, but a longitudinally coupled resonator.
  • the filter may be a combination of a type filter, a laterally coupled resonator type filter, and the like as appropriate, and is not limited to a functional circuit portion using an elastic wave such as a surface acoustic wave. That is, the present invention can be applied to portions having various functional circuits that require electromagnetic shielding.
  • the present invention can be applied not only to the piezoelectric substrate 1 described above as a circuit board but also to an electronic component using an insulating substrate or a semiconductor substrate.
  • Electronic component 32 ... Lid member 41 ... Electronic component 42a ... Signal feed line 42b ... Ground feed line 42c ... Feed line 43 ... Lead electrode 52 ; Feed line 52a ... Feed line portion 53 ... Lead electrode 53A ... Lead electrode 54 ... Metal film

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

　電子部品単体で電磁シールド性に優れており、かつ電子部品自体の小型化を図り得る電子部品及びその製造方法を提供する。　圧電基板１などからなる回路基板の片面に機能回路と、機能回路に電気的に接続される信号配線３ａと、機能回路に電気的に接続されており、グラウンド電位に電気的に接続されるグラウンド配線３ｂとが形成されており、回路基板の第１の主面の外周縁との間に領域を確保するようにかつ機能回路を囲むように枠部材７が設けられており、グラウンド配線３ｂが枠部材７の内側から外側に至っており、回路基板の第２の主面から側面を経て第１の主面の前記領域に至るようにシールド部材１０が設けられており、枠部材７の外側の前記領域でグラウンド配線３ｂに電気的に接続されている、電子部品１。

Description

電子部品及びその製造方法
　本発明は、回路基板上に機能回路が形成されている電子部品及びその製造方法に関し、より詳細には、電磁シールド構造が備えられた電子部品及びその製造方法に関する。
　従来、電子機器の小型化を図るために、実装基板に電子部品をフリップチップボンディングなどにより実装する方法が多用されている。例えば、下記の特許文献１には、このような電子部品の一例としての弾性表面波装置が開示されている。
　特許文献１に記載の弾性表面波装置では、圧電基板上にＩＤＴ（ＩｎｔｅｒＤｉｇｉｔａｌ　Ｔｒａｎｃｅｄｕｃｅｒ）を含む電極構造が形成されている。この電極構造により、弾性表面波素子として機能するための機能回路が実現されている。
　ところで、特許文献１に記載の電子部品は、実装基板にフリップチップボンディングにより実装される。この場合、圧電基板の機能回路が構成されている面が実装基板と対向するように配置される。
特開２００５－１１７１５１号公報
　特許文献１に記載の電子部品において、上記機能回路を電磁シールドすることが強く求められる。この電子部品では、圧電基板の機能回路が形成されている面が実装基板に対向するように配置される。従って、従来、実装基板に機能回路を電磁シールドするためのシールド部材を形成する必要があった。
　他方、電子部品を覆うように導電性を有する樹脂材料により封止層を形成する方法も知られている。この場合には、電子部品側において、電子部品内の機能回路部分を電磁シールドすることができる。しかしながら、電磁シールド機能を果たすための上記導電性を有する樹脂材料層を形成しなければならない。従って、電子部品の外寸、特に厚みが増大するという問題があった。
　本発明の目的は、電子部品単体で電磁シールド性に優れており、かつ電子部品自体の小型化を図り得る電子部品及びその製造方法を提供することにある。
　本発明に係る電子部品は、回路基板と、機能回路と、信号配線と、グラウンド配線と、枠部材と、シールド部材を備える。回路基板は、対向し合う第１及び第２の主面と、第１及び第２の主面を接続している側面とを有する。機能回路は前記回路基板の第１の主面に形成されている。信号配線は、前記回路基板の第１の主面に形成されており、前記機能回路に電気的に接続されている。
　グラウンド配線は、前記回路基板の第１の主面に形成されている配線部分を有し、前記機能回路に電気的に接続されており、グラウンド電位に電気的に接続される。
　枠部材は、前記回路基板の前記第１の主面の外周縁との間に領域を確保するように、かつ前記機能回路を囲むように設けられている。
　本発明では、グラウンド配線が、枠部材の内側から外側に至るように設けられている。また、前記シールド部材は、前記回路基板の第２の主面から側面を経て前記回路基板の第１の主面の前記枠部材の外側の前記領域に至るように設けられており、かつ前記枠部材の外側の前記領域で前記グラウンド配線に電気的に接続されており、導電性材料を含む。
　本発明に係る電子部品のある特定の局面では、前記枠部材の外周縁から前記第１の主面の外周縁に向かって延びるように設けられた仕切壁がさらに備えられている。前記仕切壁により、前記枠部材の外側の前記領域が第１の区画と、第２の区画とに分割されている。前記第１の区画に前記グラウンド配線が配置されており、前記信号配線が前記第２の区画に連なるように設けられている。
　本発明に係る電子部品の他の特定の局面では、前記シールド部材が、前記回路基板の第２の主面及び前記側面の全面を被覆するように設けられている。
　本発明に係る電子部品のさらに別の特定の局面では、前記枠部材の開口部を閉成するように、前記枠部材に接合されている蓋部材がさらに備えられている。
　本発明に係る電子部品の別の特定の局面では、前記枠部材が、前記信号配線が臨む第１の貫通孔と、前記グラウンド配線が臨む第２の貫通孔とを有し、前記第１及び第２の貫通孔に充填された第１及び第２の導電部材がさらに備えられている。
　本発明に係る電子部品の他の特定の局面では、前記蓋部材が前記第１及び第２の貫通孔に連なる第３及び第４の貫通孔を有し、前記第１及び第２の導電部材が前記第３及び第４の貫通孔にそれぞれ連なるように形成されている。
　本発明に係る電子部品の製造方法は以下の工程を備える。
　（Ａ）対抗し合う第１及び第２の主面と、第１及び第２の主面を接続している側面を有する回路基板を用意する工程と、
　（Ｂ）前記回路基板の前記第１の主面上に、機能回路を形成する工程と、
　（Ｃ）前記回路基板の前記第１の主面上に、機能回路と電気的に接続される信号配線及び機能回路と電気的に接続され、かつグラウンド電位に接続されるグラウンド配線を形成する工程と、
　（Ｄ）前記回路基板の前記第１の主面に、前記機能回路を囲むように、かつ前記回路基板の外周縁との間に領域を確保するように枠部材を形成する工程と、
　（Ｅ）前記回路基板の第２の主面から前記側面を経て、前記第１の主面の枠部材の外側の領域に至るように、かつ前記グラウンド配線に電気的に接続されるように導電性材料を含むシールド部材を形成する工程。
　本発明に係る電子部品の製造方法のある特定の局面では、工程（Ａ）～工程（Ｅ）をマザーの回路基板において行い、マザーの回路基板上に複数の電子部品形成用部分をシールド部材が隣り合う電子部品構成部分間に至るように設けて形成し、前記複数の電子部品形成用部分が構成されているマザーの回路基板と前記シールド部材とを切断しつつ個々の電子部品に切断する。
　本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記枠部材の開口を閉成するように蓋部材を形成する工程がさらに備えられている。
　本発明に係る電子部品の製造方法の別の特定の局面では、前記枠部材から前記回路基板の前記第１の主面の外周縁側に向かって延びる仕切壁を前記仕切壁により前記領域を第１及び第２の空間に区画するように形成する工程がさらに備えられている。前記第１の区画に前記グラウンド配線が、前記第２の区画に前記信号配線が位置するように前記仕切壁を形成する。
　本発明に係る電子部品では、機能回路を囲むように枠部材が設けられており、シールド部材が上記のように第２の主面から側面を経て枠部材の外側の領域に至るように設けられているため、電子部品の大型化を招くことなく、機能回路を効果的に電磁シールドすることができる。従って、実装基板側において、電子部品を電磁シールドするためのシールド部材を設ける必要もない。
図１（ａ）は本発明第１の実施形態の製造工程を説明するための平面図であり、図１（ｂ）及び図１（ｃ）は、図１（ａ）中のＢ１－Ｂ１線及びＣ１－Ｃ１線に沿う各断面図である。 図２（ａ）は本発明第１の実施形態の製造工程を説明するための平面図であり、図２（ｂ）及び図２（ｃ）は、図２（ａ）中のＢ２－Ｂ２線及びＣ２－Ｃ２線に沿う各断面図である。 図３（ａ）は本発明の第１の実施形態の製造工程を説明するための平面図であり、図３（ｂ）は図３（ａ）中のＢ３－Ｂ３線に沿う部分の断面図である。 図４（ａ）及び図４（ｂ）は、本発明の第１の実施形態の電子部品の製造方法の各工程を説明するための正面断面図である。 図５（ａ）及び図５（ｂ）は、本発明の第１の実施形態の電子部品の製造方法の各工程を説明するための正面断面図である。 図６（ａ）及び図６（ｂ）は、本発明の第１の実施形態の電子部品の製造方法の各工程を説明するための正面断面図である。 図７は、本発明の第１の実施形態の電子部品の製造方法を説明するための平面図である。 図８（ａ）及び図８（ｂ）は、図７中のＡ４－Ａ４線及びＢ４－Ｂ４線に沿う断面図である。 図９は、本発明の第１の実施形態の電子部品の製造方法を説明するための平面図である。 図１０（ａ）は、本発明の第１の実施形態に係る電子部品の製造工程を説明するための平面図であり、図１０（ｂ）及び図１０（ｃ）は、図１０（ａ）中のＢ５－Ｂ５線及びＣ５－Ｃ５線に沿う各断面図である。 図１１（ａ）は、本発明の第２の実施形態に係る電子部品の製造工程を説明するための平面図であり、図１１（ｂ）及び図１１（ｃ）は、図１１（ａ）中のＢ６－Ｂ６線及びＣ６－Ｃ６線に沿う各断面図である。 図１２（ａ）は本発明に係る第２の実施形態に係る電子部品の製造方法を説明するための平面図であり、図１２（ｂ）及び図１２（ｃ）は図１２（ａ）中のＢ７－Ｂ７線及びＣ７－Ｃ７線に沿う各断面図である。 図１３は、本発明の第２の実施形態に係る電子部品の製造工程を説明するための断面図である。 図１４（ａ）及び図１４（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための各正面断面図である。 図１５（ａ）及び図１５（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための各正面断面図である。 図１６（ａ）及び図１６（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための各正面断面図である。 図１７（ａ）及び図１７（ｂ）は、本発明の第２の実施形態に係る電子部品の製造方法を説明するための各正面断面図である。 図１８（ａ）は本発明の第３の実施形態に係る電子部品の製造方法を説明するための平面図であり、図１８（ｂ）及び図１８（ｃ）は、図１８（ａ）中のＢ８－Ｂ８線及びＣ８－Ｃ８線に沿う各断面図である。 図１９は、本発明の第４の実施形態の電子部品の製造方法を説明するための平面図である。 図２０（ａ）～図２０（ｃ）は図１９中のＡ９－Ａ９線、Ｂ９－Ｂ９線及びＣ９－Ｃ９線に沿う各断面図である。 図２１は、本発明の第４の実施形態に係る電子部品の製造方法を説明するための平面図である。 図２２（ａ）～図２２（ｃ）は図２１中のＡ１０－Ａ１０線、Ｂ１０－Ｂ１０線及びＣ１０－Ｃ１０線に沿う各断面図である。 図２３は、本発明の第４の実施形態に係る電子部品の製造方法を説明するための平面図である。 図２４（ａ）～図２４（ｃ）は図２３中のＡ１１－Ａ１１線、Ｂ１１－Ｂ１１線及びＣ１１－Ｃ１１線に沿う各断面図である。 図２５は、本発明の第４の実施形態に係る電子部品の製造方法を説明するための平面図である。 図２６は、本発明の第５の実施例に係る電子部品の製造方法を説明するための平面図である。 図２７（ａ）～図２７（ｃ）は図２６中のＡ１２－Ａ１２線、Ｂ１２－Ｂ１２線及びＣ１２－Ｃ１２線に沿う各断面図である。 図２８（ａ）は、本発明の第５の実施形態に係る電子部品の製造方法を説明するための平面図であり、図２８（ｂ）及び図２８（ｃ）は、（ａ）中のＢ１３－Ｂ１３線及びＣ１３－Ｃ１３線に沿う各断面図である。
　以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
　図１～図１０を参照して、本発明の電子部品の製造方法及び電子部品を説明する。
　本実施形態では、後述するように、図１０に示す弾性表面波装置が電子部品として作成される。
　図１(ａ)に示すように、マザーの圧電基板１を用意する。圧電基板１としては、ＬｉＴａＯ３などの適宜の圧電材料からなる圧電基板を用いることができる。
　マザーの圧電基板１の第１の主面である上面に、Ａｌなどからなる金属膜を全面に成膜し、フォトリソグラフィーによりパターニングする。それによって、図１（ａ）～（ｃ）に示す電極構造を形成する。この電極構造は、一対の櫛歯形電極からなるＩＤＴ２と、配線電極３と、パッド電極４ａ，４ｂとを含む。配線電極３には、信号配線３ａとグラウンド配線３ｂとを含む。また、この段階では、機能回路として複数のＩＤＴ２を含む１つの弾性表面波素子部分を囲むように、シールド配線５が形成されている。パッド電極４ａ，４ｂ上には、後述するように、バンプとして用いられる第１，第２の導電部材８ａ，８ｂが形成される。すなわち、パッド電極４ａ，４ｂは、アンダーバンプメタル層となる接合層として機能する。
　次に、圧電基板１の上面に感光性樹脂を塗布し、フォトリソグラフィーによりパターニングする。感光性樹脂としては、感光性ポリイミド樹脂などの適宜の感光性樹脂を用いることができる。このパターニングにより、図２（ａ）～（ｃ）に示す枠部材７を形成する。枠部材７は、矩形枠状の形状を有する。枠部材７のコーナー部分には、第１の貫通孔７ａ及び第２の貫通孔７ｂが形成されている。第１の貫通孔７ａの内部には、パッド電極４ａの少なくとも一部が露出している。パッド電極４ａは、配線電極３のうち、信号電位に接続される信号配線３ａに連ねられている。他方、第２の貫通孔７ｂの内部には、パッド電極４ｂの少なくとも一部が露出している。パッド電極４ｂは、グラウンド電位に接続されるグラウンド配線３ｂに接続されている。
　次に、上記第１，第２の貫通孔７ａ，７ｂ以外の部分をレジストで被覆する。しかる後、めっきにより第１，第２の貫通孔７ａ，７ｂに金属を充填する。金属としては、ＮｉやＣｕを主成分とする合金などの適宜の金属を用いることができる。しかる後、レジストを剥離する。
　上記のようにして、図３（ａ），（ｂ）に示すように、第１，第２の貫通孔７ａ，７ｂの内部に、バンプまたはアンダーバンプメタル層として機能する第１，第２の導電部材８ａ，８ｂが形成される。バンプとして機能させる場合、枠部材７の高さよりも、導電部材８ａ，８ｂの高さが高くなるように、第１，第２の導電部材８ａ，８ｂを形成することが望ましい。それによって、最終的に得られる電子部品のフリップチップボンディングによる実装を容易とすることができる。
　次に、図４（ａ）に示すように、圧電基板１の上面側からダイシングテープ９を貼付する。図４（ａ）では、図３（ｂ）に示す断面部分と同じ部分が示されている。また、図４（ｂ）では、図２（ｃ）に沿う部分に相当する断面部分が図示されている。
　ダイシングテープ９としては、主面の一方である下面が粘着面である周知のダイシングテープを用いることができる。上記ダイシングテープ９の下面が、第１，第２の導電部材８ａ，８ｂ及び枠部材７に貼り付けられる。図４（ａ）及び（ｂ）に示すように、この状態で、ダイシングテープ９の下面と、マザーの圧電基板１と枠部材７との間には空間Ｘおよび空間Ｙが形成される。
　次に、ダイシングテープ９をダイシングせず、マザーの圧電基板１を個々の電子部品単位にダイシングする。ダイシングにより、内部にＩＤＴ２を含む空間Ｘの封止は維持するが、空間Ｙには開口部が生じる。また図５（ａ）及び（ｂ）に示すように、マザーの圧電基板が、個々の電子部品単位の圧電基板１Ａに分割される。なお圧電基板１Ａが回路基板に相当する。
　次に、ダイシングテープ９を剥離せずに、圧電基板１Ａの下面側から導電ペーストを塗布し、空間Ｙ及び圧電基板１Ａのダイシング面並びに第２の主面である下面に導電ペーストに配置した後、加熱または冷却などによって硬化させる。このようにして、図６（ａ）及び（ｂ）に示すように、複数の電子部品の所定の位置にシールド部材１０を一度に形成することができる。
　上記導電ペーストとしては、熱硬化型樹脂、熱可塑性樹脂または各種の化学硬化性樹脂に導電性材料が含まれている組成物を用い得る。
　図６（ａ）及び（ｂ）は、図５（ａ）及び（ｂ）に相当する部分の各断面図である。シールド部材１０は、圧電基板１Ａの第２の主面としての下面を覆っている。また、シールド部材１０は、隣り合う圧電基板１Ａ，１Ａ間の空隙に充填されている。従って、シールド部材１０は、圧電基板１Ａの下面から側面を経て上面１ａに至っている。シールド部材１０は、圧電基板１Ａの第１の主面としての上面１ａにおいて、枠部材７が設けられている部分の外側の領域１ｃに至っている。もっとも、枠部材７よりも内側の領域１ｄにはシールド部材１０は至っていない。
　上記シールド部材１０の形成により、シールド部材１０はグラウンド電位に接続されるグラウンド配線３ｂ及びシールド配線５に電気的に接続される。なお、信号配線３ａに接続されるパッド電極４ａは、枠部材７の外側である空間Ｙでの露出がなく、シールド部材１０と電気的に接続されていない。
　次に、個々の電子部品単位に上記シールド部材１０の一部をダイシングする。この場合、好ましくはダイシングテープ９を電子部品から剥離しない。すなわち、図８（ａ）及び（ｂ）に示すように、隣り合う圧電基板１Ａ，１Ａ間において、シールド部材１０をダイシングする。このようにして、個々の電子部品単位のシールド部材１０Ａが形成される。
　なお、図７は、ダイシングテープ９を省略して、図６（ａ）及び（ｂ）に示すようにシールド部材１０が形成されている状態を示す模式的平面図である。
　図９は、上記シールド部材１０を複数のシールド部材１０Ａにダイシングした後の状態を模式的に示す平面図である。ここでは、ダイシングテープ９の図示は省略してある。
　しかるのち、ダイシングテープ９から電子部品を剥離する。このようにして、図１０（ａ）～（ｃ）に示す第１の実施形態の電子部品１１を得ることができる。
　電子部品１１では、回路基板としての圧電基板１Ａの上面１ａ上に、複数のＩＤＴ２を有する機能回路が構成されている。本実施形態では、ラダー型回路構成のフィルタが形成されている。他方、電子部品１１では、シールド部材１０Ａが、機能回路が構成されている圧電基板１Ａの上面で、圧電基板１Ａの第２の主面である下面１ｂの全面を覆っている。また、圧電基板１Ａの４つの側面の全体もシールド部材１０Ａにより被覆されている。加えて、圧電基板１Ａの上面１ａ上において、領域１ｃに至るようにシールド部材１０Ａが形成されている。従って、機能回路をシールド部材１０Ａにより外部に対して確実に電磁シールドすることができる。
　他方、電子部品１１の実装に際しては、電子部品１１を図１０（ｂ）及び（ｃ）に示す向きから反転し、実装基板上にフリップチップボンディング工法により実装することができる。この場合、実装基板側にシールド部材を設けずとも、実装状態において、機能回路がシールド部材１０Ａで囲まれることになる。従って、実装基板として、複雑な構造の実装基板を用意する必要がなく、電子部品１１とは別に電子部品１１を覆うシールド部材を設ける必要がない。
　さらに、シールド部材１０Ａは、圧電基板１Ａの機能回路が形成されている面側では、上記枠部材７の上端よりも低く形成されている。よって、シールド部材１０Ａを設けたとしても、電子部品１１の厚みはさほど増大しない。よって、電子部品１１の低背化を果たすことができる。
　図１１（ａ）は、本発明の第２の実施形態の平面図、図１１（ｂ）及び（ｃ）は、それぞれ図１１（ａ）中のＢ６－Ｂ６線及びＣ６－Ｃ６線に沿う断面図である。本実施形態の電子部品２１では、圧電基板１Ａの上方に、蓋部材２２が形成されていることにある。ここでは、シールド部材１０Ｂは、圧電基板１Ａの上面１ａ側において、第１の実施形態と同様に領域１ｃに至るように設けられている。もっとも、シールド部材１０Ｂは、圧電基板１Ａの側面を覆っている部分から上方に突出している突出枠１０Ｂ１を有するように形成されている。この突出枠１０Ｂ１で囲まれた領域に蓋部材２２が形成されている。
　蓋部材２２は、その上面は、第１，第２の導電部材８ａ，８ｂの上端よりも低くされている。また、蓋部材２２の下面は、枠部材７の上端に接触している。蓋部材２２は、絶縁性樹脂からなる。圧電基板１、枠部材７及び蓋部材２２によって囲まれた封止空間が設けられているため、本実施形態では、電子部品２１における耐湿性等を高めることができ、封止空間内の機能回路の電気特性を安定させることができる。
　また、ＩＤＴなどの稼働時に発熱源となる素子を含む機能回路の場合、発熱により圧電基板の温度が上昇して、電子部品１１の電気特性が変動する問題がある。特に、圧電基板１Ａ、枠部材７及び蓋部材２２によって封止された封止空間内に素子が配置される場合、発熱による圧電基板の温度上昇が大きくなる。しかしグラウンド配線３ｂが封止された空間の内側から外側まで圧電基板１Ａの第１の主面上に連続して形成されているため、封止空間内の熱がグラウンド配線３ｂを介して封止空間の外側に伝わる。このグラウンド配線３ｂによる熱伝達によって、圧電基板１Ａの第１の主面上に形成された機能回路の温度上昇を抑制でき、電子部品１１の温度による電気特性の変動を安定させることができる。この場合グランド配線３ｂの熱伝導率が圧電基板１Ａの熱伝導率より高いことが好ましい。
　その他の構造は第１の実施形態と同様である。第２の実施形態の電子部品２１においても、第１の実施形態と同様に、低背化を進め、かつ良好な電磁シールド機能を果たすことができる。
　図１２～図１７を参照して、第２の実施形態の電子部品２１の製造方法を説明する。
　図１２（ａ）～（ｃ）に示すように、マザーの圧電基板１上において、第１の実施形態と同様に、電極構造及び枠部材７を形成する。しかる後、感光性樹脂シートを枠部材７上に接着し、フォトリソグラフィーによりパターニングする。それによって、蓋部材２２を形成することができる。なお、蓋部材２２においても、前述した第１，第２の貫通孔７ａ，７ｂに連なる第３及び第４の貫通孔２２ａ，２２ｂ（図１３参照）を形成するように上記パターニングを行う。
　しかる後、第１の実施形態と同様に、めっき法により第１，第２の貫通孔７ａ，７ｂに金属を充填する。このようにして、図１３に示すように、第１，第２の導電部材８ａ，８ｂを形成することができる。
　次に、図１４（ａ）及び（ｂ）に示すように、ダイシングテープ９を上面に貼り付ける。しかる後、ダイシングテープ９をダイシングせず、圧電基板１を個々の電子部品単位にダイシングする。このようにして、図１５（ａ）及び（ｂ）に示すように、マザーの圧電基板が複数の圧電基板１Ａに分割される。次に、図１６（ａ）及び（ｂ）に示すように、シールド部材１０を圧電基板１Ａの下面側から塗布し、硬化させる。しかる後、図１７（ａ）及び（ｂ）に示すように、ダイシングにより個々の電子部品単位に分割する。最後にダイシングテープ９から電子部品を剥離する。このようにして、第２の実施形態の電子部品２１を得ることができる。
　図１８（ａ）は、本発明の第３の実施形態に係る電子部品３１を示す平面図、図１８（ｂ）及び（ｃ）は、それぞれ図１８（ａ）中のＢ８－Ｂ８線及びＣ８－Ｃ８線に沿う断面図である。
　本実施形態が、第２の実施形態と異なるところは、蓋部材３２が、電子部品３１の外周縁まで延ばされていることにある。すなわち、第２の実施形態では、シールド部材１０Ｂが突出枠１０Ｂ１を有しており、該突出枠１０Ｂ１内に蓋部材２２が配置されていた。これに対して、突出枠１０Ｂ１が形成されていない。言い換えれば、第１の実施形態の電子部品１において、上記蓋部材３２を追加した構造に相当する。
　第３の実施形態の電子部品３１の製造工程は、第２の実施形態とほぼ同様に行い得る。もっとも、シールド部材１０をダイシングにより個々の電子部品単位のシールド部材１０Ｂにダイシングするに際し、マザーの蓋部材もダイシングし、上記蓋部材３２を形成する。本実施形態では、外部と電気的に接続される第１，第２の導電部材８ａ，８ｂの側面が蓋部材３２で覆われているため、所望でない短絡を抑制することができる。
　図１９～図２５を参照して第４の実施形態の電子部品４１の製造方法を説明する。図１９は、第４の実施形態の電子部品４１を示す平面図であり、図２０（ａ）～（ｃ）は、図１９中のＡ９－Ａ９線、Ｂ９－Ｂ９線及びＣ９－Ｃ９線に沿う断面図である。電子部品４１の製造方法を図２１～図２５を参照して先に説明する。
　まず、マザーの圧電基板上に第１の実施形態と同様にして、電極構造を形成する。図２１に示すように、この電極構造は、複数のＩＤＴ２と、信号配線３ａと、グラウンド配線３ｂと、パッド電極４ａ，４ｂとを有する。
　さらに、本実施形態では、電極構造として、矩形枠状の給電ライン４２ｃが形成されている。矩形枠状の給電ライン４２ｃから、信号端子となるパッド電極４ａに接続されるように、信号給電ライン４２ａが形成されている。また、グラウンド電位に接続されるパッド電極４ｂに向かって、給電ライン４２ｃからグラウンド給電ライン４２ｂが延ばされている。
　さらに、グラウンド給電ライン４２ｂに電気的に接続されるように引き出し電極４３が形成されている。なお、信号給電ライン４２ａは、引き出し電極４３に給電ライン４２ｃ及びグラウンド給電ライン４２ｂを介して電気的に接続されている。
　また、上記引き出し電極４３は、矩形枠状の給電ライン４２ｃの対抗し合う一対の辺に平行に延ばされている。引き出し電極４３の延びる方向をＹ方向とし、Ｙ方向に直交する圧電基板面内の方向をＸ方向とする。この対抗し合う一対の辺側に、信号給電ライン４２ａは設けられていない。すなわち、信号給電ライン４２ａは、残りの一対の辺に位置している給電ライン４２ｃの一部に電気的に接続されている。
　上記信号給電ライン４２ａ、グラウンド給電ライン４２ｂ及び引き出し電極４３を含む電極構造は、第１の実施形態と同様に、フォトリソグラフィーによりパターニングすることにより形成することができる。
　次に、図２３及び図２４（ａ）～（ｃ）に示すように、第１の実施形態と同様にして、感光性樹脂のパターニングにより枠部材７Ｃを形成する。枠部材７Ｃは、矩形枠状の枠部材本体を有する。この矩形枠状の枠部材本体は機能回路を囲むように設けられている。また、この矩形枠状の枠部材本体のコーナー部には、第１の実施形態と同様に第１，第２の貫通孔７ａ，７ｂが形成されている。もっとも、本実施形態では、Ｙ方向に突出する仕切壁７Ｃ１が形成されている。仕切壁７Ｃ１は、矩形枠状の枠部材本体のコーナー部からマザーの圧電基板１の端縁に至るように延ばされている。
　仕切壁７Ｃ１が設けられているため、枠部材７の枠部材本体の外側の領域が、第１の領域Ｄと、第２の領域Ｅとに区画されることになる。ここで、第１の領域Ｄとは、Ｙ方向に延びる仕切壁７Ｃ１，７Ｃ１間の領域である。第２の領域Ｅとは、Ｙ方向に延びる仕切壁７Ｃ１の外側の領域である。第２の領域Ｅには、前述したグラウンド電位に接続される引き出し電極４３が配置されている。すなわち、第２の領域Ｅにおいて、グラウンド給電ライン４２ｂと引き出し電極４３とが電気的に接続されている。言い換えれば、グラウンド電位に接続される配線部分は、枠部材７Ｃの内側から外側に至るように形成されていることになる。
　上記仕切壁７Ｃ１が設けられているため、後述するように、導電性材料を含むシールド部材１０が第１の領域Ｄには至らない。そのため、所望でない短絡を防止することができる。
　本実施形態の製造方法においても、上記電極構造を形成したのち、第２及び第３の実施形態と同様にして枠部材７を形成する。但し、上記仕切壁７Ｃ１を含む枠部材７を形成する。次に、信号給電ライン４２ａ及びグラウンド給電ライン４２ｂを用い、電界めっき法により第１，第２の導電部材８ａ，８ｂを形成する。この電界めっき法を用いるため、厚みの厚い第１，第２の導電部材８ａ，８ｂを容易に形成することができる。次に、ダイシングテープを上面から貼り付ける。
　しかる後、マザーの圧電基板をダイシングする。このマザーの圧電基板のダイシングに際しては、図２５の破線Ｆ１，Ｆ２で囲まれている部分のうち一点鎖線Ｇ１，Ｇ２に囲まれた領域に含まれない部分はダイシングを行わない。またダイシングに際しては、一点鎖線Ｇ１，Ｇ２に囲まれた領域をダイシングにより除去する。すなわち、隣り合う電子部品の隣り合う引き出し電極４３間の部分を除去する。ダイシングされた切断面に引き出し電極４３が露出することとなる。
　上記ダイシング後、ダイシングテープから剥離しない状態で、第１～第３の実施形態と同様に、導電ペーストを下面側から塗布し、硬化させる。このようにして、シールド部材を形成する。しかる後、ダイシングにより、隣り合う電子部品間のシールド部材部分及び蓋部材を切断する。上記のようにして、図１９及び図２０に示した電子部品４１を得ることができる。
　本実施形態の電子部品４１においても、蓋部材が設けられているため、第１，第２の導電部材８ａ，８ｂの所望でない短絡を効果的に防止することができる。また、シールド部材１０は、本実施形態においても、第１の実施形態と同様に形成されているため、機能回路を確実に電磁シールドすることができる。もっとも、図２０（ｃ）に示すように、前述したＸ方向に延びる側面側においてはシールド部材１０は形成されていないことになる。その場合であっても、他の２つの側面がシールド部材１０により被覆されているため、機能回路を十分に電磁シールドすることは可能である。
　図２６及び図２７（ａ）～（ｃ）は、本発明の第５の実施形態に係る電子部品５１を示す平面図、図２６中のＡ１２－Ａ１２線、Ｂ１２－Ｂ１２線、Ｃ１２－Ｃ１２線に沿う各断面図である。本実施形態においても、第４の実施形態と同様に、電界めっきにより第１，第２の導電部材８ａ，８ｂを形成することができる。
　本実施形態の製造方法について図２８を参照しつつ説明する。マザーの圧電基板１上に、第１の実施形態と同様にして電極構造を形成する。もっとも、本実施形態では、図２８（ａ）～（ｃ）に示すように、複数のＩＤＴ２に、信号配線３ａ、グラウンド配線３ｂ、パッド電極４ａ，４ｂだけでなく、給電ライン５２及び引き出し電極５３が形成されていることにある。本実施形態では、引き出し電極５３が給電ライン５２の一部をも兼ねている。すなわち、引き出し電極５３は、図２８（ａ）のＹ方向上端に至るように形成されている。また、引き出し電極５３は隣り合う電子部品間に跨るように形成されている。給電ライン５２は、Ｘ方向に延びる給電ライン部分５２ａを有する。給電ライン部分５２ａの一端が一対の引き出し電極５３を接続するように設けられている。それによって、給電ライン部分５２ａと引き出し電極５３により、矩形枠状の給電ラインが構成されている。給電ライン部分５２ａには、信号給電ライン４２ａが接続されている。これは、第４の実施形態の場合と同様である。他方、引き出し電極５３には、グラウンド給電ライン４２ｂが接続されている。
　第５の実施形態は、給電ラインの構造が上記のように異なることを除いては、第４の実施形態と同様である。
　本実施形態の製造方法においても、上記電極構造を形成したのちに、第４の実施形態と同様にして枠部材７Ｃを形成する。本実施形態においても、第４の実施形態と同様に仕切壁７Ｃ１を有するように枠部材７Ｃを形成する。
　次に、感光性樹脂を用い、フォトリソグラフィーにより枠部材を第４の実施形態と同様にして形成する。次に、本実施形態では、パッド電極４ａ，４ｂと引き出し電極５３にめっき法により金属を堆積させる。それによって、第１，第２の導電部材８ａ，８ｂを形成する。さらに、引き出し電極５３上に図２７（ａ）及び（ｂ）に示されている金属膜５４をめっき工程において形成する。
　しかる後、第１，第２の導電部材８ａ，８ｂが位置している部分以外をレジストで被覆し、さらに第１，第２の導電部材８ａ，８ｂの膜厚を厚くするようにめっき金属膜を積層する。図２７（ａ）では、このめっき金属膜は特に図示はしていない。
　しかる後、ダイシングテープを上面から貼り付け、マザーの圧電基板を第４の実施形態と同様にしてダイシングする。ダイシングに際しては、隣り合う電子部品間に跨っている引き出し電極５３の一部を除去するようにダイシングを行う。従って、切断面に引き出し電極５３Ａが露出することになる。
　しかる後、第１～第４の実施形態と同様に、下面側から導電ペーストを塗布し、熱硬化させ、シールド部材を形成する。しかる後、ダイシングにより、隣り合う電子部品間のシールド部材部分及び蓋部材を切断する。このようにして、本実施形態の電子部品を得ることができる。
　本実施形態においても、第４の実施形態と同様に、電界めっきにより、第１，第２の導電部材８ａ，８ｂを形成することができる。
　なお、上述した第１～第５の実施形態では、機能回路はラダー型フィルタを構成するように設けられていたが、本発明において、機能回路はこのようなフィルタに限らず、縦結合共振子型フィルタや横結合共振子型フィルタなどを適宜組み合わせたフィルタでもよく、また弾性表面波などの弾性波を利用した機能回路部分に限定されるものではない。すなわち、電磁シールドが必要な様々な機能回路を有する部分に本発明を適用することができる。
　また、回路基板として、上記圧電基板１に限らず、絶縁性基板や半導体基板を用いた電子部品にも本発明を適用することができる。
１…圧電基板
１Ａ…圧電基板
１ａ…上面
１ｂ…下面
１ｃ…領域
１ｄ…領域
２…ＩＤＴ
３…配線電極
３ａ…信号配線
３ｂ…グラウンド配線
４ａ，４ｂ…パッド電極
５…シールド配線
７…枠部材
７Ｃ…枠部材
７Ｃ１…仕切壁
７ａ，７ｂ…第１，第２の貫通孔
８ａ，８ｂ…第１，第２の導電部材
９…ダイシングテープ
１０，１０Ａ，１０Ｂ…シールド部材
１０Ｂ１…突出枠
１１，２１…電子部品
２２…蓋部材
２２ａ，２２ｂ…第３，第４の貫通孔
３１…電子部品
３２…蓋部材
４１…電子部品
４２ａ…信号給電ライン
４２ｂ…グラウンド給電ライン
４２ｃ…給電ライン
４３…引き出し電極
５２…給電ライン
５２ａ…給電ライン部分
５３…引き出し電極
５３Ａ…引き出し電極
５４…金属膜

Claims (10)

  1. 　対抗し合う第１及び第２の主面と、該第１及び第２の主面を接続している側面とを有する回路基板と、
    　前記回路基板の第１の主面に形成されている機能回路と、
    　前記回路基板の第１の主面に形成されており、前記機能回路に電気的に接続される信号配線と、
    　前記回路基板の第１の主面に形成されている配線部分を有し、前記機能回路に電気的に接続されており、グラウンド電位に電気的に接続されるグラウンド配線と、
    　前記回路基板の第１の主面の外周縁との間に領域を確保するように、かつ前記機能回路を囲むように設けられた枠部材とを備え、
    　前記グラウンド配線が、前記枠部材の内側から外側に至るように設けられており、
    　前記回路基板の第２の主面から側面を経て前記回路基板の第１の主面の前記枠部材の外側の前記領域に至るように設けられており、かつ前記枠部材の外側の前記領域で前記グラウンド配線に電気的に接続されている導電性材料を含むシールド部材を備える、電子部品。
  2. 　前記枠部材の外周縁から前記第１の主面の外周縁に向かって延びるように設けられた仕切壁をさらに備え、
    　前記仕切壁により、前記枠部材の外側の前記領域が第１の区画と、第２の区画とに分割されており、前記第１の区画に前記グラウンド配線が配置されており、前記信号配線が前記第２の区画に連なるように設けられている、請求項１に記載の電子部品。
  3. 　前記シールド部材が、前記回路基板の第２の主面及び前記側面の全面を被覆するように設けられている、請求項１または２に記載の電子部品。
  4. 　前記枠部材の開口部を閉成するように前記枠部材に接合されている蓋部材をさらに備える、請求項１～３のいずれか１項に記載の電子部品。
  5. 　前記枠部材が、前記信号配線が臨む第１の貫通孔と、前記グラウンド配線が臨む第２の貫通孔とを有し、前記第１及び第２の貫通孔に充填された第１及び第２の導電部材をさらに備える、請求項１～４のいずれか１項に記載の電子部品。
  6. 　前記蓋部材が前記第１及び第２の貫通孔に連なる第３及び第４の貫通孔を有し、前記第１及び第２の導電部材が前記第３及び第４の貫通孔にそれぞれ連なるように形成されている、請求項４に記載の電子部品。
  7. 　（Ａ）対抗し合う第１及び第２の主面と、第１及び第２の主面を接続している側面を有する回路基板を用意する工程と、
    　（Ｂ）前記回路基板の前記第１の主面上に、機能回路を形成する工程と、
    　（Ｃ）前記回路基板の前記第１の主面上に、機能回路と電気的に接続される信号配線及び機能回路と電気的に接続され、かつグラウンド電位に接続されるグラウンド配線を形成する工程と、
    　（Ｄ）前記回路基板の前記第１の主面に、前記機能回路を囲むように、かつ前記回路基板の外周縁との間に領域を確保するように枠部材を形成する工程と、
    　（Ｅ）前記回路基板の第２の主面から前記側面を経て、前記第１の主面の枠部材の外側の領域に至るように、かつ前記グラウンド配線に電気的に接続されるように導電性材料を含むシールド部材を形成する工程とを備える、電子部品の製造方法。
  8. 　前記工程（Ａ）～工程（Ｅ）をマザーの回路基板において行い、マザーの回路基板上に複数の電子部品形成用部分をシールド部材が隣り合う電子部品構成部分間に至るように設けて形成し、
    　前記複数の電子部品形成用部分が構成されているマザーの回路基板と前記シールド部材とを切断しつつ個々の電子部品に切断する、請求項７に記載の電子部品の製造方法。
  9. 　前記枠部材の開口を閉成するように蓋部材を形成する工程をさらに備える、請求項７または８に記載の電子部品の製造方法。
  10. 　前記枠部材から前記回路基板の前記第１の主面の外周縁側に向かって延びる仕切壁を前記仕切壁により前記領域を第１及び第２の空間に区画するように形成する工程をさらに備え、
    　前記第１の区画に前記グラウンド配線が、前記第２の区画に前記信号配線が位置するように前記仕切壁を形成する、請求項７～９のいずれか１項に記載の電子部品の製造方法。 
PCT/JP2013/069419 2013-07-17 2013-07-17 電子部品及びその製造方法 WO2015008351A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2013/069419 WO2015008351A1 (ja) 2013-07-17 2013-07-17 電子部品及びその製造方法
CN201380078265.7A CN105379116B (zh) 2013-07-17 2013-07-17 电子部件及其制造方法
KR1020167000781A KR101804496B1 (ko) 2013-07-17 2013-07-17 전자부품 및 그 제조방법
US14/994,642 US9654081B2 (en) 2013-07-17 2016-01-13 Electronic component and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/069419 WO2015008351A1 (ja) 2013-07-17 2013-07-17 電子部品及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/994,642 Continuation US9654081B2 (en) 2013-07-17 2016-01-13 Electronic component and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2015008351A1 true WO2015008351A1 (ja) 2015-01-22

Family

ID=52345846

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069419 WO2015008351A1 (ja) 2013-07-17 2013-07-17 電子部品及びその製造方法

Country Status (4)

Country Link
US (1) US9654081B2 (ja)
KR (1) KR101804496B1 (ja)
CN (1) CN105379116B (ja)
WO (1) WO2015008351A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210726A (zh) * 2015-02-03 2017-09-26 株式会社村田制作所 声表面波装置集合体
CN108476016A (zh) * 2015-12-25 2018-08-31 株式会社村田制作所 高频模块

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016001443B4 (de) * 2015-03-27 2023-10-19 Murata Manufacturing Co., Ltd. Elektronische Komponente
WO2018105233A1 (ja) * 2016-12-07 2018-06-14 株式会社村田製作所 電子部品及びその製造方法
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
US10263170B1 (en) 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
JP6819649B2 (ja) * 2018-04-26 2021-01-27 株式会社村田製作所 弾性波装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155066A (ja) * 1997-08-05 1999-02-26 Nec Corp 表面弾性波装置およびその製造方法
JP2007165949A (ja) * 2005-12-09 2007-06-28 Hitachi Media Electoronics Co Ltd 表面弾性波デバイス、表面弾性波デバイスの製造方法、表面弾性波デバイスを搭載した通信端末。
JP2012029134A (ja) * 2010-07-26 2012-02-09 Kyocera Corp 弾性波装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173468A (ja) * 1996-12-11 1998-06-26 Nec Corp 弾性表面波装置
JPH11239037A (ja) 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
JP3565768B2 (ja) * 2000-07-27 2004-09-15 ソニーケミカル株式会社 配線基板
JP2004241696A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005117151A (ja) 2003-10-03 2005-04-28 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP4412123B2 (ja) * 2004-09-09 2010-02-10 エプソントヨコム株式会社 表面弾性波デバイス
JP4665677B2 (ja) * 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007294829A (ja) 2006-03-29 2007-11-08 Kyocera Corp 高周波回路モジュール及びその製造方法
JP2010272848A (ja) 2009-04-20 2010-12-02 Murata Mfg Co Ltd 電子部品の製造方法
JPWO2011021328A1 (ja) * 2009-08-18 2013-01-17 日本電気株式会社 シールド層と素子側電源端子が容量結合した半導体装置
JP5546203B2 (ja) 2009-10-22 2014-07-09 京セラ株式会社 弾性波装置及びその製造方法
JP2011124743A (ja) 2009-12-10 2011-06-23 Taiyo Yuden Co Ltd 弾性波デバイス及びその製造方法
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155066A (ja) * 1997-08-05 1999-02-26 Nec Corp 表面弾性波装置およびその製造方法
JP2007165949A (ja) * 2005-12-09 2007-06-28 Hitachi Media Electoronics Co Ltd 表面弾性波デバイス、表面弾性波デバイスの製造方法、表面弾性波デバイスを搭載した通信端末。
JP2012029134A (ja) * 2010-07-26 2012-02-09 Kyocera Corp 弾性波装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210726A (zh) * 2015-02-03 2017-09-26 株式会社村田制作所 声表面波装置集合体
CN107210726B (zh) * 2015-02-03 2020-10-23 株式会社村田制作所 声表面波装置集合体
CN108476016A (zh) * 2015-12-25 2018-08-31 株式会社村田制作所 高频模块
CN108476016B (zh) * 2015-12-25 2021-09-24 株式会社村田制作所 高频模块

Also Published As

Publication number Publication date
US9654081B2 (en) 2017-05-16
CN105379116B (zh) 2017-09-05
KR20160019525A (ko) 2016-02-19
KR101804496B1 (ko) 2017-12-04
US20160126931A1 (en) 2016-05-05
CN105379116A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
WO2015008351A1 (ja) 電子部品及びその製造方法
JP5660197B2 (ja) 電子部品
US9124239B2 (en) Elastic wave device
JP5141852B2 (ja) 電子部品及びその製造方法
JP6106404B2 (ja) 電子部品モジュール
JP6288111B2 (ja) 弾性波フィルタデバイス
WO2018003819A1 (ja) 弾性波装置
US10812042B2 (en) Electronic component
JP2013251323A (ja) 電子部品
US8536959B1 (en) Substrate with built-in electronic component
JP5873311B2 (ja) 弾性波デバイス及び多層基板
JP5880683B2 (ja) 電子部品素子およびそれを備えた複合モジュール
JP5786812B2 (ja) 電子部品及びその製造方法
US10804196B2 (en) Electronic component device
JP7170845B2 (ja) 電子部品及びその製造方法
JP5805471B2 (ja) 圧電デバイス
JP5732360B2 (ja) 圧電デバイス
JP6068220B2 (ja) 電子部品の製造方法
JP2014038995A (ja) 電子部品内蔵基板
JP2014011487A (ja) 弾性波デバイス及びその製造方法
WO2019039336A1 (ja) 電子部品モジュール及び電子部品モジュールの製造方法
JP2001111383A (ja) 複合圧電部品、チップ型複合圧電部品及び複合圧電部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13889483

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167000781

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 13889483

Country of ref document: EP

Kind code of ref document: A1