JP2013251323A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2013251323A
JP2013251323A JP2012123292A JP2012123292A JP2013251323A JP 2013251323 A JP2013251323 A JP 2013251323A JP 2012123292 A JP2012123292 A JP 2012123292A JP 2012123292 A JP2012123292 A JP 2012123292A JP 2013251323 A JP2013251323 A JP 2013251323A
Authority
JP
Japan
Prior art keywords
circuit board
electronic element
sealing sheet
electronic
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012123292A
Other languages
English (en)
Inventor
Ikuhiro Ota
郁広 太田
Ko Matsuo
香 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012123292A priority Critical patent/JP2013251323A/ja
Publication of JP2013251323A publication Critical patent/JP2013251323A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】 対向空間の密閉性を向上できる電子部品を提供する。
【解決手段】 電子部品1は、第1の実装領域23および第2の実装領域24を有する回路基板2と、回路基板2の第1の実装領域23上に対向空間を介して実装された第1の電子素子3と、回路基板2の第2の実装領域24上に実装された第2の電子素子4と、第1の電子素子3を覆い、かつ、第1の電子素子3の周囲および第2の実装領域の周囲において回路基板2の上面に接着している封止シート5と、封止シート5および第2の電子素子4を覆っている封止材6とを有する。
【選択図】 図2

Description

本発明は、例えば弾性表面波(SAW:Surface Acoustic Wave)素子、圧電薄膜共振
器(FBAR:Film Bulk Acoustic Resonator)等の電子素子を含む電子部品に関するものである。
SAWチップとRF送受信LSIやチップ部品等の電子素子を1つの回路基板上に表面実装した電子部品がある。この電子部品の1つの形態として、SAWチップのSAW素子と回路基板との間に対向空間を設けるためにSAWチップを封止シートで覆って周辺部を回路基板上に接着し、その上に封止樹脂を供給して封止シートで覆われたSAWチップおよびその他の電子素子を封止したものが知られている(例えば、特許文献1を参照。)。
特開2006−135771号公報
しかしながら、従来の電子部品においては、樹脂シートはSAWチップのみを覆い、回路基板との接着面積が小さいために樹脂シートと回路基板との接着強度が弱いものであった。そのため、SAWチップを樹脂とで覆った後に液状の封止樹脂をその上から供給した際に、封止樹脂がSAWチップと回路基板との間の対向空間内に侵入しやすく、侵入した封止樹脂によって励振電極の振動が阻害されるおそれがあった。
本発明の一態様に係る電子部品は、第1の実装領域および第2の実装領域を有する回路基板と、回路基板の第1の実装領域上に対向空間を介して実装された第1の電子素子と、回路基板の第2の実装領域上に実装された第2の電子素子と、第1の電子素子を覆い、かつ、第1の電子素子の周囲および第2の実装領域の周囲において回路基板の上面に接着している封止シートと、封止シートおよび第2の電子素子を覆っている封止材とを有する。
本発明の一態様に係る電子部品によれば、封止シートがSAWチップ等の第1の電子素子近傍の周囲だけでなく、さらにその周囲の回路基板の上面にも接着していることから、封止シートと回路基板との接着力が大きいものとなり、第1の電子素子と回路基板との間の対向空間が良好に形成されたものとなる。
(a)は本発明の実施形態に係る電子部品の外観を示す斜視図であり、(b)は封止材を取り除いた状態を示す斜視図であり、(c)はさらに封止シートを取り除いた状態を示す斜視図である。 (a)は図1に示された電子部品の平面図であり、(b)は(a)のA−Aにおける断面図である。 (a)は図2(b)のA部の拡大図であり、(b)は(a)の他の例を示す拡大図である。 図2に示された電子部品の変形例であり、(a)は平面図、(b)は(a)のA−Aにおける断面図である。 (a)〜(c)は、本発明の実施形態に係る電子部品の製造方法を説明する断面図である。 (a)〜(b)は、図5(c)の続きを示す、図2に示された電子部品の製造方法を説明する断面図である。 (a)〜(c)は、図5(c)の続きを示す、図4に示された電子部品の製造方法を説明する断面図である。 (a)は第2の実施形態の電子部品の平面図であり、(b)は(a)のA−Aにおける断面図である。 図8に示された電子部品の変形例であり、(a)は平面図、(b)は(a)のA−Aにおける断面図である。 図8に示された電子部品の他の変形例であり、(a)は平面図、(b)は(a)のA−Aにおける断面図である。
以下、本発明の実施形態に係る電子部品について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。
(第1の実施形態)
図1(a)は、本発明の第1の実施形態に係る電子部品1の外観を示す上面側から見た斜視図であり、図1(b)は、電子部品1の封止材6を取り除いた状態を示す斜視図であり、図(c)はさらに封止シート5を取り除いた状態を示す斜視図である。
なお、電子部品1は、いずれの方向が上方もしくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面もしくは下面の語を用いるものとする。
電子部品1は、例えば、概ね直方体状に形成されており、その下面には、複数の外部端子(不図示)が適宜な形状および適宜な数で露出している。電子部品1の大きさは適宜な大きさとされてよいが、例えば、1辺の長さが3mm〜6mmで厚みが0.5mm〜1.2mmである。
電子部品1は、不図示の実装基板に対して下面を対向させて配置され、実装基板に設けられたパッドと複数の外部端子とがはんだ等を介して接合されることにより実装基板に実装される。そして、電子部品1は、例えば、複数の外部端子のいずれかを介して信号が入力され、入力された信号に所定の処理を施して複数の外部端子のいずれかから出力する。
なお、複数の外部端子の数、位置および役割は、電子部品1内部の構成等に応じて適宜に設定されてよい。
図2(a)は図1に示された電子部品の平面図であり、図2(b)は図2(a)のA−Aにおける断面図である。
電子部品1は、図2に示すように、大きくは5つの部材を含んでいる。すなわち、電子部品1は、回路基板2と、当該回路基板2の第1の実装領域23上に実装された第1の電子素子3と、回路基板2の第2の実装領域24上に実装された第2の電子素子4と、第1の電子素子3を覆い、かつ、第1の電子素子3の周囲および第2の実装領域24の周囲において回路基板2の上面に接着している封止シート5と、封止シート5および第2の電子素子4を覆っている封止材6とを有している。
第1の電子素子3は、その下面(機能面)と対向する回路基板2の上面との間に対向空
間Sを設けるとともにこれらの電気的接続を行うために、例えば、はんだバンプ3aを介して接合されている。後述する製造工程において封止材6となる液状材料が回路基板2と第1の電子素子3との間に流れ込むことを抑制するため、封止シート5で覆われている。
第2の電子素子4は、第1の電子素子3が実装された第1の実装領域23とは異なる第2の実装領域24に、第1の電子素子3と同様にはんだバンプ4aを介して接合されている。第2の電子素子4は、回路基板2との間に対向空間Sを設けなくてもよいものであり、封止シート5で覆われていない。
回路基板2は、例えば、リジッド式のプリント配線板によって構成されており、絶縁基板と、絶縁基板の上面に形成された上面配線と、絶縁基板の内部に上面に平行に形成された内部配線と、絶縁基板の下面に形成された既述の外部端子と、絶縁基板の全部または一部を上下方向に貫通して、上面配線、内部配線および外部端子を互いに電気的に接続する貫通導体とを含む配線を有している(不図示)。なお、回路基板2は、内部配線が設けられないものであってもよい。このような配線は、既述したような信号の入出力用の配線や接地電位の配線がある。
絶縁基板は、例えば、樹脂、セラミックおよび/またはアモルファス状態の無機材料を含んでおり、概ね薄型の直方体状に形成されている。絶縁基板は、単一の材料からなるものであってもよいし、基材に樹脂を含浸させた基板のように複合材料からなるものであってもよい。
上面配線は、はんだバンプ3a,4aが接合される基板パッドを含んでいる。上面配線、内部配線および貫通導体は、インダクタ、コンデンサもしくは適宜な処理を実行する回路を含んでいてもよい。これら配線は、例えば、Cu等の金属により構成されている。基板パッドおよび外部端子においては、はんだバンプ3a,4aあるいは実装基板との接続に用いられるはんだとの接合性向上のために、Ni,Au等のめっきが施されていてもよい。
第1の電子素子3は、SAW素子であり、圧電基板と、圧電基板の下面に設けられた素子導電層とを有している(不図示)。なお、SAW素子(第1の電子素子3)は、この他、圧電基板の上面を覆う電極および/または保護層等の適宜な部材を有していてよい。
圧電基板は、例えば、概ね薄型の直方体状に形成されている。圧電基板は、例えば、タンタル酸リチウム単結晶、ニオブ酸リチウム単結晶等の圧電性を有する単結晶の基板により構成されている。
素子導電層は、SAWを励起するための励振電極と、はんだバンプ3aが接合される素子パッドとを有している。素子導電層は、例えば、Al−Cu合金等の金属により構成されている。素子パッドにおいては、はんだバンプ3aとの接合性向上のために、Ni,Au等のめっきが施されていてもよい。
励振電極は、いわゆるIDT(InterDigital transducer)であり、一対の櫛歯電極を
含んでいる。各櫛歯電極は、バスバーと、バスバーから延びる複数の電極指とを有しており、一対の櫛歯電極は、互いに噛み合うように(複数の電極指が互いに交差するように)配置されている。励振電極は、例えば、SAWフィルタ、SAW共振器および/またはデュプレクサを構成している。
一対の櫛歯電極の一方に信号が入力されると、当該信号はSAWに変換されて下面を電極指に直交する方向(xまたはy方向)に伝搬し、再度信号に変換されて一対の櫛歯電極
の他方から出力される。その過程において、信号はフィルタリング等がなされる。
素子パッドは、下面に形成された不図示の配線を介して励振電極に接続されている。一対の櫛歯電極の一方は、複数の素子パッドのいずれかを介して信号が入力され、一対の櫛歯電極の他方は、複数の素子パッドのいずれかを介して信号を出力する。
はんだバンプ3aは、素子パッドと基板パッドとの間に介在して、これらパッドを接合している。はんだバンプを構成するはんだは、Pb−Sn合金はんだ等の鉛を含むはんだであってもよいし、Au−Sn合金はんだ、Au−Ge合金はんだ、Sn−Ag合金はんだ、Sn−Cu合金はんだ等の鉛フリーはんだであってもよい。なお、はんだバンプ3aに代えて、導電性樹脂からなるバンプが設けられてもよい。
回路基板2とSAW素子(第1の電子素子3)との間にはんだバンプ3aが介在していることにより、絶縁基板の上面と、圧電基板の下面との間には間隙(対向空間S)が形成されている。これにより、下面におけるSAWの伝搬が容易化されている。なお、はんだバンプ3aの厚みは、例えば、30μm程度である。
第2の電子素子4は、必ずしも回路基板2との間に対向空間Sを設けなくてもよい点で第1の電子素子3とは異なるものである。例えば、電子部品1が携帯電話等の無線通信機器に用いられる送受信モジュールであって、第1の電子素子3がSAWフィルタである場合には、第2の電子素子4はRF送受信LSIである。これ以外には、例えば、パワーアンプ、アンテナスイッチ等が挙げられ、第1の電子素子3と組み合わせて特定の機能を有する電子部品1を構成するものであればよい。これ例外にも、チップコンデンサやチップ抵抗器等の受動部品も含まれ、また、複数個の第2の電子素子4が実装されていてもよい。
第2の電子素子4は、本実施形態では、第1の電子素子3と同様にはんだバンプ4aを介して回路基板2上にフェイスダウン実装されているが、ワイヤーボンディングにより実装されていてもよい。この場合には、回路基板2の上面の基板パッドは、第2の電子素子4を例えば導電性接着剤で接合して固定するための固定パッドと、固定パッドの周囲に設けられ、第2の電子素子4の素子パッドとボンディングワイヤで電気的に接続される接続パッドを含む。そして、回路基板2の上面における固定パッドと接続パッドとを含む領域が、第2の実装領域24となる。
第2の電子素子4がフェイスダウン実装される場合は、第2の電子素子4と回路基板2の上面との間にも間隙ができるが、この間隙にはアンダーフィル材を充填するのが好ましい。アンダーフィル材は、封止シート5と第2の電子素子4とを覆っている封止材6と同じものであってもよいし、別のものでもよい。アンダーフィル材として封止材6と同じものを用いる場合は、後述する製造工程において、第2の電子素子4と回路基板2の上面との間の間隙に、封止材6となる液状材料を流し込むことにより、封止材6とアンダーフィル材とを同時に形成することができる。
封止シート5は、厚さが概ね一定のシート(層)状の部材である。封止シート5は、SAW素子(第1の電子素子3)を覆い、また、SAW素子(第1の電子素子3)の周囲において回路基板2に接着している。従って、対向空間Sは、封止シート5によって封止されている。より具体的には、封止シート5は、SAW素子(第1の電子素子3)から垂れた外周部がSAW素子(第1の電子素子3)の外方へ広がるように曲がっており、SAW素子(第1の電子素子3)を覆う側の面(シート下面)が回路基板2の上面に接着している。なお、封止シート5は、SAW素子(第1の電子素子3)の上面および側面に対しても接着していることが好ましい。
封止シート5は、例えば、ポニフェニレンサルファイド(PPS)等の樹脂フィルムに粘着剤が塗布されて構成されており、その厚さは例えば1〜数μmである。
第2の電子素子4が実装された第2の実装領域24を取り囲むように、第2の実装領域24に対応した貫通孔5aを有する封止シート5が配置され、回路基板2の上面に接着されている。また、封止シート5の外周縁部は、回路基板2の上面の外周縁部と一致している。すなわち、封止シート5は第1の電子素子3が実装された第1の実装領域23および第2の電子素子4が実装された第2の実装領域24以外の広い領域において、回路基板2の上面に接着されている。
このような構成により、封止シート5と回路基板2との接着力が大きいものとなり、第1の電子素子3と回路基板2との間の対向空間Sが良好に形成されたものとなっている。これにより、封止材6によって励振電極の振動が阻害されることなくSAW素子(第1の電子素子3)が確実に動作する電子部品となっている。また、例えば電子部品1の動作中等に発生する、封止材6と回路基板2との間の熱応力が封止シート5の側面(端面)に作用し難いので、封止シート5が剥がれ難く、対向空間Sの気密信頼性が向上したものとなる。
第1の電子素子3の周囲における、封止シート5と回路基板2の上面との接着領域の幅、すなわち、第1の電子素子3の外辺から、回路基板2の外辺までの距離あるいは第2の実装領域24までの距離は、電子部品1の小型化のためにはできるだけ小さいのが好ましいが、封止シート5と回路基板2の上面との接着力を高めるためには可能な限り大きくするのがよく、30μm以上であると対向空間Sの密閉性の維持が容易となるので好ましい。
封止シート5は導電性を有しているのが好ましい。第1の電子素子3を覆い、第2の電子素子4を取り囲むように配置されている封止シート5が導電性であると、外部から電子部品1に侵入してくる電磁波等のノイズに対するシールド層として機能することとなり、第1の電子素子3および第2の電子素子4が安定して動作する電子部品1となる。
このとき、導電性を有する封止シート5が回路基板2に設けられた接地電位の配線に電気的に接続されていると、シールド層としての機能がより高められるので好ましい。封止シート5が接着される、回路基板2の上面の第1の実装領域23および第2の実装領域24以外に設けられた上面配線のうちの少なくとも1つを接地電位の配線とすればよい。封止シート5の接着剤が絶縁性の場合は、接地電位の配線の上には接着剤を設けないようにすることで、導電性の封止シート5と接地電位の配線が電気的に接続される。接着剤に導電性のものを用いれば、封止シート5の全面に接着剤を塗布することができる。封止シート5および接着剤が導電性であっても、第1の実装領域23および第2の実装領域24以外に接地電位ではない上面配線が形成されていなければ、封止シート5および接着剤によって短絡することがない。第1の実装領域23および第2の実装領域24以外に接地電位ではない上面配線が形成されている場合は、異方性導電樹脂を接着剤として用いると、封止シート5の全面に接着剤を塗布することができ、接地電位の上面配線の位置を考慮する必要がなく、接着剤付きの封止シート5の作製が容易となるので好ましい。
導電性を有する封止シート5は、既述した樹脂フィルムの表面に、例えば、鉄、銅、銀、ニッケル、アルミニウム、あるいはこれらの合金等の導電性の膜を形成したものが挙げられる。導電性の膜は、めっき法や蒸着法等の薄膜形成方法によって形成することができる。あるいは、既述した樹脂フィルム中に、例えば上述の金属やカーボン等の導電性粒子を分散させたものでもよい。
図3(a)は図2(b)のA部の拡大図であり、図3(b)は図3(a)の他の例を示す拡大図である。
封止シート5は、既述したように、図1(b)や図2に示すような第2の実装領域24に対応した貫通孔5aを有しており、第2の実装領域24を取り囲むようになっている。この貫通孔5aが、第2の電子素子4の外形よりも一回り大きく、第2の電子素子4より外側に位置するものであると、第2の電子素子4と回路基板2の上面との間にアンダーフィル材や封止材6となる液状樹脂を流し込みやすいので好ましい。例えば、平面視で第2の電子素子4の外辺から50μm以上外側に貫通孔5aの内壁が位置するようにすると、フィラーを含有する液状樹脂を流し込むことができる。
第2の電子素子4と回路基板2の上面との間に液状樹脂を流し込みやすくするために、図3(b)に示す例のように、貫通孔5aが下(回路基板2側)から上(封止材6側)に向けて広がるように、貫通孔5aの内壁面を傾斜させてもよい。
封止シート5が導電性を有するものである場合には、封止シート5の貫通孔5aは、第2の電子素子4の外形よりも一回り小さく、平面視で第2の電子素子4の外辺より内側に貫通孔5aの内壁が位置すると、第2の電子素子4に対するシールド性がより向上するのでより好ましい。
このとき、少なくとも第2の電子素子4の外辺より内側に位置する封止シート5の厚みを薄くしておく(貫通孔5aの周縁部の厚みを薄くしておく)と、厚みの薄い部分は変形しやすいので、貫通孔5aを実装された第2の電子素子4に位置合わせして封止シート5の貫通孔5aの周囲を押さえることで、貫通孔5aの内壁を容易に第2の電子素子4の外辺より内側に配置することができる。また、厚みの薄い部分は、平面視で第2の電子素子4の外側から内側にかけて、また、厚み方向では回路基板2側に設けると、第2の電子素子4と回路基板2の上面との間に液状樹脂を流し込みやすくなるので好ましい。例えば、図3(b)に示す例のように、貫通孔5aが下(回路基板2側)から上(封止材6側)に向けて広がるように、第2の電子素子4の外側から内側にかけて貫通孔5aの内壁面を傾斜させるとよい。この傾斜面は、平面でなくてもよい。
封止シート5に周縁部の厚みの薄い貫通孔5aを形成するには、封止シート5を金型で打ち抜くとともに、型を押し当てることで形成することができる。傾斜した内壁面の形成は、打ち抜き金型の雄型と雌型とのクリアランスを大きめに調整することによって、雌型側の開口が小さい貫通孔5aを形成することでも可能である。
封止材6は、封止シート5を覆っている。好ましくは、封止材6は、封止シート5に接着している。封止材6によって第2の電子素子4が封止され、薄い封止シート5による対向空間Sの封止性がより強固なものとなっている。
封止材6の外形は、例えば、概ね直方体状になるように形成されている。その平面視における形状および大きさは、例えば、回路基板2の平面形状と同様であり、封止材6の側面は回路基板2の側面と面一になっている。封止材6のSAW素子(第1の電子素子3)上の厚みは、SAW素子(第1の電子素子3)の保護の観点等の種々の観点から適宜な大きさとされてよい。
封止材6は、例えば、樹脂を含んで構成されている。当該樹脂は、好ましくは熱硬化性樹脂であり、熱硬化性樹脂は、例えば、エポキシ樹脂もしくはフェノール樹脂である。樹脂には、当該樹脂よりも熱膨張係数が低い材料により形成された絶縁性粒子からなるフィ
ラーが混入されていてもよい。絶縁性粒子の材料は、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー、グラファイトフィラーである。なお、封止材6は、樹脂以外の材料、例えば、アモルファス状態の無機材料によって構成されていてもよい。
対向空間Sは、封止材6によって密閉されている。対向空間S内は、真空となっていてもよいし、空気等の気体が封入されていてもよい。気体が封入されている場合、その圧力は、対向空間S内の温度が大気の温度と同等のときに、大気圧よりも高くてもよいし、同等でもよいし、大気圧よりも低くてもよい。
図4は、図2に示された電子部品1の変形例であり、(a)は平面図、(b)は(a)のA−Aにおける断面図である。図2に示された電子部品1との違いは、回路基板2の外縁部に切欠き2a(段差部)が形成されていて、封止材6が切欠き2aに入り込んで回路基板2に接着している点である。封止材6は封止シート5の縁部を覆っており、封止シート5の縁部は電子部品1の外部へ露出していない。別の観点では、電子部品1の側面に露出する部材間の界面は、回路基板2と封止材6との界面一つのみである。
このような構成にすると、封止シート5の縁部の回路基板2への接着が封止材6によってより強固なものとなる。封止材6は切欠き2aに入り込んでいるので、回路基板2と封止材6との接着面積が増加し、かつ、封止材6は回路基板2に食い込む形状となる。その結果、封止材6と回路基板2との接着強度が向上し、電子部品1は、外部から水分が浸入し難くなる。電子部品1の動作中等に発生する、封止部材(封止シート5および封止材6)と回路基板2との間の熱応力によって、この界面を起点として封止部材が回路基板2から剥がれる可能性が低減される。また、剥離が生じたとしても、回路基板2と封止部材との界面が、縁部において屈曲したものとなるので、電子部品1の側面から対向空間Sへの水分の浸入経路が長くなっており、かつ、当該浸入経路は途中で曲がっていることから、この界面を通って外部から水分等が浸入し難くなる。よって、対向空間Sの気密信頼性がより向上したものとなる。
このときの回路基板2の外縁部には、上面側に切欠き2aが形成されている。切欠き2aは、例えば、断面形状が概ね矩形であり、回路基板2の全周にわたって形成されている。切欠き2aの深さ(z方向)および幅(図4ではx方向)は、適宜に設定されてよく、例えば、深さは50μm〜100μmであり、幅は50μm〜100μmである。
回路基板2において、切欠き2aにおける表面粗さは、回路基板2の上面における表面粗さよりも粗くなっている。例えば、切欠き2aの表面の算術平均粗さは15μm〜25μm程度であり、回路基板2の上面の算術平均粗さは0.5〜1.0μm程度である。そして、封止材6は、その切欠き2aの凹凸に密着している(溝に入り込んでいる。)。
図5(a)〜図6(b)は、電子部品1の製造方法を説明する、図2に対応する断面図である。ただし、これらの図では、複数の電子部品1に対応する断面を示している。
まず、図5(a)に示すように、複数の回路基板2が含まれる母基板21が用意される。各回路基板2は上面に第1の実装領域23および第2の実装領域24を有している。なお、図5(a)では、回路基板2同士の境界部21aを点線で示しており、点線の位置は、回路基板2の側面となる位置である。母基板21は複数の回路基板2が境界部21aを挟んで連結されたものである。図5(a)ではx方向のみに複数の回路基板2が連結されて並んでいるように見えるが、y方向にも複数の回路基板2が並んで連結されており、いわゆる多数個取り基板の形態である。また、回路基板2の並びの最も外側に位置する回路基板2のさらに外側、母基板21の最外周領域にはダミー領域を設け、回路基板2の配線
(上面配線や外部端子)に電解めっきによってめっき皮膜を形成する場合は、境界部21aおよびダミー領域にめっき用配線を設ける。母基板21は、一般的なプリント配線板と同様に作製されてよい。例えば、母基板21は、導電ペーストが配置されたセラミックグリーンシートが焼成されたり、または、絶縁基板に対してアディティブ法もしくはサブトラクティブ法によって配線が形成されたりすることによって作製されてよい。
母基板21が用意されると、図5(b)に示すように、複数のSAW素子(第1の電子素子3)および複数の第2の電子素子4が複数の回路基板2がそれぞれフェイスダウン実装されるように、母基板21に実装される。具体的には、例えば、スクリーン印刷等によってはんだバンプ3a,4aが母基板21に形成され、次に、複数のSAW素子(第1の電子素子3)および複数の第2の電子素子4が母基板21に載置され、その後、これらはリフロー炉等によって加熱される。なお、SAW素子(第1の電子素子3)は、例えば、分割されることによって圧電基板となる母基板を対象に素子導電層を形成し、その後、ダイシングすることによって作製される。また、第2の電子素子4はフェイスダウン実装でなくてもよく、例えばワイヤーボンディングにより実装されていてもよい。この場合には、回路基板2の上面の固定パッドに第2の電子素子4を例えば導電性接着剤で接合して固定し、固定パッドの周囲に設けられた接続パッドと第2の電子素子4の素子パッドとをボンディングワイヤで電気的に接続する。そして、回路基板2の上面における固定パッドと接続パッドとを含む領域が、第2の実装領域となる。
次に、図5(c)に示すように、複数の封止シート5を含む封止シート51が複数のSAW素子(第1の電子素子3)に被せられる。また、封止シート51は複数の第2の実装領域24に対応する複数の貫通孔5aを有している。第2の実装領域24に対応するとは、貫通孔5aの位置、形状および大きさが第2の実装領域24の位置、形状および大きさに対応しているということである。なお、封止シート51は、例えば、適宜に加熱されつつ、封止シート51と母基板21との間の真空引きがなされることにより、SAW素子(第1の電子素子3)、母基板21の上面の第2の実装領域24以外の領域に密着し、粘着する。
このとき、封止シート51の大きさは母基板21の大きさと同程度のものを用いるのが好ましい。これにより、複数の回路基板2の第1の実装領域23および第2の実装領域24以外の上面に封止シート51を一括で配置して接着することができる。従来の技術のように、SAW素子(第1の電子素子3)のみを封止シート5で覆う構造の場合は、複数のSAW素子(第1の電子素子3)のそれぞれに対応する複数の封止シート5を準備して、それぞれ位置合わせして配置しなければならなかった。これに対して、SAW素子(第1の電子素子3)のそれぞれに対する複封止シート5の位置合わせが容易(不要)になり、また、複数のSAW素子(第1の電子素子3)に対する封止シート5の配置を一括で行なうことができるので、封止シートの5位置ずれによる封止性の低下が抑えられるとともに生産効率も高められる。
また、封止シート51が複数の第2の実装領域24に対応する複数の貫通孔5aを有しており、第2の電子素子4を覆わないようにしている。これにより、第1の電子素子3の周囲において封止シート51と回路基板2の上面とが密着しやすくなる。従来技術として封止シート51で第1の電子素子3だけでなく第2の電子素子4も覆う場合がある。その場合は、回路基板2に実装される第1の電子素子3とその周囲の第2の電子素子4との間隔が小さいと、これらの間では封止シート51が回路基板2の上面に密着し難くなる。そのため第1の電子素子3の周囲において封止シート51を回路基板2に強固に接着することができず、対向空間Sを確保することが難しくなる可能性がある。また、第1の電子素子3の周囲において封止シート51と回路基板2の上面とが密着しないと、対向空間Sと周囲の第2の電子素子4の周囲の空間とが連通してしまうので、対向空間Sに異物等が侵
入してしまう可能性がある。すなわち、封止シート51に貫通孔5aを設けておくことで、第1の電子素子3と回路基板2との間に封止された対向空間Sを確保しながら、電子素子の実装密度が高い電子部品1を得ることができ、より小型の電子部品1とすることができる。
封止シート51が配置されると、図6(a)に示すように、封止材6となる液状の樹脂61が供給される。液状の樹脂61は、封止シート5(51)および第2の電子素子4を覆うとともに、第2の電子素子4と母基板21の上面との間の間隙に流入する。そして、加熱されることによって液状の樹脂61は硬化し、封止材6が基板21(回路基板2)の上面に接着する。液状の樹脂61の供給は、ディスペンサによる塗布や印刷による塗布で行なえばよく、印刷による供給は液状の樹脂61(封止材6)の厚みの調整が容易で、母基板21を用いるような塗布面積が大きい場合には生産効率も高いので好ましい。
アンダーフィル材に封止材6とは異なる材料を用いる場合は、封止材6となる液状の樹脂61を供給する工程の前に、第2の電子素子4と母基板21の上面との間の間隙にアンダーフィル材を注入して硬化すればよい。封止シート51を接着する工程の前にアンダーフィル材を供給することも可能である。封止シート51を接着する工程の後にアンダーフィル材を供給する方が、封止シート51の貫通孔の内壁面でアンダーフィル材の拡がりを抑えることできるのでより好ましい。アンダーフィル材の硬化は封止材6となる液状の樹脂61の硬化と同時に行なってもよい。
液状の樹脂61が硬化すると、図6(b)に示すように、封止材6、封止シート5および母基板21を境界(回路基板2とダミー領域との境界も含む。)に沿って共にカットして、複数の電子部品1を個片化する。カットは、例えば、ダイシングブレード81によって行われる。これによって、封止材6および封止シート5の側面と回路基板2の側面とは面一になる。ダイシングブレード81の厚さは、境界部21aの幅に等しいと、2つの回路基板2の間のカットが1度で行なえるので効率がよく、好ましい。
図7(a)〜図7(c)は、図5(c)の続きを示す、図4に対応する電子部品1の製造方法を説明する断面図である。
図5(c)に示すように封止シート51が配置されると、図7(a)に示すように、複数の回路基板2の境界(回路基板2とダミー領域との境界も含む。)に沿った溝状の凹部21bを形成する。凹部21bの形成は、例えば、ダイシングブレード82によるハーフカットダイシングによって行われる。ダイシングブレード82の厚みは、隣接する回路基板2の切欠き2aの側面間の距離(切欠き2aの底面の幅の2倍の長さに境界部21aの幅を加えた長さ)に等しく、且つ、隣接するSAW素子(第1の電子素子3)と第2の電子素子4との間の隙間よりも小さく設定されている。そして、この凹部21bの形成に伴って、封止シート51は回路基板2の外縁部上および境界部21a上の部分が除去される。
このとき、母基板21において、凹部21bの表面(凹部21bの底面および側面)は、上面よりも粗くなる。例えば、凹部21bの表面には、砥粒によって削られることによって形成された、ダイシングブレード82の外周部の接線方向に沿う直線状(凹部21bの側面においては厳密には弧状)の複数の溝が形成される。
凹部21bが形成されると、図7(b)に示すように、液状の樹脂61は、封止シート5(51)を覆うとともに、凹部21b内に流入する。また、液状の樹脂61は、凹部21bの表面に形成された複数の溝にも入り込む。
液状の樹脂61が硬化すると、図7(c)に示すように、封止材6および母基板21を境界に沿って共にカットして、複数の電子部品1を個片化する。カットは、例えば、ダイシングブレード83によって行われる。ダイシングブレード83の厚さは、凹部21bを形成したダイシングブレード82の厚さ、つまり凹部21bの幅よりも小さく、ダイシングブレード83は、凹部21bの底面中央部をカットする。これによって、切欠き2aおよび封止材6の切欠き2aに入り込んだ部分が形成され、また、封止材6の側面と回路基板2の側面とは面一になる。ダイシングブレード83の厚さは、境界部21aの幅に等しいと、2つの回路基板2の間のカットが1度で行なえるので効率がよく、好ましい。
このように、図1および図2に示すような本実施形態の電子部品1は、複数の回路基板2が含まれる母基板21を準備する第1工程(図5(a))と、複数のSAW素子(第1の電子素子3)を複数の回路基板2の第1の実装領域23にそれぞれフェイスダウン実装されるように、複数の第2の電子素子4を複数の回路基板2の第2の実装領域24に実装されるように、母基板21に実装する第2工程(図5(b))と、複数のSAW素子(第1の電子素子3)を覆い、各SAW素子の周囲の第2の実装領域24以外の領域において母基板21の上面に接着するように、封止シート5(51)を配置する第3工程(図5(c))と、封止シート5(51)および第2の電子素子4を覆う封止材6(となる液状の樹脂61)を供給する第4工程(図6(a))と、境界に沿って、封止材6、封止シート5および母基板21をカットして、複数の個片を形成する第5工程(図6(b))と、を含む。
図4に示す例のような構成の電子部品1は、上記第3の工程の後に、母基板21の上面の境界に跨る部分に凹部21bを設け、これに伴って封止シート51の境界に跨る部分を除去する第4の工程(図7(a))と、封止シート51を覆い、封止シート51が除去された領域で、回路基板2と接着するように樹脂61(封止材6)を配置する第5工程(図7(b))と、凹部21bの底面中央部をカットする第6工程(図7(c))と、を含む製造方法によって実現される。
なお、以上の第1の実施形態において、SAW素子(第1の電子素子3)は本発明の電子素子の一例であり、封止材6および樹脂61は本発明の封止材の一例である。
(第2の実施形態)
図8は第2の実施形態に係る電子部品1を示す図であり、(a)は平面図であり、(b)は(a)のA−Aにおける断面図である。
電子部品1は、封止材5の上面を覆う導電層7が設けられている点のみが図2に示す第1の実施形態の電子部品1と相違する。このような構成によって、外部から電子部品1に侵入してくる電磁波等のノイズに対するシールド層として機能することとなり、第1の電子素子3および第2の電子素子4が安定して動作する電子部品1となる。第1の実施形態の電子部品1における封止シート5が導電性である場合に対しては、第2の電子素子4のシールド性が特に向上される。
導電層7は、エポキシ樹脂等に例えば、鉄、銅、銀、ニッケル、アルミニウム、あるいはこれらの合金等の金属、もしくはカーボン等の導電性粒子を分散させたものである。
導電層7は、回路基板2に設けられた接地電位の配線に電気的に接続されていることが好ましい。導電性を有する封止シート5の場合と同様に、接地電位の配線に接続されることで、シールド性がさらに向上する。
図9に示す第2の実施形態の他の例においては、第1の電子素子3の上方に位置する封止材6に貫通孔を設けて、導電層7が導電性を有する封止シート5に接するようにしてい
る。導電性を有する封止シート5は、回路基板2に形成された接地電位の配線に電気的に接続されており、導電層7は、封止シート5を介して回路基板2の上面に設けられた接地電位の配線に電気的に接続されている。封止材6に設ける貫通孔は他の位置でもよいが、封止材6の第1の電子素子3の上方に位置する部分が最も厚みが薄いので、導電層7と封止シート5との接続が容易である。封止シート5が導電性を有さない場合は、封止材6および封止シート5を貫通して回路基板2の上面の接地電位の配線に達する貫通孔を設け、貫通孔内に導電性の材料を配置して導電層7と配線とを電気的に接続すればよい。
図10に示す第2の実施形態の他の例においては、図4に示した第1の実施形態の回路基板2に設けた切欠き2aと同様のものを回路基板2に設けて、導電層7を封止材6の上面から側面および切欠き2a内にかけて設けている。図8に示す構造に対して、シールド層として機能する導電層7が封止材6の側面にもう設けられているので、シールド性がさらに向上する。
封止シート5が導電性を有するとともに回路基板2の上面に設けられた接地電位の配線に電気的に接続されている場合であれば、切欠き2aの上で導電性を有する封止シート5の端面に導電層7が接するようにすることで、導電層7を接地電位の配線に電気的に接続することができる。あるいは、切欠き2aの側面または底面に接地電位の配線を露出させておき、接地電位の配線に導電層7を直接接続してもよい。このような構造の電子部品1は、シールド性がさらに向上する。
図8に示す第2の実施形態に係る電子部品1の製造方法は、第1の実施形態において、図6(b)に示す封止材6、封止シート5および母基板21をカットする工程の前に封止材6(61)の上に導電層7を形成する工程を追加すればよい。例えば、未硬化(液状)の熱硬化性の導電性樹脂を封止材6の上に印刷法で塗布して、加熱することで硬化させればよい。そして、次の封止材6、封止シート5および母基板21をカットする工程において、導電層7も同時にカットすることで、図8に示すような電子部品1が作製される。
図9に示す第2の実施形態に係る電子部品1の製造方法は、図6(a)に示す封止シート5(51)および第2の電子素子4を覆う封止材6(となる液状の樹脂61)を供給する第4工程において、第1の電子素子3の上方以外に封止材(となる液状の樹脂61)を塗布すればよい。印刷による塗布の場合は、第1の電子素子3の位置にマスクを有する版を用いればよい。このようにすることで第1の電子素子3の上方に位置する封止材6に貫通孔を設けることができる。この貫通孔の内部(に露出した封止シート5の上面)および封止材6の上に、未硬化(液状)の熱硬化性の導電性樹脂を塗布し、加熱して硬化させることで、導電性を有する封止シート5に接する導電層7が形成される。封止材6を硬化させた後に貫通孔を形成する場合と比較して、工程数が少なく、容易である。
図10に示す第2の実施形態に係る電子部品1の製造方法は、図6(a)に示す封止シート5(51)および第2の電子素子4を覆う封止材6を供給する第4工程の後に、複数の回路基板2の境界(回路基板2とダミー領域との境界も含む。)に沿った溝状の凹部を形成する工程を有する。凹部の形成は、例えば、ダイシングブレードによるハーフカットダイシングによって行われる。ダイシングブレードの厚みは、境界部21aの幅より大きく、隣接する回路基板2の切欠き2aの側面間の距離(切欠き2aの底面の幅の2倍の長さに境界部21aの幅を加えた長さ)の幅に等しい。このとき、凹部内の側面には、封止材6と回路基板2との間に封止シート5の側面が露出する。また、回路基板2の内部において、回路基板2の外周縁部まで延設された接地電位の配線を有する母基板21を準備して、ハーフカットダイシングして形成した凹部の内面にこの配線を露出させるようにすれば、切欠き2aの側面または底面に接地電位の配線が露出したものとなる。
その後、封止材6の上面からこの凹部の内部にかけて、未硬化(液状)の熱硬化性の導電性樹脂を塗布し、加熱して硬化させる。このとき、硬化した導電性樹脂(導電層7)と、凹部の側面に露出した導電性の封止シート5の側面(端面)、あるいは回路基板2の内部に設けられた接地電位の配線が凹部の側面または底面に露出した部分とが接して電気的に接続される。
そして、硬化した導電性樹脂、封止材6および母基板21を境界に沿って共にカットして、複数の電子部品1を個片化する。カットは、例えば、ダイシングブレードによって行われる。ダイシングブレードの厚さは、凹部を形成したダイシングブレードの厚さ、つまり凹部の幅よりも小さく、ダイシングブレードは、凹部の底面中央部をカットする。これによって、切欠き2aおよび封止材6の上面から側面および切欠き2a内にかけて設けられた導電層7を有する電子部品1となる。導電層7の側面と回路基板2の側面とは面一になる。ダイシングブレードの厚さは、境界部21aの幅に等しいと、2つの回路基板2の間のカットが1度で行なえるので効率がよく、好ましい。
本発明は、以上の実施形態および変形例に限定されず、種々の態様で実施されてよい。
第1の電子素子は、SAW素子に限定されない。第1の電子素子は、弾性波を利用しないもの、例えばMEMS(Micro Electro Mechanical Systems)素子であってもよいし、圧電薄膜共振器等のSAW以外の弾性波を利用するものであってもよい。
第1の電子素子において、対向空間内に位置する配線や機能体(励振電極)は、これらの酸化防止等に寄与する絶縁性の保護層に覆われていてもよい。なお、保護層は、例えば、酸化珪素(SiOなど)、酸化アルミニウム、酸化亜鉛、酸化チタン、窒化珪素、またはシリコンにより形成されている。
回路基板に切欠きが設けられる場合において、当該切欠きは、回路基板の外縁部全体にわたって形成されるものに限定されない。例えば、切欠きは、平面形状が矩形の回路基板において、その1〜3辺に設けられてもよいし、1辺のうちの一部にのみ設けられてもよいし、1辺の複数位置に設けられてもよい。
封止シートは、粘着剤によって回路基板に密着されるものに限定されない。例えば、封止シートは、封止材となる液状の樹脂よりも粘度が高い樹脂(熱硬化性樹脂、光硬化性樹脂等)によって構成され、第1の電子素子および回路基板に被せられた後に硬化されることによって、それ自体が回路基板に密着してもよい。なお、当該硬化は、封止材となる液状の樹脂の硬化の前であってもよいし、同時であってもよい。
封止シートとしては、導電性を有する封止シートの樹脂フィルム中に分散させた導電性粒子に替えて、または導電性粒子に加えてフェライト粒子を分散させたものを用いてもよい。フェライト粒子が電波吸収体として機能するため、同様にシールド層として機能するものとなる。このとき、導電性粒子の量を減らして導電性のないものにすると、回路基板の上面に形成された上面配線を考慮することなく、回路基板に接着できる。
導電層に関しても、導電層の導電性粒子に替えて、または導電性粒子に加えてフェライト粒子を分散させたものを用いてもよい。フェライト粒子が電波吸収体として機能するため、同様にシールド層として機能する電波吸収層となる。
1:電子部品
2:回路基板
3:第1の電子素子
4:第2の電子素子
5:封止シート
6:封止材
7:導電層
23:第1の実装領域
24:第2の実装領域

Claims (5)

  1. 第1の実装領域および第2の実装領域を有する回路基板と、
    該回路基板の前記第1の実装領域上に対向空間を介して実装された第1の電子素子と、
    前記回路基板の前記第2の実装領域上に実装された第2の電子素子と、
    前記第1の電子素子を覆い、かつ、前記第1の電子素子の周囲および前記第2の実装領域の周囲において前記回路基板の上面に接着している封止シートと、
    該封止シートおよび前記第2の電子素子を覆っている封止材と、
    を有することを特徴とする電子部品。
  2. 前記封止シートは導電性を有していることを特徴とする請求項1に記載の電子部品。
  3. 前記封止シートは、前記回路基板に設けられた接地電位の配線に電気的に接続されていることを特徴とする請求項2に記載の電子部品。
  4. 前記封止材を覆う導電層を有することを特徴とする請求項1乃至3のいずれかに記載の電子部品。
  5. 前記導電層は、前記回路基板に設けられた接地電位の配線に電気的に接続されていることを特徴とする請求項4に記載の電子部品。
JP2012123292A 2012-05-30 2012-05-30 電子部品 Pending JP2013251323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012123292A JP2013251323A (ja) 2012-05-30 2012-05-30 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012123292A JP2013251323A (ja) 2012-05-30 2012-05-30 電子部品

Publications (1)

Publication Number Publication Date
JP2013251323A true JP2013251323A (ja) 2013-12-12

Family

ID=49849746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012123292A Pending JP2013251323A (ja) 2012-05-30 2012-05-30 電子部品

Country Status (1)

Country Link
JP (1) JP2013251323A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006391A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
WO2016088681A1 (ja) * 2014-12-04 2016-06-09 株式会社村田製作所 電子部品及びその製造方法
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
JP2021118337A (ja) * 2020-01-29 2021-08-10 株式会社ディスコ デバイスパッケージの製造方法
CN113452336A (zh) * 2020-03-25 2021-09-28 三安日本科技株式会社 弹性波器件封装与包含弹性波器件的模块
WO2022050042A1 (ja) * 2020-09-03 2022-03-10 株式会社村田製作所 モジュール
JP2023028624A (ja) * 2021-08-19 2023-03-03 三安ジャパンテクノロジー株式会社 モジュール
EP4225004A1 (en) * 2022-02-03 2023-08-09 Qorvo US, Inc. Compartmentalized shielding of a module utilizing self-shielded sub-modules
JP7457417B2 (ja) 2018-12-20 2024-03-28 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006391A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
WO2016088681A1 (ja) * 2014-12-04 2016-06-09 株式会社村田製作所 電子部品及びその製造方法
US10264677B2 (en) 2014-12-04 2019-04-16 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method therefor
US11699670B2 (en) 2017-08-01 2023-07-11 Murata Manufacturing Co., Ltd. High-frequency module
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
CN110959189A (zh) * 2017-08-01 2020-04-03 株式会社村田制作所 高频模块
JPWO2019026902A1 (ja) * 2017-08-01 2020-06-18 株式会社村田製作所 高周波モジュール
JP7457417B2 (ja) 2018-12-20 2024-03-28 三安ジャパンテクノロジー株式会社 弾性波デバイスを含むモジュール
JP2021118337A (ja) * 2020-01-29 2021-08-10 株式会社ディスコ デバイスパッケージの製造方法
JP2021153282A (ja) * 2020-03-25 2021-09-30 三安ジャパンテクノロジー株式会社 弾性波デバイスパッケージ、及び、弾性波デバイスを含むモジュール
CN113452336A (zh) * 2020-03-25 2021-09-28 三安日本科技株式会社 弹性波器件封装与包含弹性波器件的模块
JP7508083B2 (ja) 2020-03-25 2024-07-01 三安ジャパンテクノロジー株式会社 弾性波デバイスパッケージ、及び、弾性波デバイスを含むモジュール
WO2022050042A1 (ja) * 2020-09-03 2022-03-10 株式会社村田製作所 モジュール
JP2023028624A (ja) * 2021-08-19 2023-03-03 三安ジャパンテクノロジー株式会社 モジュール
JP7333965B2 (ja) 2021-08-19 2023-08-28 三安ジャパンテクノロジー株式会社 モジュール
EP4225004A1 (en) * 2022-02-03 2023-08-09 Qorvo US, Inc. Compartmentalized shielding of a module utilizing self-shielded sub-modules

Similar Documents

Publication Publication Date Title
JP2013251323A (ja) 電子部品
US9325295B2 (en) Elastic wave device with integrated inductor
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
US20070008051A1 (en) Electronic component and manufacturing method thereof
US9654081B2 (en) Electronic component and manufacturing method therefor
JP2012151698A (ja) 弾性波デバイス
JP2015204531A (ja) 電子デバイス及びその製造方法
WO2015046402A1 (ja) 弾性波装置および弾性波モジュール
JP5873311B2 (ja) 弾性波デバイス及び多層基板
US9941461B2 (en) Electronic component element and composite module including the same
JP5837845B2 (ja) 電子部品の製造方法及び電子部品
US9386703B2 (en) Electronic device
US11621693B2 (en) Acoustic wave device
JP4084188B2 (ja) 弾性表面波装置
US8217551B2 (en) Surface acoustic wave package with air hole that prevents thermal expansion
JP2013197921A (ja) 電子部品の製造方法及び電子部品
JP4673670B2 (ja) 圧電デバイスの製造方法
WO2020195740A1 (ja) 電子部品及びその製造方法
WO2020195741A1 (ja) 電子部品及びその製造方法
JP2013033947A (ja) 電子装置
JP2023179037A (ja) 弾性波デバイス
JP5805497B2 (ja) 電子部品の実装構造体
WO2019131866A1 (ja) 配線基板、電子装置及び電子モジュール
JP2002324864A (ja) 電子部品装置
JP2012138430A (ja) 電子装置