JP2013197921A - 電子部品の製造方法及び電子部品 - Google Patents

電子部品の製造方法及び電子部品 Download PDF

Info

Publication number
JP2013197921A
JP2013197921A JP2012063310A JP2012063310A JP2013197921A JP 2013197921 A JP2013197921 A JP 2013197921A JP 2012063310 A JP2012063310 A JP 2012063310A JP 2012063310 A JP2012063310 A JP 2012063310A JP 2013197921 A JP2013197921 A JP 2013197921A
Authority
JP
Japan
Prior art keywords
support member
sealing sheet
sealing
electronic component
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012063310A
Other languages
English (en)
Inventor
Ikuhiro Ota
郁広 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012063310A priority Critical patent/JP2013197921A/ja
Publication of JP2013197921A publication Critical patent/JP2013197921A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Abstract

【課題】対向空間の密閉性を向上できる電子部品を提供する。
【解決手段】電子部品1は、支持部材5と、支持部材5上に対向空間Sを介して実装されたSAW素子7と、SAW素子7を覆い、かつ、電子部品1の周囲において支持部材5の上面11aに接着している封止シート10と、封止シート10を覆い、封止シート10の外側領域(切り欠き11e)で支持部材5と接着しており、側面9cが支持部材5の側面11cと面一な封止部9とを有する。支持部材5には、封止シート10の外側領域において切り欠き11eがあり、該切り欠き11eに封止部9が入り込んでいる。
【選択図】図3

Description

本発明は、弾性表面波(SAW:Surface Acoustic Wave)素子、圧電薄膜共振器(FBAR:Film Bulk Acoustic Resonator)等の電子素子を含む電子部品及び該電子部品の製造方法に関する。
複数のSAW素子を回路基板上に表面実装し、その上に封止樹脂を供給して複数のSAW素子を封止し、その後、封止樹脂と回路基板とを共にダイシングすることにより、複数のSAWデバイス(電子部品)を作製する製造方法が知られている(例えば特許文献1)。なお、特許文献1では、封止樹脂がSAW素子と回路基板との間の対向空間に流れ込むことを抑制するために、対向空間を囲むようにSAW素子と回路基板との間に介在する環状の半田を設けている。
特開2006−50582号公報
特許文献1の技術において、封止樹脂が対向空間へ流れ込まないようにするために、樹脂シートを複数のSAW素子に被せ、その後、封止樹脂を供給することが考えられる。この場合、樹脂シートは、封止樹脂及び回路基板と共にダイシングされ、そのダイシングされた端部は封止樹脂及び回路基板の側面に露出する。従って、電子部品の側面から樹脂シートに沿って対向空間へ水分等が浸入するおそれがある。
本発明の目的は、対向空間の密閉性を向上できる電子部品及びその製造方法を提供することにある。
本発明の一態様に係る電子部品は、支持部材と、該支持部材上に対向空間を介して実装された電子素子と、該電子素子を覆い、かつ、該電子部品の周囲において前記支持部材の上面に接着している封止シートと、該封止シートを覆い、該封止シートの外側領域で前記支持部材と接着しており、側面が前記支持部材の側面と面一な封止材と、を有し、前記支持部材には、前記封止シートの外側領域において切り欠きがあり、該切り欠きに前記封止材が入り込んでいる。
好適には、前記支持部材は、前記切り欠きにおける表面粗さが前記封止シートの内側領域における表面粗さよりも粗い。
好適には、前記電子素子は、圧電基板と、該圧電基板の下面に設けられた励振電極と、を有する。
本発明の一態様に係る電子部品の製造方法は、複数の支持部材が含まれる母基板を準備する第1工程と、複数の電子素子を、前記複数の支持部材にそれぞれフェースダウン実装されるように、前記母基板に実装する第2工程と、前記複数の電子素子を覆い、各電子素子の周囲において前記母基板の上面に接着するように、封止シートを配置する第3工程と、前記電子素子の周囲において前記封止シートと前記母基板との接着領域が残るように、前記封止シートの前記支持部材同士の境界に跨る部分を除去する第4工程と、前記封止シートを覆い、前記封止シートが除去された領域で、前記支持部材と接着するように封止材を配置する第5工程と、前記境界に沿って、前記封止材および前記母基板をカットして、複数の個片を形成する第6工程と、を含む。
好適には、前記第4工程で、前記母基板の上面に前記境界に跨る凹部を形成し、これに伴って前記封止シートの前記境界に跨る部分を除去し、前記第5工程で、前記凹部内部にも前記封止材を配置し、前記第6工程で、前記凹部の底面中央部をカットする。
上記の構成又は手順によれば、対向空間の密閉性を向上できる。
図1(a)及び図1(b)は本発明の実施形態に係る電子部品の外観を示す斜視図。 図1の電子部品の分解斜視図。 図3(a)は図2のIII−III線に対応する電子部品の断面図、図3(b)は図3(a)の領域IIIbの拡大図、図3(c)は図3(a)の領域IIIcの拡大図。 図4(a)〜図4(c)は図1の電子部品の製造方法を説明する断面図。 図5(a)〜図5(c)は図4(c)の続きを示す断面図。 第2の実施形態に係る電子部品を示す断面図。
以下、本発明の実施形態に係る電子部品について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。
(第1の実施形態)
図1(a)は、本発明の第1の実施形態に係る電子部品1の外観を示す上面1a側から見た斜視図であり、図1(b)は、電子部品1の外観を示す下面1b側から見た斜視図である。
なお、電子部品1は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面若しくは下面の語を用いるものとする。
電子部品1は、例えば、概ね直方体状に形成されており、その下面1bには、複数の外部端子3が適宜な形状及び適宜な数で露出している。電子部品1の大きさは適宜な大きさとされてよいが、例えば、1辺の長さが1mm〜数mmである。
電子部品1は、不図示の実装基板に対して下面1bを対向させて配置され、実装基板に設けられたパッドと複数の外部端子3とが半田バンプ等を介して接合されることにより実装基板に実装される。そして、電子部品1は、例えば、複数の外部端子3のいずれかを介して信号が入力され、入力された信号に所定の処理を施して複数の外部端子3のいずれかから出力する。
なお、複数の外部端子3の数、位置及び役割は、電子部品1内部の構成等に応じて適宜に設定されてよい。本実施形態では、4つの外部端子3が下面1bの4隅に設けられている場合を例示している。
図2は、電子部品1の分解斜視図である。図3(a)は、図2のIII−III線に対応する電子部品1の断面図である。
電子部品1は、図2に示すように、大きくは3つの部材を含んでいる。すなわち、電子部品1は、支持部材5と、当該支持部材5上に実装されたSAW素子7と、SAW素子7を封止する封止部9とを有している。
また、電子部品1は、図3に示すように、支持部材5とSAW素子7との間に、これらの電気的接続を行うための半田バンプ8と、製造工程において封止部9となる液状材料が支持部材5とSAW素子7との間に流れ込むことを抑制するための封止シート10とを有している。
支持部材5は、例えば、リジッド式のプリント配線板によって構成されており、絶縁基板11と、絶縁基板11の上面11aに形成された上面導電層13A(図3)と、絶縁基板11の内部に上面11aに平行に形成された内部導電層13B(図3)と、絶縁基板11の全部又は一部を上下方向に貫通するビア導体15(図3)と、絶縁基板11の下面11bに形成された既述の外部端子3とを有している。なお、支持部材5は、内部導電層13Bが設けられないものであってもよい。
絶縁基板11は、例えば、概ね薄型の直方体状に形成されている。ただし、絶縁基板11の外周には、上面11a側に切り欠き11eが形成されている。切り欠き11eは、例えば、断面形状(図3)が概ね矩形であり、絶縁基板11の全周に亘って形成されている。切り欠き11eの深さ(z方向)及び幅(図3ではy方向)は、適宜に設定されてよく、例えば、深さは50μm〜100μmであり、幅は50μm〜150μmである。
また、絶縁基板11は、例えば、樹脂、セラミック及び/又はアモルファス状態の無機材料を含んで形成されている。絶縁基板11は、単一の材料からなるものであってもよいし、基材に樹脂を含浸させた基板のように複合材料からなるものであってもよい。
上面導電層13Aは、半田バンプ8が接合される基板パッド17(図3)を含んでいる。ビア導体15及び内部導電層13Bは、基板パッド17と外部端子3とを接続する配線を含んでいる。なお、上面導電層13A、内部導電層13B及びビア導体15は、インダクタ、コンデンサ若しくは適宜な処理を実行する回路を含んでいてもよい。これら導電層等は、例えば、Cu等の金属により構成されている。基板パッド17においては、半田バンプ8との接合性向上のために、Ni,Au等のめっきが施されていてもよい。
SAW素子7は、圧電基板19と、圧電基板19の下面19aに設けられた素子導電層20とを有している。なお、SAW素子7は、この他、圧電基板19の上面19bを覆う電極及び/又は保護層等の適宜な部材を有していてよい。
圧電基板19は、例えば、概ね薄型の直方体状に形成されている。圧電基板19の平面視における大きさは、支持部材5の平面視における大きさよりも小さい。圧電基板19は、例えば、タンタル酸リチウム単結晶、ニオブ酸リチウム単結晶等の圧電性を有する単結晶の基板により構成されている。
素子導電層20は、SAWを励起するための励振電極21と、半田バンプ8が接合される素子パッド25とを有している。素子導電層20は、例えば、Al−Cu合金等の金属により構成されている。素子パッド25においては、半田バンプ8との接合性向上のために、Ni,Au等のめっきが施されていてもよい。
励振電極21は、いわゆるIDT(InterDigital transducer)であり、図2に示すように、一対の櫛歯電極23を含んでいる。各櫛歯電極23は、バスバー23aと、バスバー23aから延びる複数の電極指23bとを有しており、一対の櫛歯電極23は、互いに噛み合うように(複数の電極指23bが互いに交差するように)配置されている。なお、図2等は模式図であることから、複数本の電極指23bを有する櫛歯電極23が1対のみ図示されているが、実際には、これよりも多くの電極指23bを有する複数対の櫛歯電極23が設けられていてよい。励振電極21は、例えば、SAWフィルタ、SAW共振器及び/又はデュプレクサを構成している。
一対の櫛歯電極23の一方に信号が入力されると、当該信号はSAWに変換されて下面19aを電極指23bに直交する方向(y方向)に伝搬し、再度信号に変換されて一対の櫛歯電極23の他方から出力される。その過程において、信号はフィルタリング等がなされる。
素子パッド25は、下面19aに形成された不図示の配線を介して励振電極21に接続されている。一対の櫛歯電極23の一方は、複数の素子パッド25のいずれかを介して信号が入力され、一対の櫛歯電極23の他方は、複数の素子パッド25のいずれかを介して信号を出力する。
半田バンプ8は、素子パッド25と基板パッド17との間に介在して、これらパッドを接合している。半田バンプ8を構成する半田は、Pb−Sn合金半田等の鉛を用いた半田であってもよいし、Au−Sn合金半田、Au−Ge合金半田、Sn−Ag合金半田、Sn−Cu合金半田等の鉛フリー半田であってもよい。なお、半田バンプ8に代えて、導電性樹脂からなるバンプが設けられてもよい。
支持部材5とSAW素子7との間に半田バンプ8が介在していることにより、絶縁基板11の上面11aと、圧電基板19の下面19aとの間には間隙(対向空間S、図3)が形成されている。これにより、下面19aにおけるSAWの伝搬が容易化されている。なお、半田バンプ8の厚みは、例えば、30μm程度である。
封止シート10(図3)は、厚さが概ね一定のシート(層)状の部材である。封止シート10は、SAW素子7を覆い、また、SAW素子7の周囲において支持部材5に接着している。従って、対向空間Sは、封止シート10によって封止されている。より具体的には、封止シート10は、SAW素子7から垂れた外周部がSAW素子7の外方へ広がるように曲がっており、SAW素子7を覆う側の面(シート下面10a)が支持部材5の上面11aに接着している。なお、封止シート10は、SAW素子7の上面19b及び側面19cに対しても接着していることが好ましい。
封止シート10と上面11aとの接着領域10cの幅Wは、例えば、30μm〜100μmである。幅Wが30μm以上であれば、対向空間Sの密閉性の維持が容易であり、幅Wが100μm以下であれば、電子部品1の小型化が容易である。封止シート10の外周縁部は、支持部材5の上面11a(切り欠き11eよりも内側部分)の外周縁部と一致しており、支持部材5の切り欠き11eは、封止シート10の外側領域に位置している。封止シート10は、例えば、ポニフェニレンサルファイド(PPS)等の樹脂フィルムに粘着剤が塗布されて構成されており、その厚さは例えば1〜数μmである。
封止部9は、封止シート10を覆っている。好ましくは、封止部9は、封止シート10に接着している。また、封止部9は、封止シート10の外側領域において支持部材5と接着している。換言すれば、封止部9は、封止シート10の縁部を覆っており、封止シート10の縁部は電子部品1の外部へ露出していない。別の観点では、電子部品1の側面に露出する部材間の界面は、支持部材5と封止部9との界面一つのみである。具体的には、封止部9は、支持部材5の切り欠き11eに入り込み、支持部材5と接着している。
封止部9の外形は、例えば、概ね直方体状になるように形成されている。その平面視における形状及び大きさは、例えば、支持部材5の平面形状と同様であり、封止部9の側面9cは支持部材5(絶縁基板11)の側面11cと面一になっている。封止部9のSAW素子7上の厚みは、SAW素子7の保護の観点等の種々の観点から適宜な大きさとされてよい。
封止部9は、例えば、樹脂を含んで構成されている。当該樹脂は、好ましくは熱硬化性樹脂であり、熱硬化性樹脂は、例えば、エポキシ樹脂若しくはフェノール樹脂である。樹脂には、当該樹脂よりも熱膨張係数が低い材料により形成された絶縁性粒子からなるフィラーが混入されていてもよい。絶縁性粒子の材料は、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー、グラファイトフィラーである。なお、封止部9は、樹脂以外の材料、例えば、アモルファス状態の無機材料によって構成されていてもよい。
対向空間Sは、封止部9によって密閉されている。対向空間S内は、真空となっていてもよいし、空気等の気体が封入されていてもよい。気体が封入されている場合、その圧力は、対向空間S内の温度が大気の温度と同等のときに、大気圧よりも高くてもよいし、同等でもよいし、大気圧よりも低くてもよい。
図3(b)は、図3(a)の領域IIIbの拡大図であり、図3(c)は、図3(a)の領域IIIcの拡大図である。
絶縁基板11において、切り欠き11eにおける表面粗さは、上面11aにおける表面粗さよりも粗くなっている。例えば、切り欠き11eの表面の算術平均粗さは15μm〜25μm程度であり、上面11aの算術平均粗さは0.5μm〜1.0μm程度である。そして、封止部9は、その切り欠き11eの凹凸に密着している(溝に入り込んでいる。)。なお、図3(b)は、切り欠き11eの、z方向に面する表面を示しているが、y方向(若しくはx方向)に面する表面も同様に粗くなっている。
図4(a)〜図5(c)は、電子部品1の製造方法を説明する、図3に対応する断面図である。ただし、これらの図では、複数の電子部品1に対応する断面を示している。
まず、図4(a)に示すように、複数の支持部材5が含まれる母基板31が用意される。なお、図4(a)では、支持部材5同士の境界33を点線で示している。点線の位置は、側面11cとなる位置である。母基板31は、一般的なプリント配線板と同様に作製されてよい。例えば、母基板31は、導電ペーストが配置されたセラミックグリーンシートが焼成されたり、又は、絶縁基板11に対してアディティブ法若しくはサブトラクティブ法によって導電層が形成されたりすることによって作製されてよい。
母基板31が用意されると、図4(b)に示すように、複数のSAW素子7が複数の支持部材5(母基板31)に実装される。具体的には、例えば、スクリーン印刷等によって半田バンプ8が母基板31に形成され、次に、複数のSAW素子7が母基板31に載置され、その後、これらはリフロー炉等によって加熱される。なお、SAW素子7は、例えば、分割されることによって圧電基板19となる母基板を対象に素子導電層20を形成し、その後、ダイシングすることによって作製される。
次に、図4(c)に示すように、複数の封止シート10を含む封止シート34が複数のSAW素子7に被せられる。なお、封止シート34は、例えば、適宜に加熱されつつ、封止シート34と母基板31との間の真空引きがなされることにより、SAW素子7、及び、母基板31のSAW素子7の周囲部分に密着し、粘着する。
封止シート34が配置されると、図5(a)に示すように、複数の支持部材5の境界33に跨る凹部35を形成する。凹部35の形成は、例えば、ダイシングブレード37によるハーフカットダイシングによって行われる。ダイシングブレード37の厚みは、境界33の幅よりも大きく、且つ、複数のSAW素子7間の隙間よりも小さく設定されている。そして、この凹部35の形成に伴って、封止シート34は、接着領域10cが残るように、境界33に跨る部分が除去される。
このとき、母基板31(絶縁基板11)において、凹部35の表面(凹部35の底面及び側面)は、上面(上面11a)よりも粗くなる。例えば、凹部35の表面には、砥粒によって削られることによって形成された、ダイシングブレード37の外周部の接線方向に沿う直線状(凹部35の側面においては厳密には弧状)の複数の溝が形成される。
凹部35が形成されると、図5(b)に示すように、封止部9となる液状の樹脂39が供給される。液状の樹脂39は、封止シート10(34)を覆うとともに、凹部35内に流入する。また、液状の樹脂39は、凹部35の表面に形成された複数の溝にも入り込む。そして、加熱されることによって液状の樹脂39は硬化し、支持部材5に接着する。
液状の樹脂39が硬化すると、図5(c)に示すように、樹脂39及び母基板31を境界33に沿って共にカットして、複数の電子部品1を個片化する。カットは、例えば、ダイシングブレード41によって行われる。ダイシングブレード41の厚さは、凹部35の幅よりも小さく、ダイシングブレード41は、凹部35の底面中央部をカットする。これによって、切り欠き11e及び封止部9の切り欠き11eに入り込んだ部分が形成され、また、封止部9の側面9cと支持部材5の側面11cとは面一になる。
以上のとおり、本実施形態では、電子部品1は、支持部材5と、支持部材5上に対向空間Sを介して実装されたSAW素子7と、SAW素子7を覆い、かつ、電子部品1の周囲において支持部材5の上面11aに接着している封止シート10と、封止シート10を覆い、封止シート10の外側領域(切り欠き11e)で支持部材5と接着しており、側面9cが支持部材5の側面11cと面一な封止部9とを有する。
別の観点では、本実施形態の電子部品1の製造方法は、複数の支持部材5が含まれる母基板31を準備する第1工程(図4(a))と、複数のSAW素子7を、複数の支持部材5にそれぞれフェースダウン実装されるように、母基板31に実装する第2工程(図4(b))と、複数のSAW素子7を覆い、各SAW素子の周囲において母基板31の上面に接着するように、封止シート34(10)を配置する第3工程(図4(c))と、SAW素子7の周囲において封止シート34と母基板31との接着領域10cが残るように、封止シート34の支持部材5同士の境界33に跨る部分を除去する第4工程(図5(a))と、封止シート34を覆い、封止シート34が除去された領域で、支持部材5と接着するように樹脂39(封止部9)を配置する第5工程(図5(b))と、境界33に沿って、樹脂39および母基板31をカットして、複数の個片を形成する第6工程(図5(c))と、を含む。
従って、支持部材5の側面と封止部9の側面とが面一となる構成、換言すれば、支持部材5と封止部9とが共にダイシングされて簡便に作製される構成において、封止シート10の縁部が電子部品1の側面に露出しなくなり、封止シート10と支持部材5との界面を介して水分等が対向空間Sへ浸入することが抑制される。
支持部材5には、封止シート10の外側領域において切り欠き11eがあり、該切り欠き11eに封止部9が入り込んでいる。
従って、後述する第2の実施形態との比較から明らかになるように、支持部材5が平面視において大型化することなく、支持部材5と封止部9との接着面積が増加し、且つ、封止部9は支持部材5に食い込む形状となる。その結果、封止部9と支持部材5との接着強度が向上し、電子部品1は、外部から水分が浸入しにくくなる。また、剥離が生じたとしても、電子部品1の側面から対向空間Sへの水分の浸入経路が長くなっており、且つ、当該浸入経路は途中で曲がっていることから、水分が浸入しにくい。
このような構成は、第4工程(図5(a))で、母基板31の上面に境界33に跨る凹部35を設け、これに伴って封止シート34の境界33に跨る部分を除去し、第5工程(図5(b))で、凹部35内部にも樹脂39を配置し、第6工程(図5(c))で、凹部35の底面中央部をカットすることによって実現される。
従って、切り欠き11eの形成と、封止シート34の境界33における除去とが共に行われ、製造工程が簡素化される。
また、支持部材は、切り欠き11eにおける表面粗さが封止シート34の内側領域における表面粗さよりも粗い。従って、封止部9が表面の凹部に入り込み、封止部9と支持部材5との密着性が向上すると共に、水分の浸入も抑制される。
なお、以上の第1の実施形態において、SAW素子7は本発明の電子素子の一例であり、封止部9及び樹脂39は本発明の封止材の一例である。
(第2の実施形態)
図6は、第2の実施形態に係る電子部品101の断面図(図3に相当する図)である。
電子部品101は、切り欠き11e(図3)が設けられていない点のみが第1の実施形態の電子部品1と相違する。従って、第2の実施形態において、封止部109は、封止シート10の外側において、支持部材105(絶縁基板111)の上面111aに対して接着している。この接着領域の幅(図6ではy方向)は、例えば、50μm〜100μmである。なお、支持部材105の側面105cと封止部109の側面109cとは面一である。
電子部品101の製造方法は、第1の実施形態において、図5(a)に示す工程のみを変更すればよい。すなわち、第2の実施形態では、図5(a)の工程に代えて、封止シート34の境界33に跨る部分を除去し、その一方で、母基板31に凹部35を形成しない工程を行う。封止シート34の境界33に跨る部分の除去は、例えば、フォトリソグラフィーによって行ってもよいし、レーザーを用いたアブレーション加工によって行ってもよい。
本発明は、以上の実施形態及び変形例に限定されず、種々の態様で実施されてよい。
電子部品は、SAW装置に限定されない。換言すれば、電子素子は、SAW素子に限定されない。電子素子は、弾性波を利用しないものであってもよいし、圧電薄膜共振器等のSAW以外の弾性波を利用するものであってもよい。
支持部材は、電子素子と実装基板とを仲介するものに限定されない。例えば、支持部材は、携帯機器等の電子機器のマザーボード(メインボード、主基板)として機能するものであってもよい。また、支持部材は、複数の電子素子が実装されるものであってもよい。
支持部材の、封止シートの外側領域に切り欠きが設けられる場合において、当該切り欠きは、支持部材の外周全体に亘って形成されるものに限定されない。例えば、切り欠きは、平面形状が矩形の支持部材において、その1〜3辺に設けられてもよいし、1辺のうちの一部にのみ設けられてもよいし、1辺の複数位置に設けられてもよい。また、切り欠きは、封止シートの縁部に隣接していなくてもよい。
1辺のうち一部にのみ設ける切り欠きは、レーザ、又は金型での打ち抜きによって形成することができる。具体的には、支持部材の母基板における、支持部材同士の境界上に、
前記のような手段で複数の穴を設ける(ちなみに、この場合の穴は、支持部材の反対側の主面までは貫通していない。)。そして、その境界に沿って、複数の支持部材に分割すれば、一辺のうち複数箇所に部分的な切り欠きが設けられた支持部材を得ることができる。
なお、金型での打ち抜きを選択すれば、部分的な切り欠きの内部の粗さを、支持部材の上面の粗さより大きくできるので、好ましい。
また、切り欠きの形成方法は、ダイシングブレードによるハーフカットを利用するものに限定されないし、また、封止シートの一部の除去を伴うものに限定されない。例えば、封止シートを被せる前において、母基板に対してマスクを介してエッチングを行ったり、レーザー光を照射したりして、切り欠きを形成してもよいし、封止シートの一部をレーザー光の照射等によって除去した後に、ハーフカットダイシングによって切り欠きを形成してもよい。
電子素子において、対向空間内に位置する配線や機能体(励振電極)は、これらの酸化防止等に寄与する絶縁性の保護層に覆われていてもよい。なお、保護層は、例えば、酸化珪素(SiOなど)、酸化アルミニウム、酸化亜鉛、酸化チタン、窒化珪素、またはシリコンにより形成されている。
封止シートは、粘着剤によって支持部材に密着されるものに限定されない。例えば、封止シートは、封止部となる液状の樹脂よりも粘度が高い樹脂(熱硬化性樹脂、光硬化性樹脂等)によって構成され、電子素子に被せられた後に硬化されることによって、それ自体が支持部材に密着してもよい。、なお、当該硬化は、封止部となる液状の樹脂の硬化の前であってもよいし、同時であってもよい。
1…電子部品、5…支持部材、7…SAW素子(電子素子)、9…封止部(封止材)、10…封止シート。

Claims (5)

  1. 支持部材と、
    該支持部材上に対向空間を介して実装された電子素子と、
    該電子素子を覆い、かつ、該電子部品の周囲において前記支持部材の上面に接着している封止シートと、
    該封止シートを覆い、該封止シートの外側領域で前記支持部材と接着しており、側面が前記支持部材の側面と面一な封止材と、
    を有し、
    前記支持部材には、前記封止シートの外側領域において切り欠きがあり、
    該切り欠きに前記封止材が入り込んでいる
    電子部品。
  2. 前記支持部材は、前記切り欠きにおける表面粗さが前記封止シートの内側領域における表面粗さよりも粗い
    請求項1に記載の電子部品。
  3. 前記電子素子は、
    圧電基板と、
    該圧電基板の下面に設けられた励振電極と、を有する
    請求項1又は2に記載の電子部品。
  4. 複数の支持部材が含まれる母基板を準備する第1工程と、
    複数の電子素子を、前記複数の支持部材にそれぞれフェースダウン実装されるように、前記母基板に実装する第2工程と、
    前記複数の電子素子を覆い、各電子素子の周囲において前記母基板の上面に接着するように、封止シートを配置する第3工程と、
    前記電子素子の周囲において前記封止シートと前記母基板との接着領域が残るように、前記封止シートの前記支持部材同士の境界に跨る部分を除去する第4工程と、
    前記封止シートを覆い、前記封止シートが除去された領域で、前記支持部材と接着するように封止材を配置する第5工程と、
    前記境界に沿って、前記封止材および前記母基板をカットして、複数の個片を形成する第6工程と、
    を含む電子部品の製造方法。
  5. 前記第4工程で、前記母基板の上面に前記境界に跨る凹部を形成し、これに伴って前記封止シートの前記境界に跨る部分を除去し、
    前記第5工程で、前記凹部内部にも前記封止材を配置し、
    前記第6工程で、前記凹部の底面中央部をカットする
    請求項4に記載の電子部品の製造方法。
JP2012063310A 2012-03-21 2012-03-21 電子部品の製造方法及び電子部品 Pending JP2013197921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012063310A JP2013197921A (ja) 2012-03-21 2012-03-21 電子部品の製造方法及び電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012063310A JP2013197921A (ja) 2012-03-21 2012-03-21 電子部品の製造方法及び電子部品

Publications (1)

Publication Number Publication Date
JP2013197921A true JP2013197921A (ja) 2013-09-30

Family

ID=49396331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012063310A Pending JP2013197921A (ja) 2012-03-21 2012-03-21 電子部品の製造方法及び電子部品

Country Status (1)

Country Link
JP (1) JP2013197921A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092550A1 (ja) * 2016-11-21 2018-05-24 株式会社村田製作所 樹脂パッケージ基板
JP2020191597A (ja) * 2019-05-23 2020-11-26 太陽誘電株式会社 弾性波デバイスおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092550A1 (ja) * 2016-11-21 2018-05-24 株式会社村田製作所 樹脂パッケージ基板
JP2020191597A (ja) * 2019-05-23 2020-11-26 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP7373305B2 (ja) 2019-05-23 2023-11-02 太陽誘電株式会社 弾性波デバイスおよびその製造方法

Similar Documents

Publication Publication Date Title
JP6823711B2 (ja) 弾性波装置、分波器および通信装置
JPWO2006001125A1 (ja) 圧電デバイス
US9633873B2 (en) Electronic device
JP2013251323A (ja) 電子部品
US20140361663A1 (en) Electronic component
US10812042B2 (en) Electronic component
JP6919707B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
WO2019054364A1 (ja) 弾性波デバイスおよび通信装置
JP2012151698A (ja) 弾性波デバイス
JP2019125871A (ja) 弾性波装置
JP6284811B2 (ja) 電子デバイス及びその製造方法
JP2013046120A (ja) 表面実装型圧電デバイス
JP5837845B2 (ja) 電子部品の製造方法及び電子部品
JP2013197921A (ja) 電子部品の製造方法及び電子部品
KR102163886B1 (ko) 탄성파 장치
JP2014049816A (ja) 電子部品及びその製造方法
JP2013225749A (ja) 圧電デバイス及びモジュール部品
JP5782129B2 (ja) 電子装置
JP2019103127A (ja) 弾性波装置
JP5805497B2 (ja) 電子部品の実装構造体
JP2021027383A (ja) 弾性波装置
JP7170845B2 (ja) 電子部品及びその製造方法
JP7344290B2 (ja) 弾性波装置及び弾性波装置の製造方法
JP2019129497A (ja) 弾性波装置、分波器および通信装置
JP7238097B2 (ja) 電子部品及びその製造方法