JP2012138430A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2012138430A
JP2012138430A JP2010289006A JP2010289006A JP2012138430A JP 2012138430 A JP2012138430 A JP 2012138430A JP 2010289006 A JP2010289006 A JP 2010289006A JP 2010289006 A JP2010289006 A JP 2010289006A JP 2012138430 A JP2012138430 A JP 2012138430A
Authority
JP
Japan
Prior art keywords
substrate
main surface
electronic device
resin layer
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010289006A
Other languages
English (en)
Other versions
JP5794778B2 (ja
Inventor
Yuji Mizutani
祐司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010289006A priority Critical patent/JP5794778B2/ja
Publication of JP2012138430A publication Critical patent/JP2012138430A/ja
Application granted granted Critical
Publication of JP5794778B2 publication Critical patent/JP5794778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】 電気特性の変化を抑制することが可能な電子装置を提供すること。
【解決手段】 電子素子22および電子素子22が第1主面21Aに搭載され、第1主面21Aと対向しており、かつ第1主面21Aに比して平面視での面積が大きい第2主面21Bを有する基板を有するチップ部品2と、チップ部品2が第1主面21Aを第1空間S1を介して対向させた状態で搭載される配線基板31と、基板21の第2主面21Bから配線基板31の表面にかけて設けられる樹脂層4とを備え、基板31と基板31の側方に位置する樹脂層4との間に、第1空間S1に通じる第2空間S2が設けられている電子装置1である。
【選択図】 図1

Description

本発明は、電子装置に関するものである。
従来の電子装置は、電子素子および電子素子が下面に搭載された基板を有するチップ部品と、電子素子を収容する空間を介してチップ部品が搭載される配線基板と、空間を囲むようにして基板の上面および側面から配線基板の表面にかけて設けられた樹脂層とを備えていた。また、樹脂層は、その一部が基板の側面から下面の周縁部にかけて設けられていた。
WO2008/114490号公報
しかしながら、従来の構成では、樹脂層が基板の下面にかけて設けられていたので、樹脂層が固化して収縮する際に電子素子が搭載されている下面の歪みが大きくなりやすかった。従って、例えば、電子素子がIDT電極である場合には、IDT電極のピッチが変化しやすく、基板の圧電定数も変化しやすかった。よって、IDT電極を伝搬する弾性表面波の周波数が変化し、所望する電気特性が得られにくかった。
本発明は、上記のような課題に鑑みてなされたものであり、その目的は、所望する電気特性の変化を抑制することが可能な電子装置を提供することにある。
本発明の電子装置は、電子素子および該電子素子が第1主面に搭載され、該第1主面と対向しており、かつ前記第1主面に比して平面視での面積が大きい第2主面を有する基板を有するチップ部品と、前記チップ部品が前記第1主面を第1空間を介して対向させた状態で搭載される配線基板と、前記基板の前記第2主面から前記配線基板の表面にかけて設けられる樹脂層とを備え、前記基板と該基板の側方に位置する前記樹脂層との間に、前記第1空間に通じる第2空間が設けられていることを特徴とするものである。
本発明の電子装置によれば、電子素子および電子素子が第1主面に搭載され、第1主面と対向しており、かつ第1主面に比して平面視での面積が大きい第2主面を有する基板を有するチップ部品と、チップ部品が第1主面を第1空間を介して対向させた状態で搭載される配線基板と、基板の第2主面から配線基板の表面にかけて設けられる樹脂層とを備え、基板と基板の側方に位置する樹脂層との間に、第1空間に通じる第2空間が設けられていることから、樹脂層が第1主面にかからない構成とすることができる。従って、樹脂層が固化する際に収縮しても、電子素子が搭載されている第1主面が歪むことを抑制することができる。よって、所望する電気特性が変化することを抑制することが可能な電子装置を提供することができる。
本発明の電子装置の実施の形態の一例を示す断面図である。 図1に示す電子装置のチップ部品の平面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 本発明の電子装置のチップ部品の基板の実施の形態の他の例を示す断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。
以下に、本発明の電子装置の実施の形態の一例について図面を参照しつつ詳細に説明する。
(第1実施形態)
図1に示す電子装置1は、チップ部品2と、配線基板3と、樹脂層4とを具備している。図1に示す例においては、電子装置1として弾性表面波装置を示している。
配線基板3は、チップ部品2が第1主面21Aを第1空間S1を介して対向させた状態で搭載される。図1に示す例においては、配線基板3は、基板本体31と、この基板本体31上に設けられているパッド電極32、33と、配線(図示せず。)とを有している。
基板本体31は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミック材料が用いられる。また、ポリイミド樹脂、エポキシ樹脂等の有機樹脂材料を用いてもよい。また、セラミックスまたはガラス等の無機材料をエポキシ樹脂等の有機樹脂材料に混合させて成る複合材等を用いてもよい。
基板本体31は、具体的には、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末等の原料粉末をシート状に成形して成るグリーンシートを積層し、焼成することにより形成される。なお、基板本体31は、酸化アルミニウム質焼結体で形成するものに限らず、用途や気密封止する電子素子22の特性等に応じて適したものを選択することが好ましい。
例えば、基板本体31は、バンプ6を介してチップ部品2と電気的・機械的に接合されるので、チップ部品2との接合の信頼性、つまり電子素子22の封止の気密性を高くするためには、ムライト質焼結体や、例えばガラス成分の種類や添加量を調整することにより熱膨張係数をチップ部品2の圧電基板21に近似させるようにした材料で形成することが好ましい。このような材料の例としては、酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等が挙げられる。
また、パッド電極32、33により伝送される電気信号の遅延を防止するような場合には、ポリイミド・ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材、または、酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような比誘電率の小さい材料で形成することが好ましい。
図1に示す例においては、この基板本体31の一方の面(以下、この面を表面とし、他方の面を裏面とする。)上に、パッド電極32が、チップ部品2のパッド電極23と対応する位置に設けられている。
基板本体31の裏面上にもパッド電極33が設けられている。基板本体31の内部には、基板本体31の表面上のパッド電極32と、基板本体31の裏面上のパッド電極33とを接続する貫通導体34が設けられている。
基板本体31の内部、表面及び裏面等には、配線(図示せず。)が設けられている。これらの配線によって、配線基板3に実装される各種の電子部品が電気的に接続されることとなる。
これらのパッド電極32、33、貫通導体34及び配線は、W、Cu、Ag、Au、Pd、Ta、Mn等の金属材料で形成されている。また、表面側のパッド電極32は、対応するバンプ6との接合性を高めるために、Niメッキ、及びその上からAuメッキを施すことが好ましい。
チップ部品2は、電子素子22が第1主面21Aに搭載され、第1主面21Aと対向しており、かつ第1主面21Aに比して平面視での面積が大きい第2主面21Bを有する基板21を有する。
図1および図2に示す例においては、チップ部品2として弾性表面波素子を示している。また、電子素子22としてIDT(Interdigital Transducer)電極22を示している。ま
た、基板21として圧電基板21を示している。この弾性表面波素子は、圧電基板21と、第1主面21A上に設けられたIDT電極22およびパッド電極23とを有している。
圧電基板21は、LiTaO、またはLiNbO等の圧電性を有する単結晶基板である。基板21は、図1に示す例では、断面視において第1主面21Aの側方に切り欠き21Dを有するような形状となっている。この切り欠き21Dがあることにより、図1に示す例のように、基板21の側面に突出部21Eが形成されることとなる。切り欠き21Dは、第1主面21Aを囲うように環状に形成されている。そして、この切り欠き21Dが存在することによって、第1主面21Aは、第2主面21Bよりも面積が小さくなっている。この断面視における切り欠き21Dの寸法は、圧電基板21の厚み方向の長さが、例えば、0.09mm〜0.25mmである。また、圧電基板21の第1主面21Aと平行な方向の長さが、例えば、0.05mm〜0.2mmである。
基板21の厚さは適宜に設定されてよいが、例えば、0.18mm〜0.5mmである。基板21の主面の形状は適宜に設定されてよいが、例えば矩形である。また、基板21の第1主面21Aの寸法は、1辺の長さが、例えば0.45mm〜1.95mmである。また、圧電基板21の第2主面21Bの寸法は、1辺の長さが、例えば、0.5mm〜2mmである。
図2に示す例においては、IDT電極22は、圧電基板21の第1主面21A上の中央近傍に、2個並べて配置されている。各IDT電極22は、櫛歯状に形成された2つの電極22a(以下、櫛歯状電極22aという)によって構成されている。各櫛歯状電極22aは、互いに対向し、電極指が互いに噛み合うように配置されている。
パッド電極23は、IDT電極22に電力を供給するための電極である。パッド電極23は、圧電基板21の第1主面21Aの周縁部に点在している。パッド電極23は、バンプ6を介してパッド電極32に接続されている。
これらIDT電極22、パッド電極23は、いずれも、AlまたはAl合金(例えば、Al−Cu系、Al−Ti系)、CuまたはCu合金(例えば、Cu−Mg系、Cu−Ti系、Cu−Rd系)、AgまたはAg合金(例えば、Ag−Mg系、Ag−Ti系、Ag−Rd系)等の金属膜で形成することができる。
バンプ6は、Sn−Ag系またはSn−Ag−Cu系等の半田、Au−Sn等の低融点ろう材、Ag−Ge系等の高融点ろう材、導電性有機樹脂、あるいはシーム溶接・電子ビーム溶接等の溶接法による接合を可能とするような金属材料等により形成されている。
また、図示しないが、IDT電極22の露出した表面上には、Si,SiO,SiN,Al等の絶縁性の高い材料から成る保護膜を設けてもよい。これによって、導電性の異物がIDT電極22の電極指間に付着することによって短絡が生じることを抑制できる。
樹脂層4は、基板21の第2主面21Bから配線基板3の表面にかけて設けられている。この樹脂層4によって、図1に示す例のように、チップ部品2および配線基板3の対向空間を密封することができる。電子素子22はこの対向空間に密封されるので、外部の空気中の湿気等による劣化を抑制することができる。
また、図1に示す例のように、基板21の側面に、第1主面21Aよりも第2主面21B側に位置する、切り欠き21Dの角部21Fが設けられており、樹脂層4は、この角部21Fよりも第2主面21B側で基板21の側面に被着され、角部21Fよりも第一主面21A側で角部21Fを起点として基板21から離間していることが好ましい。この場合には、樹脂層4が基板21の突出部21Eに引っかかっていないので、樹脂層4が固化する際等に基板21を方向12(上方)に引っ張る力を抑制することができる。
図1に示す例においては、樹脂層4は、例えば、フェノール系樹脂,ポリイミド系樹脂またはエポキシ系樹脂等の熱硬化性樹脂が使用される。
第2空間S2は、基板21と基板21の側方に位置する樹脂層との間に、第1空間S1に通じるように設けられている。このような構成によって、樹脂固化時の方向11の収縮による方向12の引っ張りで湾曲するのは、ほぼ突出部21Eのみとなる。よって、方向12の引っ張り力が第1主面21Aに及ぼす影響は、ほぼ緩和される。従って、第1主面21Aが凸状に湾曲することを抑制できる。結果、IDT電極22のピッチの変化、基板21の圧電定数の変化を抑制できる。よって、IDT電極22を伝搬する弾性表面波の周波数の変化を抑制できる。従って、所望する電気特性の変化を抑制することが可能な電子装置1を提供できる。
また、樹脂の硬化後においても、周囲温度が変化し、樹脂層4と基板21との熱膨張の差によって生じる方向12の引っ張りが第1主面21Aに及ぼす影響もほぼ緩和することができる。
また、第2空間S2および基板21の境界は、断面視して、直角又は鋭角な折り曲げ部21Cを有していることが好ましい。図1に示す例においては、折り曲げ部21Cは直角となっている。つまり、突出部21Eは、基板21の第2主面21Bと平行に突き出ている。このような構成とすることによって、折り曲げ部21Cが鈍角である場合等と比較して、突出部21Eが引っ張りによりさらに方向12に変形しやすくなる。よって、方向12の引っ張りが第1主面21Aに及ぼす影響をさらに抑制することができる。
以下に、図1に示す例の電子装置1の製造方法を示す。なお、本製造方法では、1つの母基板から多数の基板21を作製する。まず、1個の母基板の一方の主面上であって、基板21の第1主面21Aとなる複数の領域に、電子素子22、パッド電極23をそれぞれ形成する。
次に、一方の主面から、幅が広いブレードを有するダイシングソーにて母基板の途中まで切削する。切削する位置は、1つの基板21となる領域及びこの隣の基板21となる領域の間である。次に、先程途中まで切削した地点から、幅が狭いブレードを有するダイシングソーにて、完全に切断し、多数の基板21を得る。
次に、配線基板3を準備する。ここで、基板本体31にパッド電極32、33及び配線(図示せず。)を形成する方法としては、メタライズ層、めっき層、蒸着等の金属を薄膜層として被着させる手段を用いることができる。例えば、W及びAgのペーストを配線基板2の基板本体31となるグリーンシートにメタライズ層として印刷してこれをグリーンシートとともに焼成することにより形成される。また、所定の形状を有する金属箔をグリーンシートに転写して同時焼成を行う方法も採用できる。
次に、チップ部品2のパッド電極23と、配線基板3のパッド電極32とを、バンプ6によって電気的・機械的に接続させる。バンプ6による接着は、熱圧着法、または熱超音波圧着法等が用いられている。この工程によって、チップ部品2が配線基板3に実装される。なお、バンプ6の形成には、半田バンプ法、若しくはAu又はAl線を用いたワイヤバンプ法が用いられる。
次に、加熱硬化する前のBステージ状態の樹脂層4をチップ部品2の基板21の第2主面21Bに載せる。次に、樹脂層4側に高熱を加えることによって、樹脂層4を軟化させ、チップ部品2の表面形状に沿って変形させる。しかる後に、樹脂層4にさらに熱を加え続け、樹脂層4を硬化させて、電子装置1を得る。
(第2実施形態)
図3に示す例においては、電子装置1として、マイクロミラーデバイス、光デバイス、マイクロポンプ等として使用される。
図3に示す例においては、チップ部品2は、半導体基板(基板)21を有している。また、チップ部品2は、半導体基板21の第1主面21Aに、微小電子機械機構22としての電子素子22と、パッド電極23を有している。微小電子機械機構22は、パッド電極23と電気的に接続されている。
半導体基板21は、シリコン、ポリシリコン等から成る。また、半導体基板21の第1主面21Aに、チップ部品2の微小電子機械機構22を内側に収めるような凹部(不図示)を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間を形成するためのバンプ6の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。凹部はシリコンあるいはポリシリコンをフォトリソグラフィー技術やレーザ加工などのいわゆるマスクレスエッチング技術などを用いて作製され、フッ酸エッチング、ドライエッチングなどのエッチング技術を用いて作製される。
半導体基板21の寸法および形状は、図1に示す例の電子装置1における圧電基板21と同様である。
微小電子機械機構22は、例えば、電気スイッチ、インダクタ、キャパシタ、共振器、アンテナ、マイクロリレー、光スイッチ、ハードディスク用磁気ヘッド、マイク、バイオセンサー、DNAチップ、マイクロリアクタ、プリントヘッド、加速度センサ、圧力センサなどの各種センサ、ディスプレイデバイス等のいずれかの機能を有している。この微小電子機械機構22は、半導体微細加工技術を基本とした、いわゆるマイクロマシニングで作る部品である。なお、1素子あたり10μm〜数100μm程度の寸法を有する。
図3に示す例においては、配線基板3は、図1に示す例と同様に、基板本体31と、この基板本体上に設けられているパッド電極32、33と、基板本体31中に設けられた貫通電極34と、配線(図示せず。)とを有している。図3に示す例においては、配線基板3の上面に
、チップ部品2の微小電子機械機構22を内側に収めるような凹部(不図示)を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間を形成するためのバンプ6の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。
基板本体31、パッド電極32、33、貫通電極34および配線の材料等は、図1に示す例と同様であるとする。図3に示す例の電子装置1における、樹脂層4は、図1に示す例のものと同様である。
以上で説明した微小電子機械機構22を有する電子装置1は、樹脂の硬化によって第1主面21Aが湾曲すると、微小電子機械機構22および第1主面21Aの接合力が低下しやすくなってしまう。しかし、本例の電子装置1によれば、上述したように、第1主面21Aの湾曲を抑制できるので、微小電子機械機構22および第1主面21Aの接合力の低下を抑制することができる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、図4に示す例のように、基板21の断面形状は、台形形状であってもよい。つまり、基板21の側面は傾斜している。この場合も突出部21Eが変形することによって、第1主面21Aが湾曲することを抑制できる。
また、例えば、図5に示す例のように、樹脂層4はその一部が第2空間S2に侵入していてもよい。この場合には、樹脂層4が固化により収縮する場合であっても、樹脂層4は突出部21Eに引っ掛かるので、樹脂層4が基板21から剥がれにくくなる。従って、樹脂層4および基板21の接合力が強固になるので好ましい。
1:電子装置
2:チップ部品
3:配線基板
4:樹脂層
S1:第1空間
S2:第2空間

Claims (3)

  1. 電子素子および該電子素子が第1主面に搭載され、該第1主面と対向しており、かつ前記第1主面に比して平面視での面積が大きい第2主面を有する基板を有するチップ部品と、
    前記チップ部品が前記第1主面を第1空間を介して対向させた状態で搭載される配線基板と、
    前記基板の前記第2主面から前記配線基板の表面にかけて設けられる樹脂層とを備え、
    前記基板と該基板の側方に位置する前記樹脂層との間に、前記第1空間に通じる第2空間が設けられていることを特徴とする電子装置。
  2. 前記第2空間および前記基板の境界は、断面視して、直角又は鋭角な折り曲げ部を有していることを特徴とする請求項1に記載の電子装置。
  3. 前記基板の側面に、前記第1主面よりも前記第2主面側に位置する角部が設けられており、
    前記樹脂層が、前記角部よりも前記第2主面側で前記基板の側面に被着され、前記角部よりも前記第一主面側で前記角部を起点として前記基板から離間していることを特徴とする請求項1または請求項2に記載の電子装置。
JP2010289006A 2010-12-25 2010-12-25 電子装置 Expired - Fee Related JP5794778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010289006A JP5794778B2 (ja) 2010-12-25 2010-12-25 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010289006A JP5794778B2 (ja) 2010-12-25 2010-12-25 電子装置

Publications (2)

Publication Number Publication Date
JP2012138430A true JP2012138430A (ja) 2012-07-19
JP5794778B2 JP5794778B2 (ja) 2015-10-14

Family

ID=46675628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010289006A Expired - Fee Related JP5794778B2 (ja) 2010-12-25 2010-12-25 電子装置

Country Status (1)

Country Link
JP (1) JP5794778B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482315A (ja) * 1990-07-24 1992-03-16 Murata Mfg Co Ltd 表面波装置
JPH09294045A (ja) * 1996-04-26 1997-11-11 Murata Mfg Co Ltd 端面反射型表面波共振子
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
JP2004135191A (ja) * 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型sawデバイス、及びその製造方法
JP2004215218A (ja) * 2002-11-13 2004-07-29 Hitachi Media Electoronics Co Ltd 弾性表面波装置及びそれを用いた移動体通信機
JP2004228689A (ja) * 2003-01-20 2004-08-12 Murata Mfg Co Ltd 端面反射型弾性表面波装置
JP2006032478A (ja) * 2004-07-13 2006-02-02 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP2006237569A (ja) * 2005-01-26 2006-09-07 Nec Electronics Corp 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482315A (ja) * 1990-07-24 1992-03-16 Murata Mfg Co Ltd 表面波装置
JPH09294045A (ja) * 1996-04-26 1997-11-11 Murata Mfg Co Ltd 端面反射型表面波共振子
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
JP2004135191A (ja) * 2002-10-11 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型sawデバイス、及びその製造方法
JP2004215218A (ja) * 2002-11-13 2004-07-29 Hitachi Media Electoronics Co Ltd 弾性表面波装置及びそれを用いた移動体通信機
JP2004228689A (ja) * 2003-01-20 2004-08-12 Murata Mfg Co Ltd 端面反射型弾性表面波装置
JP2006032478A (ja) * 2004-07-13 2006-02-02 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP2006237569A (ja) * 2005-01-26 2006-09-07 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5794778B2 (ja) 2015-10-14

Similar Documents

Publication Publication Date Title
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP4938779B2 (ja) 微小電子機械機構装置およびその製造方法
JP5677449B2 (ja) 電子装置
JP2004129223A (ja) 圧電部品およびその製造方法
JP2004129222A (ja) 圧電部品およびその製造方法
JP2008060382A (ja) 電子部品及びその製造方法
JP2009159195A (ja) 圧電部品及びその製造方法
KR100885351B1 (ko) 탄성 표면파 장치
JP2013251323A (ja) 電子部品
JP6133609B2 (ja) 圧電部品
JP5797356B2 (ja) 弾性波装置および弾性波モジュール
JP5853702B2 (ja) 圧電振動デバイス
JP2006229632A (ja) 弾性表面波デバイス
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP6556081B2 (ja) 弾性表面波装置
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP5794778B2 (ja) 電子装置
JP5734099B2 (ja) 電子装置
JP4369707B2 (ja) 圧電振動子
JP4529894B2 (ja) 圧電振動片、及び圧電振動デバイス
JP2013033947A (ja) 電子装置
JP2012244003A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150811

R150 Certificate of patent or registration of utility model

Ref document number: 5794778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees