JP5677449B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5677449B2
JP5677449B2 JP2012540876A JP2012540876A JP5677449B2 JP 5677449 B2 JP5677449 B2 JP 5677449B2 JP 2012540876 A JP2012540876 A JP 2012540876A JP 2012540876 A JP2012540876 A JP 2012540876A JP 5677449 B2 JP5677449 B2 JP 5677449B2
Authority
JP
Japan
Prior art keywords
inorganic particles
insulating layer
inorganic
resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012540876A
Other languages
English (en)
Other versions
JPWO2012057137A1 (ja
Inventor
畠中　英文
英文 畠中
林　桂
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012540876A priority Critical patent/JP5677449B2/ja
Publication of JPWO2012057137A1 publication Critical patent/JPWO2012057137A1/ja
Application granted granted Critical
Publication of JP5677449B2 publication Critical patent/JP5677449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、電子装置に関するものである。
従来の電子装置においては、電子素子を有するチップ部品が、電子素子を収容する空間を介して配線基板に搭載されていた。また、この空間を完全に封止するために、この空間の側方を囲むようにしてチップ部品の表面から配線基板の表面にかけて樹脂層が設けられていた。
特開平7−111438号公報
しかしながら、従来の電子装置の接合部材において、側方を囲っている樹脂層を構成する樹脂材が空間に侵入してくることがあった。このような場合には、樹脂材が電子素子等に付着してしまうので、特性が劣化してしまいやすいという問題点があった。
本発明は、上記のような課題に鑑みてなされたものであり、その目的は、特性の劣化を防止することが可能な電子装置を提供することにある。
本発明の電子装置は、電子素子を有するチップ部品と、前記電子素子を収容する空間を介して前記チップ部品が搭載される配線基板と、前記空間を囲むようにして前記チップ部品の表面から前記配線基板の表面にかけて設けられる樹脂層と、前記樹脂層に設けられ、かつ、前記空間の側方に位置する無機絶縁層とを備えており、前記無機絶縁層は、前記樹脂層の内表面に設けられていることを特徴とするものである。また、本発明の電子装置は、電子素子を有するチップ部品と、前記電子素子を収容する空間を介して前記チップ部品が搭載される配線基板と、前記空間を囲むようにして前記チップ部品の表面から前記配線基板の表面にかけて設けられる樹脂層と、前記樹脂層に設けられ、かつ、前記空間の側方に位置する無機絶縁層とを備えており、前記無機絶縁層は、前記樹脂層の内部に設けられていることを特徴とするものである。

本発明の電子装置によれば、電子素子を有するチップ部品と、電子素子を収容する空間を介してチップ部品が搭載される配線基板と、空間を囲むようにしてチップ部品の表面から配線基板の表面にかけて設けられる樹脂層と、樹脂層に設けられ、かつ、空間の側方に位置する無機絶縁層とを備えることから、樹脂層４だけでなく、無機絶縁層５によっても水蒸気の空間への侵入を低減できるので、気密封止性の高い電子装置１を提供することができる。
（ａ）は、本発明の電子装置の実施の形態の一例を示す斜視図であり、（ｂ）は、（ａ）中のＡＡ線における断面図である。 図１に示す電子装置のチップ部品の平面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 （ａ）、（ｂ）ともに、本発明の電子装置の実施の形態の他の例を示す断面図である。 （ａ）〜（ｃ）は、それぞれ本発明の電子装置の実施の形態の他の例を示す断面図である。 （ａ）は、本発明の電子装置の実施の形態の他の例を示す斜視図であり、（ｂ）は、（ａ）中のＡＡ線における断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 図７の領域Ｙａの一例を示す拡大断面図である。 （ａ）は、図７の領域Ｙａの他の例を示す拡大断面図、（ｂ）は（ａ）の領域Ｙｂを示す拡大断面図である。 （ａ）〜（ｃ）は、図７の無機絶縁層の製造方法を説明する図である。 （ａ）および（ｂ）は、図１０で作製した無機絶縁層を有する電子装置の製造方法を示す図である。
以下に、本発明の電子装置の実施の形態の一例について図面を参照しつつ詳細に説明する。
（第１実施形態）
図１に示す電子装置１は、チップ部品２と、配線基板３と、樹脂層４と、無機絶縁層５とを具備している。チップ部品２は、電子素子22を有する。配線基板３は、電子素子22を収容する空間を介してチップ部品２が搭載されている。樹脂層４は、空間を囲むようにしてチップ部品２の表面から配線基板３の表面にかけて設けられている。無機絶縁層５は、樹脂層４に設けられ、かつ、空間の側方に位置する。
この構成によれば、樹脂層４だけでなく、無機絶縁層５によっても水蒸気の空間への侵入を低減できるので、気密封止性の高い電子装置１を提供することができる。
図１に示す例においては、電子装置１として弾性表面波装置を示している。
図１および図２に示す例においては、チップ部品２として弾性表面波素子を示している。また、電子素子22としてＩＤＴ（Interdigital Transducer）電極22を示している。この弾性表面波素子は、圧電基板21と、一方の面（以下、この面を表面とし、他方の面を裏面とする。）上に設けられたＩＤＴ電極22およびパッド電極23とを有している。
圧電基板21は、ＬｉＴａＯ３、またはＬｉＮｂＯ３等の圧電性を有する直方体形状の単結晶基板である。圧電基板21の主面の形状は適宜に設定されてよいが、例えば矩形である。圧電基板21の大きさは適宜に設定されてよいが、例えば、厚さは０．２ｍｍ〜０．５ｍｍ、１辺の長さは０．５ｍｍ〜２ｍｍである。
図２に示す例においては、ＩＤＴ電極22は、圧電基板21の表面上の中央近傍に、２個並べて配置されている。各ＩＤＴ電極22は、櫛歯状に形成された２つの電極22ａ（以下、櫛歯状電極22ａという）によって構成されている。各櫛歯状電極22ａは、互いに対向し、電極指が互いに噛み合うように配置されている。
パッド電極23は、ＩＤＴ電極22に電力を供給するための電極である。パッド電極23は、圧電基板21の表面上の周辺側に点在している。
これら、ＩＤＴ電極22、パッド電極23は、いずれも、ＡｌまたはＡｌ合金（例えば、Ａｌ−Ｃｕ系、Ａｌ−Ｔｉ系）、ＣｕまたはＣｕ合金（例えば、Ｃｕ−Ｍｇ系、Ｃｕ−Ｔｉ系、Ｃｕ−Ｒｄ系）、ＡｇまたはＡｇ合金（例えば、Ａｇ−Ｍｇ系、Ａｇ−Ｔｉ系、Ａｇ−Ｒｄ系）等の金属膜で形成することができる。
また、図示しないが、ＩＤＴ電極22の露出した表面上には、Ｓｉ，ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３等の絶縁性の高い材料で形成された保護膜を設けてもよい。これによって、導電性の異物がＩＤＴ電極22の電極指間に付着することによる短絡を防止することができる。
パッド電極23上にはそれぞれ、バンプ６が設けられている。これらのバンプ６は、半導体集積回路のフェイスダウン接続時に用いられるワイヤバンプ法によって、Ａｕ、またはＡｌ線から形成される。また、バンプ６は、半田バンプ法によって、形成されていてもよい。
図１に示す例においては、配線基板３は、基板本体31と、この基板本体31上に設けられているパッド電極32、33とを有している。
基板本体31は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミック材料が用いられる。また、ポリイミド樹脂、エポキシ樹脂等の有機樹脂材料を用いてもよい。また、セラミックスまたはガラス等の無機材料をエポキシ樹脂等の有機樹脂材料に混合させて成る複合材等を用いてもよい。
基板本体31は、具体的には、例えば、酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末等の原料粉末をシート状に成形して成るグリーンシートを積層し、焼成することにより形成される。なお、基板本体31は、酸化アルミニウム質焼結体で形成するものに限らず、用途や気密封止する電子素子22の特性等に応じて適したものを選択することが好ましい。
例えば、基板本体31は、バンプ６を介してチップ部品２と電気的・機械的に接合されるので、チップ部品２との接合の信頼性、つまり電子素子22の封止の気密性を高くするためには、ムライト質焼結体や、例えばガラス成分の種類や添加量を調整することにより熱膨張係数をチップ部品２の圧電基板21に近似させるようにした材料で形成することが好ましい。このような材料の例としては、酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等が挙げられる。
また、パッド電極32、33により伝送される電気信号の遅延を防止するような場合には、ポリイミド・ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材、または、酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような比誘電率の小さい材料で形成することが好ましい。
図１に示す例においては、この配線基板３の一方の面（以下、この面を表面とし、他方の面を裏面とする。）上には、基板側のパッド電極32が、チップ部品２のパッド電極23と対応する位置に設けられている。
また、配線基板３の裏面上にも、パッド電極33が設けられている。
配線基板３の内部には、配線基板３の表面上のパッド電極32と、配線基板３の裏面上のパッド電極33とを接続している貫通導体34が設けられている。
これらのパッド電極32、33、貫通導体34は、Ｗまたは、Ｔａ等で形成されている。表面側のパッド電極32は、対応するバンプ６との接合性を高めるために、Ｎｉメッキ、及びその上からＡｕメッキを施すことが好ましい。
配線基板３とチップ部品２との電気的接続は、バンプ６を介することによりなされている。チップ部品２のバンプ６と、配線基板３のパッド電極32とは、熱圧着法、または熱超音波圧着法によって接続されている。
図１に示す例においては、樹脂層４は、無機絶縁層５の上に、空間を囲むようにしてチップ部品２の表面から配線基板３の表面にかけて設けられている。樹脂層４は、例えば、フェノール系樹脂，ポリイミド系樹脂またはエポキシ系樹脂等の熱硬化性樹脂が使用される。
図１に示す例において、無機絶縁層５は、空間を囲むようにしてチップ部品２の表面から配線基板３の表面にかけて設けられている。また、この例では、無機絶縁層５は、樹脂層４の内表面に設けられている。
後述するが、無機絶縁層５および樹脂層４を設けるためには、まず、シート状の樹脂層４に、無機絶縁層５を設け、無機絶縁層５側をチップ部品２側としてこれらをチップ部品２に載せ、次に、樹脂層４に熱を加えることによって、樹脂層４を軟化させ、これらの層をチップ部品２の表面に沿った形状となるように変形させる。
ここで、無機絶縁層５が、樹脂層４の内表面に設けられていれば、変形させるために軟化させた樹脂層４の一部が空間に侵入しようとすることを、無機絶縁層５によって有効に防止することができる。よって、電子素子22等に樹脂が付着することを防止できるので、特性の劣化を抑制することが可能な電子装置１を提供することができる。
無機絶縁層５は、例えば、アルミナ、シリカ等のセラミック材料、またはガラス材料等からなる。
以下に、樹脂層４および無機絶縁層５の形成方法を説明する。まず、加熱硬化する前のＢステージ状態の樹脂層４に、スパッタリングによって無機絶縁層５を形成する。
このスパッタリングとしては、例えば、低温スパッタリング法が用いられる。この方法によれば、スパッタリングを施す対象である樹脂層４を加熱硬化させることなく、低温で無機絶縁層５を形成することができる。なお、以下に具体的に示す低温スパッタリング法によれば、樹脂層４を例えば70〜90℃程度の低温に保持したまま、スパッタリングを施すことができる。ここで、樹脂層４として、例えばエポキシ樹脂を使用した場合、樹脂層４が加熱硬化を開始する温度は、例えば110〜130℃程度である。よって、低温スパッタリング法によって、樹脂層４を加熱硬化させることなく、無機絶縁層５を形成することができる。
低温スパッタリング法としては、具体的には、スパッタリング時に加熱をしないこと以外に、樹脂層４における無機絶縁層５を形成しない方の面を冷却しながらスパッタリングを施す方法、または、スパッタレート（成膜速度）を落とす方法等が挙げられる。
次に、無機絶縁層５側をチップ部品２側として、樹脂層４および無機絶縁層５をチップ部品２の裏面に載せる。次に、樹脂層４側に高熱を加えることによって、樹脂層４を軟化させる。これによって、樹脂層４および無機絶縁層５は、チップ部品２の表面に沿った形状となるように変形する。そして、さらに、熱を加え続けることによって、樹脂層４を硬化させる。以上の手順によって、図１に示す例の電子装置１を得る。
なお、電子装置１は、「多数個取り」の手法で製造してもよい。例えば、まず、配線基板３の母基板に、複数のチップ部品２を実装する。次に、複数の樹脂層４および無機絶縁層５の集合体を、複数のチップ部品２の裏面に載せる。そして、前述と同様に、加熱により、チップ部品２の形状に沿うように前記集合体を変形させて硬化させた後、当該集合体および前記母基板を、ダイシングブレード等で同時にカットする。これにより、複数個の電子装置１を同時に得ることができる。
（第２実施形態）
図３に示す例においては、電子装置１として、マイクロミラーデバイス、光デバイス、マイクロポンプ等として使用される。
図３に示す例においては、チップ部品２は、半導体基板21を有している。また、チップ部品２は、半導体基板21の下面に、微小電子機械機構22としての電子素子22と、パッド電極23を有している。微小電子機械機構22は、パッド電極23と電気的に接続されている。
半導体基板21は、シリコン、ポリシリコン等から成る。また、半導体基板21の下面に、チップ部品２の微小電子機械機構22を内側に収めるような凹部（不図示）を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間を形成するためのバンプ６の高さを低く抑えることができ、電子装置１の低背化に有利なものとなる。凹部はシリコンあるいはポリシリコンをフォトリソグラフィー技術やレーザ加工などのいわゆるマスクレスエッチング技術などを用いて作製され、フッ酸エッチング、ドライエッチングなどのエッチング技術を用いて作製される。
微小電子機械機構22は、例えば、電気スイッチ、インダクタ、キャパシタ、共振器、アンテナ、マイクロリレー、光スイッチ、ハードディスク用磁気ヘッド、マイク、バイオセンサー、ＤＮＡチップ、マイクロリアクタ、プリントヘッド、加速度センサ、圧力センサなどの各種センサ、ディスプレイデバイス等の機能を有している。微小電子機械機構22は、半導体微細加工技術を基本とした、いわゆるマイクロマシニングで作る部品である。なお、１素子あたり１０μｍ〜数１００μｍ程度の寸法を有する。
図３に示す例においては、配線基板３は、基板本体31と、この基板本体上に設けられているパッド電極32、33と、基板本体31中に設けられた貫通電極34とを有している。図３に示す例においては、配線基板３の上面に、チップ部品２の微小電子機械機構22を内側に収めるような凹部（不図示）を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間を形成するためのバンプ６の高さを低く抑えることができ、電子装置１の低背化に有利なものとなる。
基板本体31としては、前述したように、セラミック材料、有機樹脂材料、セラミックスまたはガラス等の無機材料と有機樹脂材料とを混合させた複合材等を用いてもよい。
パッド電極32、33および貫通電極34は、パッド電極32上に形成されるバンプ６を介してチップ部品２のパッド電極23と電気的に接続され、これを配線基板３の他方主面や側面に導出する機能を有する。
パッド電極32、33および貫通電極34の材料は、Ｗ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｔａ、Ｍｎ等の金属材料により形成される。この形成の手段としては、メタライズ層、めっき層、蒸着等の金属を薄膜層として被着させる手段を用いることができる。例えば、Ｗ、Ａｇのペーストを配線基板２の基板本体31となるグリーンシートに印刷してこれをグリーンシートとともに焼成することにより形成される。
バンプ６は、Ｓｎ−Ａｇ系またはＳｎ−Ａｇ−Ｃｕ系等の半田、Ａｕ−Ｓｎ等の低融点ろう材、Ａｇ−Ｇｅ系等の高融点ろう材、導電性有機樹脂、あるいはシーム溶接・電子ビーム溶接等の溶接法による接合を可能とするような金属材料等により形成されている。
図３に示す例の電子装置１における、樹脂層４および無機絶縁層５は、図１に示す例のものと同様である。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更，改良等が可能である。
図４（ａ）に示す例のように、無機絶縁層５は、樹脂層４に設けられ、かつ、前記空間の側方に位置する限り、樹脂層４の外表面に設けられていてもよい。
また、図４（ｂ）に示す例のように、無機絶縁層５は、樹脂層４に設けられ、かつ、前記空間の側方に位置する限り、樹脂層４の内部に設けられていてもよい。この場合も、製造工程において、変形させるために軟化させた樹脂層４の一部が空間に侵入しようとすることを、無機絶縁層５によって有効に防止することができる。図４（ｂ）に示す例無機絶縁層５を樹脂層４の内部に設けるためには、樹脂層４を２層に分け、まず、１層目の樹脂層４の内周面に無機絶縁層５を設け、次に、この上に２層目の樹脂層４を設ける、という方法が採用され得る。
なお、図４は、図３の変形例として図示したが、図１の変形例であってもよい。
また、図５（ａ）〜（ｃ）に示す例のように、無機絶縁層５は、電子素子22を収容する空間を環状に取り囲んでいる限り、樹脂層４に対して部分的に設けられていてもよい。このようにすれば、図１に示す例における無機絶縁層５の効果を保持しつつ、樹脂層４に設ける無機絶縁層５の量を低減できるので、コストの低減が可能な電子装置１を提供することができる。また、図５は、図１の変形例として図示したが、図３の変形例であってもよい。
図５（ａ）に示す例においては、無機絶縁層５が樹脂層４の内表面に設けられているが、無機絶縁層５がチップ部品２の側面及び上面に設けられていないので、樹脂層４が直接チップ部品２に被着し、樹脂層４のチップ部品２への接着力を向上させることができる。図５（ｂ）に示す構成の場合には、無機絶縁層５が樹脂層４の内表面に設けられているが、無機絶縁層５が配線基板３の上面に設けられていないので、樹脂層４が直接配線基板３に被着し、樹脂層４の配線基板３への接着力を向上させることができる。図５（ｃ）に示す構成の場合には、無機絶縁層５が、無機絶縁層５が樹脂層４の内表面に設けられているが、樹脂層４の外表面と空間との間のみに位置するので、図５（ａ）及び（ｂ）の双方の効果を併せて発揮することができる。
また、無機絶縁層５は、樹脂層４に対してアルミをスパッタリングして、樹脂層４にアルミ層を形成しておき、形成されたアルミ層に酸素アッシングを施すことによって、アルミナ層を形成する方法で形成されてもよい。
また、図１に示す例のように、無機絶縁層５が樹脂層４の内表面に設けられている際に、樹脂層４、無機絶縁層５およびチップ部品２の熱膨張係数を、それぞれα１、α２およびα３とした際に、α１＞α２＞α３の関係を満たすことが好ましい。この場合には、電子装置１の周囲温度が変化した場合であっても、各部材間の熱膨張係数の差による応力の発生を低減することができるので、部材間の剥離を抑制することができる。また、チップ部品２と無機絶縁層５との間の熱膨張差に起因する応力は、樹脂層４がチップ部品２に直接被着している場合の応力に比較して小さいので、チップ部品２に加わる応力の影響を抑制できる。
なお、上述のような熱膨張係数の関係を満たす樹脂層４、無機絶縁層５およびチップ部品２の材料は、それぞれエポキシ樹脂（熱膨張係数：約60×10−６/K）、アルミナ（熱膨張係数：約６×10−６/K）、およびＬｉＴａＯ３（熱膨張係数：約1.6×10−６/K）の組み合わせである。
また、図６に示す例のように、２つのチップ部品２が配線基板３に実装されていてもよい。また、無機絶縁層５および樹脂層４で封止される限り、３つ以上の複数のチップ部品２が実装されていてもよい。
また、図７及び図８に示すように、無機絶縁層５は、粒径が１３０ｎｍ以下の複数の第１の無機粒子７を含み、複数の第１の無機粒子７は、互いに結合して三次元マトリクス構造となっていることが好ましい。この場合、三次元マトリクス構造が緻密なので、電子装置１の気密封止性を更に向上させることができ、水蒸気が空間に侵入することを更に抑制できる。
第１の無機粒子７の粒径は、１３０ｎｍ以下である。この場合において、好ましくは、第１の無機粒子７は、１１０ｎｍ以下の粒径の粒子を第１の無機粒子７全体の体積に対して８０体積％以上含んでいる。また、より好ましくは、第１の無機粒子７は、その全てが１１０ｎｍ以下である。なお、第１の無機粒子７の粒径の下限値は、例えば、３ｎｍ若しくは３０ｎｍである。
第１の無機粒子７の材料は、例えば、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、二酸化チタン（ＴｉＯ２）等である。
図８に示すように、樹脂８は、第１の無機粒子７同士の第１間隙Ｇ１に充填されている。樹脂８は、例えば、エポキシ樹脂、ポリイミド樹脂、シアノレジン樹脂、ポリビニルブチラール樹脂、フッ素樹脂、アクリル樹脂、ポリエチレンテレフタラート樹脂、ポリプロピレン樹脂である。
例えば、無機絶縁層５は、第１の無機粒子７を２０体積％以上８０％体積以下含み、樹脂８を２０体積％以上８０体積％以下含み、より好ましくは、第１の無機粒子７を５０体積％以上８０％体積以下含み、樹脂８を２０体積％以上５０体積％以下含み（第１の無機粒子７の体積割合が樹脂８の体積割合以上であり）、さらに好ましくは、第１の無機粒子７を６０体積％以上７０％体積以下含み、樹脂８を３０体積％以上４０体積％以下含んでいる。
図８に示す例のように、第１の無機粒子７同士は、第１ネック部９を介して互いに結合していることが好ましい。第１ネック部９は、例えば物質の拡散によって形成されるものである。この場合には、第１の無機粒子７同士が単に当接している場合と比較して、第１の無機粒子７同士が強固に結合しているので、無機絶縁層５の強度が向上するので好ましい。ただし、複数の第１の無機粒子７は、焼成されたセラミックのように緻密化はされておらず、複数の第１の無機粒子７間には複数の第１間隙Ｇ１が形成されている。すなわち、複数の第１の無機粒子７は、無機絶縁層５において三次元マトリクス構造を構成している。
また、図９に示す例のように、無機絶縁層５は、粒径が１６０ｎｍ以上の複数の第２の無機粒子１０をさらに含み、第２の無機粒子１０同士は、複数の第１の無機粒子７を互いに結合してなる三次元マトリクス構造を介して連結されていることが好ましい。この場合には、１μｍ以上となる無機絶縁層５を製造する際に、無機粒子に溶剤を加えたスラリーをキャリアフィルムに塗布して乾燥させても、スラリーが急激に乾燥収縮しにくくなるので、均一な膜厚の無機絶縁層５とすることができる。
第２の無機粒子１０の材料は、例えば、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、二酸化チタン（ＴｉＯ２）等である。また、第１の無機粒子および前記第２の無機粒子が、同一材料から成る場合には、第１の無機粒子７および第２の無機粒子１０の結合が強くなり、無機絶縁層５の強度が向上するので好ましい。
第２の無機粒子１０の粒径は、１６０ｎｍ以上である。この場合において、好ましくは、第２の無機粒子１０は、２００ｎｍ以上の粒径の粒子を第２の無機粒子１０全体の体積に対して９０体積％以上含んでいる。また、より好ましくは、第２の無機粒子１０は、その全てが２００ｎｍ以上である。なお、第２の無機粒子１０の粒径の上限値は、５μｍ若しくは６００ｎｍである。
さらに、無機絶縁層５に含まれる無機粒子について所定の間隔（例えば１０ｎｍ毎）で粒度分布をとったときに小径側（第１の無機粒子７）の山の最大頻度を示す粒径と大径側（第２の無機粒子１０）の山の最大頻度を示す粒径との差が１００ｎｍ以上、好ましくは２００ｎｍ以上であるのがよい。
なお、第１の無機粒子７の粒径と第２の無機粒子１０の粒径との境界は、例えば、１５０ｎｍである。
第１の無機粒子７及び第２の無機粒子１０の粒径は、例えば、無機絶縁層５の研磨面若しくは破断面をＳＥＭ（Scanning Electron Microscope）によって適宜な倍率（例えば３００００倍）で撮像して得られるＳＥＩ（二次電子像）及び／又はＢＥＩ（反射電子像）を観察することにより測定できる。
粒径は、ＳＥＩ及び／又はＢＥＩにおいて観察される粒子の面積と同等の面積を有する円の直径（円相当径）として算出（測定）されることが好ましい。ただし、最大径が粒径とされるなどしてもよい。
無機絶縁層５を構成する複数の無機粒子は、例えば、第１の無機粒子７及び第２の無機粒子１０の合計体積に対して、第１の無機粒子７を２０体積％以上９０体積％以下含み、第２の無機粒子１０を１０体積％以上８０体積％以下含み、より好ましくは、第１の無機粒子７を２０体積％以上４０体積％以下含み、第２の無機粒子１０を６０体積％以上８０体積％以下含んでいる。
なお、複数の無機粒子及び樹脂８の好ましい体積割合と併せると、最も好ましくは、無機絶縁層５は、複数の無機粒子（７、１０）及び樹脂８の合計体積に対して、第１の無機粒子７を１２体積％以上２８体積％以下含み、第２の無機粒子１０を３６体積％以上５６体積％以下含み、樹脂８を３０体積％以上４０体積％以下含む。
各粒子等の体積％は、例えば、上述のＳＥＩ及び／又はＢＥＩにおいて、画像解析装置等を用いて無機絶縁層５に占める各粒子の面積比率（面積％）を複数個所（例えば１０箇所）の断面にて測定し、その測定値の平均値を算出して含有量（体積％）とみなすことにより、測定される。
また、各第２の無機粒子１０は、複数の第１の無機粒子７に対して複数の第２ネック部１１を介して結合している。この場合には、第１の無機粒子７および第２の無機粒子１０同士が単に当接している場合と比較して、両者が強固に結合しているので、無機絶縁層５の強度が向上するので好ましい。なお、第１ネック部９も第２ネック部１１と同様に例えば物質の拡散によって形成されるものである。そして、複数の第２の無機粒子１０は、複数の第１の無機粒子７からなる三次元マトリクス構造を介して互いに連結されている。なお、第１の無機粒子７及び第２の無機粒子１０間においても緻密化はなされておらず、これらの間には第２間隙Ｇ２が形成されている。
複数の第２の無機粒子１０同士は、その間に複数の第１の無機粒子７が介在していることから、そのほとんどは、直接当接していない。また、複数の第２の無機粒子１０同士は、直接当接していたとしても、互いに結合はしていない（ネック部は形成されていない。）。
第１ネック部９及び第２ネック部１１の材料はいずれも、第１の無機粒子７と同一材料である。この場合、第１の無機粒子７と同一材料とは、第２の無機粒子１０の成分を微量（ＥＰＭＡ分析により求められる測定で０．１質量％以下）含んでいてもよいことを意味する。
第１間隙Ｇ１及び第２間隙Ｇ２は、第１の無機粒子７が緻密化されないことによって形成されており、その大きさは、概略（オーダー的に）、第１の無機粒子７の粒径程度である。複数の第１間隙Ｇ１は、断面図においては閉じられているが、三次元的に互いに連通されている。そして、複数の第１間隙Ｇ１は、直接又は間接に無機絶縁層５の主面に通じている。複数の第２間隙Ｇ２も、直接又は間接に無機絶縁層５の主面に通じている。
複数の第１の無機粒子７及び複数の第２の無機粒子１０からなる無機材料には、複数の空隙Ｇ３が形成されている。各空隙Ｇ３は、その内周面が複数の第１の無機粒子７及び複数の第２の無機粒子１０により構成されている。複数の空隙Ｇ３も、直接又は間接に無機絶縁層５の主面に通じている。
また、図９に示す例のように、これら第２間隙Ｇ２および空隙Ｇ３にも、樹脂８が充填されている。
次に、図１０、図１１を用いて、図７に示す無機絶縁層５を有する電子装置１の製造方法を説明する。なお、下記の例では、第１の無機粒子７及び第２の無機粒子１０を含む無機絶縁層５の場合で説明するが、第１の無機粒子７のみを含む無機絶縁層５の場合に適用してもよい。
まず、図１０（ａ）に示すように、ボールミルを用いて第１の無機粒子７及び第２の無機粒子１０を所定の配合比で混合するとともに溶剤に分散させてスラリーを調製する。なお、第１の無機粒子７及び第２の無機粒子１０の配合比（体積比）は、上述したように、例えば、２：８〜４：６である。
なお、溶剤は、例えば、メタノール、イソプロパノール、n-ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、ジメチルアセトアミド、又は、これらから選択された２種以上の混合物を含んだ有機溶剤である。
次に、図１０（ｂ）に示すように、作製したスラリーをキャリアフィルム３１上に塗布してシート状に成形し、乾燥（溶剤を蒸発）させることにより、無機絶縁層５（この時点では樹脂８を含まない）が多数個取りされる、無機材料からなる無機絶縁体３３を形成する。
スラリーの塗布は、例えば、ドクターブレード、ディスペンサー、バーコーター、ダイコーター又はスクリーン印刷を用いて行うことができる。スラリーの乾燥は、例えば加熱及び風乾により行われる。乾燥温度は、例えば、２０℃以上且つ溶剤の沸点(二種類以上
の溶剤を混合している場合には、最も沸点の低い溶剤の沸点)未満に設定される。
乾燥中、第１の無機粒子７同士の結合が進行し、また、第１の無機粒子７と第２の無機粒子１０との結合が進行する。ただし、高温に加熱しないため、ネック構造（第１ネック部９及び第２ネック部１１）を維持することができ、第１の無機粒子７による骨格構造が形成される（第１間隙Ｇ１および第２間隙Ｇ２が形成される。）。
第１の無機粒子７は、第２の無機粒子１０に比較して原子の運動が活発であり、かつ、両粒子は拡散係数が相違するので、第１の無機粒子７同士はネック部で結合しやすいが、第２の無機粒子１０同士は、当接することはあっても結合はしにくい。なお、このような結合態様は、第１の無機粒子７の粒径が１１０ｎｍ以下であり、第２の無機粒子１０の粒径が２００ｎｍ以上である場合に好適に生じやすい。
また、第１の無機粒子７の結合の進行に伴って複数の第１の無機粒子７全体としての収縮が生じ、空隙Ｇ３が形成される。なお、空隙Ｇ３は、第１の無機粒子７及び第２の無機粒子１０の合計体積に対して、第２の無機粒子１０を６０体積％以下とするなど、第２の無機粒子１０の体積％を比較的小さくすることによって形成しにくくできる。
キャリアフィルム３１は、樹脂等の適宜な材料により形成されていてよいが、耐熱性、機械的強度及びコストの観点から、ポリエチレンテレフタレート（ＰＥＴ）により形成されていることが好ましい。
次に、図１０（ｃ）に示すように、無機絶縁体３３に溶融状態又は液状の樹脂を含浸させる。例えば、スピンコーターによって、樹脂を無機絶縁体３３の主面に塗布しつつ無機絶縁体３３に含浸しない樹脂は回収する。スクリーン印刷等によって必要十分な量の樹脂を無機絶縁体３３に供給してもよい。なお、含浸は、毛細管力によってなされる。含浸した溶融状態又は液状の樹脂が硬化すると、第１間隙Ｇ１、第２間隙Ｇ２及び空隙Ｇ３に充填された樹脂８が形成される。
次に、図１１（ａ）に示すように、樹脂層４および無機絶縁層５をチップ部品２の上面に載せる。次に、樹脂層４側に高熱を加えることによって、樹脂層４を軟化させる。これによって、図１１（ｂ）に示すように、樹脂層４および無機絶縁層５は、チップ部品２の表面に沿った形状となるように変形する。そして、さらに、熱を加え続けることによって、樹脂層４を硬化させる。また、これにより、粒子同士の結合は強固になる。この加熱温度は、無機材料の粒成長を抑制するために無機材料の結晶開始温度未満であることが好ましく、また、残存した溶剤を蒸発させるために溶剤の沸点以上であることが好ましい。例えば、第１の無機粒子７がシリカ（結晶開始温度１３００℃）からなる場合、加熱温度は１００〜６００℃である。以上の手順によって、図７に示す例の電子装置１を得る。
１：電子装置
２：チップ部品
３：配線基板
４：樹脂層
５：無機絶縁層
６：バンプ
７：第１の無機粒子
８：樹脂
９：第１ネック部
１０：第２の無機粒子
１１：第２ネック部

Claims (9)

  1. 電子素子を有するチップ部品と、
    前記電子素子を収容する空間を介して前記チップ部品が搭載される配線基板と、
    前記空間を囲むようにして前記チップ部品の表面から前記配線基板の表面にかけて設けられる樹脂層と、
    前記樹脂層に設けられ、かつ、前記空間の側方に位置する無機絶縁層とを備えており、
    前記無機絶縁層は、前記樹脂層の内表面に設けられていることを特徴とする電子装置。
  2. 電子素子を有するチップ部品と、
    前記電子素子を収容する空間を介して前記チップ部品が搭載される配線基板と、
    前記空間を囲むようにして前記チップ部品の表面から前記配線基板の表面にかけて設けられる樹脂層と、
    前記樹脂層に設けられ、かつ、前記空間の側方に位置する無機絶縁層とを備えており、
    前記無機絶縁層は、前記樹脂層の内部に設けられていることを特徴とする電子装置。
  3. 前記樹脂層、前記無機絶縁層および前記チップ部品の熱膨張係数を、それぞれα１、α２およびα３とした際に、α１＞α２＞α３の関係を満たす請求項１に記載の電子装置。
  4. 前記無機絶縁層は、
    粒径が１３０ｎｍ以下の複数の第１の無機粒子を含み、
    前記複数の第１の無機粒子は、互いに結合して三次元マトリクス構造となっていることを特徴とする請求項１〜３のいずれかに記載の電子装置。
  5. 前記三次元マトリクス構造をなす前記第１の無機粒子間に樹脂が存在する請求項４に記載の電子装置。
  6. 前記第１の無機粒子同士が第１のネック部を介して互いに結合している請求項４又は請求項５に記載の電子装置。
  7. 前記無機絶縁層は、粒径が１６０ｎｍ以上の複数の第２の無機粒子をさらに含み、
    前記第２の無機粒子同士は、前記複数の第１の無機粒子を互いに結合してなる三次元マトリクス構造を介して連結されていることを特徴とする請求項４〜６のいずれかに記載の電子装置。
  8. 前記第１の無機粒子および前記第２の無機粒子は、同一材料から成ることを特徴とする請求項７に記載の電子装置。
  9. 前記第１の無機粒子および前記第２の無機粒子は第２のネック部を介して結合している請求項７又は請求項８に記載の電子装置。
JP2012540876A 2010-10-28 2011-10-25 電子装置 Active JP5677449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012540876A JP5677449B2 (ja) 2010-10-28 2011-10-25 電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010242104 2010-10-28
JP2010242104 2010-10-28
JP2012540876A JP5677449B2 (ja) 2010-10-28 2011-10-25 電子装置
PCT/JP2011/074549 WO2012057137A1 (ja) 2010-10-28 2011-10-25 電子装置

Publications (2)

Publication Number Publication Date
JPWO2012057137A1 JPWO2012057137A1 (ja) 2014-05-12
JP5677449B2 true JP5677449B2 (ja) 2015-02-25

Family

ID=45993844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012540876A Active JP5677449B2 (ja) 2010-10-28 2011-10-25 電子装置

Country Status (5)

Country Link
US (1) US9165849B2 (ja)
JP (1) JP5677449B2 (ja)
KR (1) KR101487780B1 (ja)
CN (1) CN103081095B (ja)
WO (1) WO2012057137A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506130B1 (ko) * 2012-09-06 2015-03-26 시그네틱스 주식회사 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
JP6315650B2 (ja) * 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
JP2015056501A (ja) * 2013-09-11 2015-03-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電子デバイス、電子機器および移動体
US9793877B2 (en) * 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
CN106233625B (zh) * 2014-05-17 2019-06-07 京瓷株式会社 压电部件
US20160057897A1 (en) * 2014-08-22 2016-02-25 Apple Inc. Shielding Can With Internal Magnetic Shielding Layer
US9368750B1 (en) * 2014-12-04 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating intermediate member of electronic element and method for fabricating electronic element
DE102015223449A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Elektrische Vorrichtung mit einer Umhüllmasse
DE102015223415A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Vorrichtung mit einer Umhüllmasse
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
CN105958959A (zh) * 2016-06-29 2016-09-21 维沃移动通信有限公司 一种晶振和其制造方法
CN106169918A (zh) * 2016-06-29 2016-11-30 维沃移动通信有限公司 一种晶振及其制造方法
KR102522785B1 (ko) * 2017-09-29 2023-04-18 나가세케무텍쿠스가부시키가이샤 실장 구조체의 제조 방법 및 이것에 이용되는 적층 시트
US11139164B2 (en) * 2019-12-12 2021-10-05 Raytheon Company Electronic device including hermetic micro-cavity and methods of preparing the same
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537178A (ja) * 2001-07-27 2004-12-09 エプコス　アクチエンゲゼルシャフト 構成素子を気密封止するための方法
JP2005514847A (ja) * 2001-12-28 2005-05-19 エプコス　アクチエンゲゼルシャフト 素子の気密カプセル化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111438A (ja) 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
CN1802049A (zh) * 2005-01-06 2006-07-12 财团法人金属工业研究发展中心 发光装置及其制造方法
JP4793456B2 (ja) * 2009-02-20 2011-10-12 トヨタ自動車株式会社 熱伝導性絶縁樹脂成形体
DE112010004178B4 (de) * 2009-10-30 2018-08-23 Murata Manufacturing Co., Ltd. Piezoelektrisches Bauelement und Verfahren zur Herstellung eines piezoelektrischen Bauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537178A (ja) * 2001-07-27 2004-12-09 エプコス　アクチエンゲゼルシャフト 構成素子を気密封止するための方法
JP2005514847A (ja) * 2001-12-28 2005-05-19 エプコス　アクチエンゲゼルシャフト 素子の気密カプセル化方法

Also Published As

Publication number Publication date
US20130250527A1 (en) 2013-09-26
WO2012057137A1 (ja) 2012-05-03
KR20130043679A (ko) 2013-04-30
US9165849B2 (en) 2015-10-20
CN103081095B (zh) 2015-07-15
CN103081095A (zh) 2013-05-01
JPWO2012057137A1 (ja) 2014-05-12
KR101487780B1 (ko) 2015-01-29

Similar Documents

Publication Publication Date Title
JP5677449B2 (ja) 電子装置
TW201213765A (en) Sensor device, motion sensor and electronic device
JP2010136143A (ja) 電子部品モジュール
JP4161911B2 (ja) 集積回路装置
JP2008166837A (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP5056885B2 (ja) 集積回路装置
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP2005262382A (ja) 電子装置およびその製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2005072420A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
WO2020111125A1 (ja) 電子素子実装用基板、および電子装置
JPH09172341A (ja) 弾性表面波デバイスおよびその製造方法
JP5734099B2 (ja) 電子装置
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2005295041A (ja) 圧電振動子の製造方法
WO2019111740A1 (ja) 電子部品
JP5794778B2 (ja) 電子装置
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP2012244003A (ja) 電子装置
JP2006185968A (ja) 電子装置
JP2012156313A (ja) 電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R150 Certificate of patent or registration of utility model

Ref document number: 5677449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150