CN103081095B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN103081095B
CN103081095B CN201180041720.7A CN201180041720A CN103081095B CN 103081095 B CN103081095 B CN 103081095B CN 201180041720 A CN201180041720 A CN 201180041720A CN 103081095 B CN103081095 B CN 103081095B
Authority
CN
China
Prior art keywords
inorganic
insulation layer
inorganic particulate
resin bed
electronic installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180041720.7A
Other languages
English (en)
Other versions
CN103081095A (zh
Inventor
畠中英文
林桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN103081095A publication Critical patent/CN103081095A/zh
Application granted granted Critical
Publication of CN103081095B publication Critical patent/CN103081095B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供可防止特性劣化的电子装置。该电子装置(1)具备：具有电子元件(22)的芯片部件(2)、介由收容电子元件(22)的空间而搭载芯片部件(2)的配线基板(3)、以包围空间的方式从芯片部件(2)的表面设置到配线基板(3)的表面的树脂层(4)、设置于树脂层(4)且位于空间的侧方的无机绝缘层(5)。不仅是树脂层(4)，通过无机绝缘层(5)也能够降低水蒸气向空间的侵入，从而能够提供气密密封性高的电子装置(1)。

Description

电子装置
技术领域
本发明涉及电子装置。
背景技术
在以往的电子装置中，具有电子元件的芯片部件介由收容电子元件的空间而搭载在配线基板上。另外，为了将该空间完全密封，以包围该空间的侧方的方式从芯片部件的表面到配线基板的表面地设置树脂层。
在先技术文献
专利文献
专利文献1：日本特开平7-111438号公报
发明内容
发明要解决的课题
然而，在以往的电子装置的接合构件中，存在构成包围侧方的树脂层的树脂材料侵入空间的情况。在这种情况下存在以下问题，即，由于树脂材料附着于电子元件等上，因此容易导致特性劣化。
本发明是鉴于上述的课题而完成的，其目的在于提供能够防止特性劣化的电子装置。
用于解决课题的手段
本发明的电子装置的特征在于，具备：芯片部件，其具有电子元件；配线基板，其介由收容所述电子元件的空间而搭载所述芯片部件；树脂层，其以包围所述空间的方式从所述芯片部件的表面设置到所述配线基板的表面；无机绝缘层，其设置在所述树脂层上且位于所述空间的侧方。
发明效果
根据本发明的电子装置，由于其具备：具有电子元件的芯片部件、介由收容电子元件的空间而搭载芯片部件的配线基板、以包围空间的方式从芯片部件的表面设置到配线基板的表面的树脂层、设置于树脂层且位于空间的侧方的无机绝缘层，因此不仅是树脂层4，通过无机绝缘层5也能够降低水蒸气向空间的侵入，因此能够提供气密密封性高的电子装置1。
附图说明
图1(a)是表示本发明的电子装置的实施方式的一例的立体图，图1(b)是图1(a)中的AA线的剖视图。
图2是图1所示的电子装置的芯片部件的俯视图。
图3是表示本发明的电子装置的实施方式的其他例的剖视图。
图4(a)、(b)均为表示发明的电子装置的实施方式的其他例的剖视图。
图5(a)～(c)分别为表示本发明的电子装置的实施方式的其他例的剖视图。
图6(a)是表示本发明的电子装置的实施方式的其他例的立体图，图6(b)是表示图6(a)中的AA线的剖视图。
图7是表示本发明的电子装置的实施方式的其他例的剖视图。
图8是表示图7的区域Ya的一例的放大剖视图。
图9(a)是表示图7的区域Ya的其他例的放大剖视图，图9(b)是表示图9(a)的区域Yb的放大剖视图。
图10(a)～(c)是说明图7的无机绝缘层的制造方法的图。
图11(a)及(b)是表示具有图10中制作的无机绝缘层的电子装置的制造方法的图。
具体实施方式
以下，参照附图对本发明的电子装置的实施方式的一例进行详细地说明。
(第一实施方式)
图1所示的电子装置1具备芯片部件2、配线基板3、树脂层4、和无机绝缘层5。芯片部件2具有电子元件22。配线基板3介由收容电子元件22的空间而搭载有芯片部件2。树脂层4以包围空间的方式从芯片部件2的表面设置到配线基板3的表面。无机绝缘层5设置在树脂层4上且位于空间的一侧。
根据该结构，不仅是树脂层4，通过无机绝缘层5也能够减少水蒸气向空间的侵入，因此能够提供气密密封性高的电子装置1。
在图1所示的例子中，作为电子装置1而示出弹性表面波装置。
在图1及图2所示的例子中，作为芯片部件2而示出弹性表面波元件。另外，作为电子元件22而示出IDT(Interdigital Transducer：叉指式换能器)电极22。该弹性表面波元件具有压电基板21、在一方的面(以下，以该面作为表面，以另一面作为背面)上设置的IDT电极22及衬垫电极(pad electrode)23。
压电基板21是LiTaO3、或LiNbO3等具有压电性的长方体形状的单结晶基板。压电基板21的主面的形状适当设定即可，例如为矩形。压电基板21的大小适当设定即可，例如，厚度为0.2mm～0.5mm，1边的长度为0.5mm～2mm。
在图2所示的例子中，IDT电极22在压电基板21的表面上的中央附近排列设置有两个。各IDT电极22由形成为梳齿状的两个电极22a(以下，称为梳齿状电极22a)构成。各梳齿状电极22a相互对置且配置成电极指相互啮合。
衬垫电极23是用于向IDT电极22供给电力的电极。衬垫电极23散布在压电基板21的表面上的周边侧。
这些IDT电极22、衬垫电极23均能够由Al或Al合金(例如，Al-Cu系、Al-Ti系)、Cu或Cu合金(例如，Cu-Mg系、Cu-Ti系、Cu-Rd系)、Ag或Ag合金(例如，Ag-Mg系、Ag-Ti系、Ag-Rd系)等的金属膜形成。
另外，虽然未图示，但可以在IDT电极22所露出的表面上设置由Si、SiO2、SiNx、Al2O3等绝缘性高的材料形成的保护膜。由此，能够防止因导电性的异物附着于IDT电极22的电极指间而导致的短路。
在衬垫电极23上分别设置有凸台6。这些凸台6可以通过半导体集成电路的倒扣连接时所使用的线材凸台法(“线材凸台法”的日文原文为“ワイヤバンプ法”)而由Au或Al线形成。另外，凸台6可以通过焊料凸台法形成。
在图1所示的例子中，配线基板3具有基板本体31、在该基板本体31上设置的衬垫电极32、33。
基板本体31使用氧化铝质烧结体、氮化铝质烧结体、多铝红柱石质烧结体、碳化硅质烧结体、玻璃陶瓷烧结体等陶瓷材料。另外，也可以使用聚酰亚胺树脂、环氧树脂等的有机树脂材料。另外，还可以使用将陶瓷或玻璃等无机材料混合于环氧树脂等有机树脂材料而形成的复合材料等。
具体而言，基板本体31例如在由氧化铝质烧结体构成的情况下，通过将氧化铝和玻璃粉末等原料粉末成形为片状而构成的生片进行层叠并烧成而形成。需要说明的是，基板本体31不限于由氧化铝质烧结体形成，优选选择对于用途、要气密密封的电子元件22的特性等适宜的材料。
例如，由于基板本体31经由凸台6与芯片部件2电气·机械接合，所以为了提高与芯片部件2接合的可靠性、即电子元件22密封的气密性，优选由通过对多铝红柱石质烧结体、例如玻璃成分的种类或添加量进行调整而使热膨胀系数接近芯片部件2的压电基板21的材料形成。作为这种材料的例子，可以例举出氧化铝-硼硅酸玻璃系等玻璃陶瓷烧结体等。
另外，在防止通过衬垫电极32、33传送的电气信号迟延的情况下，优选由利用环氧树脂等的有机树脂将聚酰亚胺·玻璃环氧树脂等有机树脂材料、陶瓷、玻璃等无机粉末结合而成的复合材料、或者氧化铝-硼硅酸玻璃系、氧化锂系等的玻璃陶瓷烧结体等这样相对介电常数小的材料形成。
在图1所示的例子中，在该配线基板3的一方的面(以下，以该面作为表面，以另一面作为背面)上，基板侧的衬垫电极32设置在与芯片部件2的衬垫电极23对应的位置上。
另外，在配线基板3的背面上也设置有衬垫电极33。
在配线基板3的内部设置有将配线基板3的表面上的衬垫电极32和配线基板3的背面上的衬垫电极33连接的贯通导体34。
这些衬垫电极32、33、贯通导体34由W或Ta等形成。为了提高与对应的凸台6的接合性，表面侧的衬垫电极32优选实施Ni镀敷及从其上方实施Au镀敷。
配线基板3与芯片部件2的电连接经由凸台6而实现。芯片部件2的凸台6和配线基板3的衬垫电极32通过热压接法或热超音波压接法连接。
在图1所示的例子中，树脂层4在无机绝缘层5上以包围空间的方式从芯片部件2的表面设置到配线基板3的表面。树脂层4例如使用酚醛系树脂、聚酰亚胺系树脂或环氧系树脂等的热固化性树脂。
在图1所示的例子中，无机绝缘层5以包围空间的方式从芯片部件2的表面设置到配线基板3的表面。另外，在该例中，无机绝缘层5设置在树脂层4的内表面上。
如后所述，为了设置无机绝缘层5及树脂层4，首先，在片状的树脂层4上设置无机绝缘层5，将无机绝缘层5侧作为芯片部件2侧而将它们载置于芯片部件2上，然后，通过对树脂层4加热而使树脂层4软化，从而使这些层变形为沿着芯片部件2的表面的形状。
在此，无机绝缘层5若设置在树脂层4的内表面上，则能够通过无机绝缘层5有效防止为变形而软化的树脂层4的一部分侵入空间。因此，由于能够防止树脂附着于电子元件22等，所以能够提供特性劣化得到抑制的电子装置1。
无机绝缘层5例如由氧化铝、二氧化硅等的陶瓷材料或玻璃材料等构成。
以下，说明树脂层4及无机绝缘层5的形成方法。首先，在加热固化前的B阶段状态的树脂层4上通过溅射而形成无机绝缘层5。
作为该溅射，例如使用低温溅射法。利用该方法，无需对作为实施溅射对象的树脂层4进行加热固化就能够在低温下形成无机绝缘层5。需要说明的是，根据以下具体示出的低温溅射法，能够在将树脂层4保持为例如70～90℃左右低温的状态下直接实施溅射。在此，在作为树脂层4而使用例如环氧树脂的情况下，树脂层4开始进行加热固化的温度例如为110～130℃左右。因此，通过低温溅射法，能够在不对树脂层4进行加热固化的情况下形成无机绝缘层5。
作为低温溅射法，具体而言，除了在溅射时不进行加热以外，可以列举出对树脂层4的不形成无机绝缘层5的面一边进行冷却一边实施溅射的方法，或者使溅射率(成膜速度)下降的方法等。
接下来，将无机绝缘层5侧作为芯片部件2侧，将树脂层4及无机绝缘层5载置于芯片部件2的背面。随后，通过对树脂层4侧施加高热，从而使树脂层4软化。由此，树脂层4及无机绝缘层5变形为沿着芯片部件2的表面的形状。然后，通过进一步持续加热而使树脂层4固化。通过以上的程序，获得图1所示的例子的电子装置1。
需要说明的是，电子装置1可以通过“批量取得”的手法制造。例如，首先，在配线基板3的母基板上安装多个芯片部件2。接下来，将多个树脂层4及无机绝缘层5的集合体载置于多个芯片部件2的背面。然后，与前述同样，通过加热使所述集合体以沿芯片部件2的形状的方式变形并固化，之后将该集合体及所述母基板通过切割刀等同时切割。由此，能够同时得到多个电子装置1。
(第二实施方式)
在图3所示的例子中，作为电子装置1，作为微镜装置、光装置、微泵等被使用。
在图3所示的例子中，芯片部件2具有半导体基板21。另外，芯片部件2在半导体基板21的下表面具有作为微小电子机械机构22的电子元件22和衬垫电极23。微小电子机械机构22与衬垫电极23电连接。
半导体基板21由硅、多晶硅等构成。另外，在半导体基板21的下表面可以预先形成将芯片部件2的微小电子机械机构22收容在内侧的凹部(未图示)。若在凹部内预先收容微小电子机械机构22的一部分，则能够抑制用于形成收纳微小电子机械机构22的空间的凸台6的高度，从而有利于电子装置1的低高度化。凹部可以通过对硅或多晶硅进行光刻技术或激光加工等所谓无掩模蚀刻技术等制作，可以使用氟酸蚀刻、干式蚀刻等蚀刻技术制作。
微小电子机械机构22例如具有电气开关、感应器、电容器、共振器、天线、微继电器、光开关、硬盘用磁头、麦克、生物传感器、DNA芯片、微电抗器、打印头、加速度传感器、压力传感器等各种传感器、显示装置等的功能。微小电子机械机构22是基于半导体微加工技术的利用所谓微加工制作的部件。需要说明的是，每一元件具有10μm～数100μm左右的尺寸。
在图3所示的例子中，配线基板3具有基板本体31、设置在该基板本体上的衬垫电极32、33、和设置在基板本体31中的贯通电极34。在图3所示的例子中，在配线基板3的上表面可以预先形成在内侧收容芯片部件2的微小电子机械机构22的凹部(未图示)。若在凹部内预先收容微小电子机械机构22的一部分，则能够抑制形成用于收纳微小电子机械机构22的空间的凸台6的高度，从而有利于电子装置1的低高度化。
作为基板本体31，如前述那样，可以使用将陶瓷材料、有机树脂材料、陶瓷或玻璃等的无机材料和有机树脂材料混合而成的复合材等。
衬垫电极32、33及贯通电极34经由形成在衬垫电极32上的凸台6与芯片部件2的衬垫电极23电连接，且具有将它向配线基板3的另一主面、侧面导出的功能。
衬垫电极32、33及贯通电极34的材料由W、Cu、Ag、Au、Pd、Ta、Mn等金属材料形成。作为该形成的手段，可以使用将金属化层、镀层、蒸镀等金属作为薄膜层而使之附着的手段。例如，通过将W、Ag的膏剂向成为配线基板2的基板本体31的生片进行印刷并将其与生片一起烧成而形成。
凸台6由能基于Sn-Ag系或Sn-Ag-Cu系等焊料、Au-Sn等低融点钎料、Ag-Ge系等高融点钎料、导电性有机树脂、或缝焊·电子束焊接等焊接法进行接合的金属材料等形成。
图3所示的例子的电子装置1中的树脂层4及无机绝缘层5与图1所示的例子的结构同样。
需要说明的是，本发明不限于上述的实施方式的例子，在不脱离本发明的主旨的范围内能够进行各种变更、改良等。
如图4(a)所示的例子所示，无机绝缘层5设置在树脂层4上，并且只要位于所述空间的侧方，则也可以设置于树脂层4的外表面。
另外，如图4(b)所示的例子所示，无机绝缘层5设置于树脂层4，并且只要位于所述空间的侧方，则也可以设置在树脂层4的内部。在这种情况下，在制造工序中，能够通过无机绝缘层5有效防止为了变形而软化的树脂层4的一部分侵入空间。为了将图4(b)示例的无机绝缘层5设置在树脂层4的内部，可采用如下方法：将树脂层4分为两层，首先，在第一层的树脂层4的内周面设置无机绝缘层5，然后在其上设置第二层的树脂层4。
需要说明的是，图4作为图3的变形例而进行图示，但是也可以为图1的变形例。
另外，如图5(a)～(c)所示的例子那样，无机绝缘层5只要能够呈环状地包围收容电子元件22的空间，则可以相对于树脂层4进行部分地设置。若如此设置，能够保持图1所示的例子中的无机绝缘层5的效果，且降低设置于树脂层4的无机绝缘层5的量，从而能够提供成本降低的电子装置1。另外，图5作为图1的变形例进行了图示，也可以为图3的变形例。
在图5(a)所示的例子中，虽然无机绝缘层5设置在树脂层4的内侧面，但由于无机绝缘层5未设置在芯片部件2的侧面及上表面，因此树脂层4直接附着于芯片部件2，能够提高树脂层4向芯片部件2的粘结力。在图5(b)所示的结构的情况下，虽然无机绝缘层5设置在树脂层4的内侧面，但由于无机绝缘层5未设置在配线基板3的上表面，所以树脂层4直接附着于配线基板3，从而能够提高树脂层4向配线基板3的粘结力。在图5(c)所示的结构的情况下，虽然无机绝缘层5设置在树脂层4的内侧面上，但由于无机绝缘层5仅位于树脂层4的外表面与空间之间，所以能够一并发挥图5(a)及(b)双方的效果。
另外，无机绝缘层5可以通过以下方法形成：对树脂层4溅射铝而预先在树脂层4上形成铝层，对所形成的铝层实施氧灰化而形成氧化铝层。
另外，如图1所示的例子所示，当无机绝缘层5设置在树脂层4的内表面上时，在将树脂层4、无机绝缘层5及芯片部件2的热膨胀系数分别为α1、α2及α3时，优选满足α1＞α2＞α3的关系。在这种情况下，即便是在电子装置1的周围温度发生变化的情况下，也能够减少由各构件间的热膨胀系数的差而导致的应力的产生，从而能够抑制构件间的剥离。另外，与树脂层4直接附着于芯片部件2的情况下的应力相比，起因于芯片部件2与无机绝缘层5之间的热膨胀差而产生的应力较小，从而能够抑制向芯片部件2施加的应力的影响。
需要说明的是，满足上述的热膨胀系数的关系的树脂层4、无机绝缘层5及芯片部件2的材料分别为环氧树脂(热膨胀系数：约60×10-6/K)、氧化铝(热膨胀系数：约6×10-6/K)及LiTaO3(热膨胀系数：约1.6×10-6/K)的组合。
另外，如图6所示的例子那样，可以两个芯片部件2安装在配线基板3上。另外，只要以无机绝缘层5及树脂层4进行密封，则可以安装三个以上的多个芯片部件2。
另外，如图7及图8所示，无机绝缘层5包含粒径为130nm以下的多个第一无机粒子7，多个第一无机粒子7优选相互结合而成为三维矩阵构造。在这种情况下，由于三维矩阵构造致密，能够进一步提高电子装置1的气密密封性，从而能够进一步抑制水蒸气侵入空间。
第一无机粒子7的粒径为130nm以下。在该情况下，优选相对于第一无机粒子7整体的体积，第一无机粒子7含有80体积％以上的110nm以下的粒径的粒子。另外，更加优选第一无机粒子7全部为110nm以下。需要说明的是，第一无机粒子7的粒径的下限值例如为3nm或30nm。
第一无机粒子7的材料例如为二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)等。
如图8所示，树脂8填充在第一无机粒子7彼此的第一间隙G1中。树脂8例如为环氧树脂、聚酰亚胺树脂、氰基树脂、聚乙烯醇缩丁醛树脂、氟树脂、丙烯酸树脂、聚对苯二甲酸乙二醇酯树脂、聚丙烯树脂。
例如，无机绝缘层5含有20体积％以上80％体积以下的第一无机粒子7，含有20体积％以上80体积％以下的树脂8，更优选含有50体积％以上80％体积以下的第一无机粒子7，含有20体积％以上50体积％以下的树脂8(第一无机粒子7的体积比例为树脂8的体积比例以上)，进一步优选含有60体积％以上70％体积以下的第一无机粒子7，含有30体积％以上40体积％以下的树脂8。
如图8所示的例子那样，优选第一无机粒子7彼此经由第一颈口部9相互结合。第一颈口部9通过例如物质的扩散而形成。在该情况下，与第一无机粒子7彼此仅抵接的情况相比，由于第一无机粒子7彼此牢固地结合，所以无机绝缘层5的强度得以提高，因此优选。其中，对于多个第一无机粒子7而言，并未如烧成后的陶瓷那样实现致密化，在多个第一无机粒子7间形成多个第一间隙G1。即，多个第一无机粒子7在无机绝缘层5中构成三维矩阵构造。
另外，如图9所示的例子那样，优选无机绝缘层5进一步含有粒径为160nm以上的多个第二无机粒子10，第二无机粒子10彼此经由将多个第一无机粒子7相互结合而成的三维矩阵构造而连结。在该情况下，在制造1μm以上的无机绝缘层5时，即便是将向无机粒子添加溶剂后的料浆涂布于载体膜而进行干燥，料浆也不易急剧地干燥收缩，从而能够形成均匀膜厚的无机绝缘层5。
第二无机粒子10的材料例如是二氧化硅(SiO2)、氧化铝(Al2O3)、二氧化钛(TiO2)等。另外，在第一无机粒子及所述第二无机粒子由同一材料构成的情况下，第一无机粒子7及第二无机粒子10的结合变强，从而无机绝缘层5的强度得以提高，因此优选。
第二无机粒子10的粒径为160nm以上。在该情况下，优选相对于第二无机粒子10整体的体积，第二无机粒子10含有为90体积％以上的200nm以上的粒径的粒子。另外，更加优选第二无机粒子10全部为200nm以上。需要说明的是，第二无机粒子10的粒径的上限值为5μm或600nm。
进一步而言，当对无机绝缘层5中所含的无机粒子以规定的间隔(例如每10nm)取粒度分布时，小粒径侧(第一无机粒子7)的顶点的表示最大频率的粒径与大粒径侧(第二无机粒子10)的顶点的表示最大频率的粒径的差为100nm以上即可，优选为200nm以上。
需要说明的是，第一无机粒子7的粒径与第二无机粒子10的粒径的边界例如为150nm。
对于第一无机粒子7及第二无机粒子10的粒径，例如能够通过对利用SEM(Scanning Electron Microscope)以适宜的倍率(例如30000倍)拍摄无机绝缘层5的研磨面或剖切面而得到的SEI(二次电子像)及/或BEI(反射电子像)进行观察而测定。
粒径优选作为具有与在SEI及/或BEI观察的粒子的面积同等面积的圆的直径(圆当量直径)而算出(测定)。但是，也可将最大直径作为粒径等。
对于构成无机绝缘层5的多个无机粒子而言，例如，相对于第一无机粒子7及第二无机粒子10的合计体积，包含20体积％以上90体积％以下的第一无机粒子7，10体积％以上80体积％以下的第二无机粒子10，进一步优选包含20体积％以上40体积％以下的第一无机粒子7，60体积％以上80体积％以下的第二无机粒子10。
需要说明的是，若将多个无机粒子及树脂8的优选的体积比例合并，则最为优选的是，相对于多个无机粒子(7、10)及树脂8的合计体积，无机绝缘层5包含12体积％以上28体积％以下的第一无机粒子7，36体积％以上56体积％以下的第二无机粒子10，30体积％以上40体积％以下的树脂8。
各粒子等的体积％通过如下方式测定，即，例如，在上述的SEI及/或BEI中，使用图像解析装置等对在无机绝缘层5所占的各粒子的面积比率(面积％)在多个部位(例如10个部位)的剖面进行测定，并算出其测定值的平均值而视为含量(体积％)。
另外，各第二无机粒子10经由多个第二颈口部11与多个第一无机粒子7结合。在该情况下，与第一无机粒子7及第二无机粒子10彼此仅抵接的情况相比，由于两者牢固地结合，从而无机绝缘层5的强度得以提高，因此优选。需要说明的是，第一颈口部9与第二颈口部11同样也是例如通过物质的扩散而形成。此外，多个第二无机粒子10经由由多个第一无机粒子7构成的三维矩阵构造而相互连结。需要说明的是，在第一无机粒子7及第二无机粒子10之间未进行致密化，从而在它们之间形成第二间隙G2。
多个第二无机粒子10彼此在其之间存在多个第一无机粒子7，由此其基本不直接抵接。另外，即便是多个第二无机粒子10彼此直接抵接，也不会相互结合(未形成颈口部)。
第一颈口部9及第二颈口部11的材料均为与第一无机粒子7相同的材料。在这种情况下，与第一无机粒子7相同的材料是指，可以含有微量(在通过EPMA分析求出的测定下为0.1质量％以下)的第二无机粒子10的成分。
第一间隙G1及第二间隙G2通过使第一无机粒子7未致密化而形成，其大小大致(按照级别)为第一无机粒子7的粒径左右。多个第一间隙G1在剖视图中虽闭合，但是其三维地相互连通。此外，多个第一间隙G1直接或间接地通到无机绝缘层5的主面。多个第二间隙G2也直接或间接地通到无机绝缘层5的主面。
在由多个第一无机粒子7及多个第二无机粒子10构成的无机材料中形成有多个空隙G3。各空隙G3其内周面由多个第一无机粒子7及多个第二无机粒子10构成。多个空隙G3也直接或间接地通到无机绝缘层5的主面。
另外，如图9所示的例子那样，在这些第二间隙G2及空隙G3中也填充有树脂8。
接下来，使用图10、图11对具有图7所示的无机绝缘层5的电子装置1的制造方法进行说明。需要说明的是，在下述的例子中，虽然对包含第一无机粒子7及第二无机粒子10的无机绝缘层5的情况进行说明，但是可以适用于仅包含第一无机粒子7的无机绝缘层5的情况。
首先，如图10(a)所示，使用球磨机将第一无机粒子7及第二无机粒子10以规定的配合比混合且分散在溶剂中而调整料浆。需要说明的是，第一无机粒子7及第二无机粒子10的配合比(体积比)如上述那样例如为2∶8～4∶6。
需要说明的是，溶剂例如为含有甲醇、异丙醇、正丁醇、乙二醇、乙二醇单丙基醚、甲乙酮、甲基异丁基酮、二甲苯、丙二醇单甲基醚、丙二醇单甲基醚乙酸酯、二甲基乙酰胺、或者选自它们的两种以上的混合物的有机溶剂。
接下来，如图10(b)所示，将制作的料浆涂布在载体膜31上而成形为片状，并使其干燥(使溶剂蒸发)，由此，形成无机绝缘层5(在该时刻不含树脂8)被批量取得的由无机材料构成的无机绝缘体33。
料浆的涂布例如可以使用刮刀、分散器、棒涂器、模涂器或丝网印刷进行。料浆的干燥例如通过加热及风干进行。干燥温度例如设定为20℃以上且低于溶剂的沸点(在混合有二种以上的溶剂的情况下为沸点最低的溶剂的沸点)。
在干燥中，进行第一无机粒子7彼此的结合，另外，进行第一无机粒子7与第二无机粒子10的结合。其中，由于不加热到高温，因此能够维持颈口构造(第一颈口部9及第二颈口部11)，形成基于第一无机粒子7的骨格构造(形成第一间隙G1及第二间隙G2)。
第一无机粒子7与第二无机粒子10相比原子的运动活泼，并且，两种粒子的扩散系数不同，因此第一无机粒子7彼此容易在颈口部结合，第二无机粒子10彼此即便是抵接也不易结合。需要说明的是，这种结合形态在第一无机粒子7的粒径为110nm以下且第二无机粒子10的粒径为200nm以上的情况下容易适宜地产生。
另外，伴随着第一无机粒子7的结合的进行，产生多个第一无机粒子7整体性的收缩，从而形成空隙G3。需要说明的是，通过相对于第一无机粒子7及第二无机粒子10的合计体积使第二无机粒子10为60体积％以下等使第二无机粒子10的体积％为较小的方式，能够使空隙G3难以形成。
载体膜31可以由树脂等的适当材料形成，但是从耐热性、机械强度及成本的观点出发，优选由对苯二甲酸乙二醇酯(PET)形成。
接下来，如图10(c)所示，使无机绝缘体33含浸熔融状态或液状的树脂。例如，利用旋涂机将树脂涂布于无机绝缘体33的主面并将不含浸于无机绝缘体33的树脂回收。也可以通过丝网印刷等将足够必要量的树脂向无机绝缘体33供给。需要说明的是，含浸通过毛细管力实现。当含浸的溶融状态或液状的树脂固化时，形成在第一间隙G1、第二间隙G2及空隙G3填充的树脂8。
接下来，如图11(a)所示，将树脂层4及无机绝缘层5载置于芯片部件2的上表面。接下来，通过对树脂层4侧施加高热，使树脂层4软化。由此，如图11(b)所示，树脂层4及无机绝缘层5变形为沿着芯片部件2的表面的形状。然后，通过进一步持续加热而使树脂层4固化。另外，由此，粒子彼此的结合变得牢固。该加热温度为了抑制无机材料的晶粒生长而优选小于无机材料的结晶开始温度，另外，为了使剩余的溶剂蒸发而优选为溶剂的沸点以上。例如，第一无机粒子7在由二氧化硅(结晶开始温度1300℃)构成的情况下，加热温度为100～600℃。通过以上的程序，获得图7所示的例的电子装置1。
符号说明
1：电子装置
2：芯片部件
3：配线基板
4：树脂层
5：无机绝缘层
6：凸台
7：第一无机粒子
8：树脂
9：第一颈口部
10：第二无机粒子
11：第二颈口部

Claims (10)

1.一种电子装置，其特征在于，
具备：
芯片部件，其具有电子元件；
配线基板，其介由收容所述电子元件的空间而搭载所述芯片部件；
树脂层，其以包围所述空间的方式从所述芯片部件的表面设置到所述配线基板的表面；
无机绝缘层，其设置于所述树脂层且位于所述空间的侧方，
所述无机绝缘层包含粒径为130nm以下的多个第一无机粒子，
所述多个第一无机粒子相互结合而成为三维矩阵构造。
2.根据权利要求1所述的电子装置，其特征在于，
所述无机绝缘层设置于所述树脂层的内表面。
3.根据权利要求1所述的电子装置，其特征在于，
所述无机绝缘层设置于所述树脂层的外表面。
4.根据权利要求2所述的电子装置，其特征在于，
在将所述树脂层、所述无机绝缘层及所述芯片部件的热膨胀系数分别设为α1、α2及α3时，满足α1＞α2＞α3的关系。
5.根据权利要求1所述的电子装置，其特征在于，
所述无机绝缘层设置于所述树脂层的内部。
6.根据权利要求1所述的电子装置，其特征在于，
在成为所述三维矩阵构造的所述第一无机粒子之间存在树脂。
7.根据权利要求1所述的电子装置，其特征在于，
所述第一无机粒子彼此经由通过物质扩散而形成的第一颈口部而相互结合。
8.根据权利要求1所述的电子装置，其特征在于，
所述无机绝缘层还包含粒径为160nm以上的多个第二无机粒子，
所述第二无机粒子彼此经由所述多个第一无机粒子相互结合而成的三维矩阵构造而连结。
9.根据权利要求8所述的电子装置，其特征在于，
所述第一无机粒子及所述第二无机粒子由相同材料形成。
10.根据权利要求8所述的电子装置，其特征在于，
所述第一无机粒子及所述第二无机粒子经由通过物质扩散而形成的第二颈口部而结合。
CN201180041720.7A 2010-10-28 2011-10-25 电子装置 Expired - Fee Related CN103081095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-242104 2010-10-28
JP2010242104 2010-10-28
PCT/JP2011/074549 WO2012057137A1 (ja) 2010-10-28 2011-10-25 電子装置

Publications (2)

Publication Number Publication Date
CN103081095A CN103081095A (zh) 2013-05-01
CN103081095B true CN103081095B (zh) 2015-07-15

Family

ID=45993844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180041720.7A Expired - Fee Related CN103081095B (zh) 2010-10-28 2011-10-25 电子装置

Country Status (5)

Country Link
US (1) US9165849B2 (zh)
JP (1) JP5677449B2 (zh)
KR (1) KR101487780B1 (zh)
CN (1) CN103081095B (zh)
WO (1) WO2012057137A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506130B1 (ko) * 2012-09-06 2015-03-26 시그네틱스 주식회사 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
JP6315650B2 (ja) * 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
JP2015056501A (ja) * 2013-09-11 2015-03-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電子デバイス、電子機器および移動体
US9793877B2 (en) * 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
US9935609B2 (en) * 2014-05-17 2018-04-03 Kyocera Corporation Piezoelectric component
US20160057897A1 (en) * 2014-08-22 2016-02-25 Apple Inc. Shielding Can With Internal Magnetic Shielding Layer
US9368750B1 (en) * 2014-12-04 2016-06-14 Panasonic Intellectual Property Management Co., Ltd. Method for fabricating intermediate member of electronic element and method for fabricating electronic element
DE102015223415A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Vorrichtung mit einer Umhüllmasse
DE102015223449A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Elektrische Vorrichtung mit einer Umhüllmasse
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
CN105958959A (zh) * 2016-06-29 2016-09-21 维沃移动通信有限公司 一种晶振和其制造方法
CN106169918A (zh) * 2016-06-29 2016-11-30 维沃移动通信有限公司 一种晶振及其制造方法
EP3690931A4 (en) * 2017-09-29 2021-02-17 Nagase ChemteX Corporation PRODUCTION PROCESS OF AN ASSEMBLY STRUCTURE AND LAMINATE SHEET USED IN THE LATEST
US11139164B2 (en) 2019-12-12 2021-10-05 Raytheon Company Electronic device including hermetic micro-cavity and methods of preparing the same
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293485A (zh) * 1999-10-15 2001-05-02 汤姆森无线电报总公司 电子元件封装方法
CN1608345A (zh) * 2001-12-28 2005-04-20 埃普科斯股份有限公司 元器件的密封封装方法
CN1802049A (zh) * 2005-01-06 2006-07-12 财团法人金属工业研究发展中心 发光装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111438A (ja) 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
JP4793456B2 (ja) * 2009-02-20 2011-10-12 トヨタ自動車株式会社 熱伝導性絶縁樹脂成形体
JP5229399B2 (ja) * 2009-10-30 2013-07-03 株式会社村田製作所 圧電デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1293485A (zh) * 1999-10-15 2001-05-02 汤姆森无线电报总公司 电子元件封装方法
CN1608345A (zh) * 2001-12-28 2005-04-20 埃普科斯股份有限公司 元器件的密封封装方法
CN1802049A (zh) * 2005-01-06 2006-07-12 财团法人金属工业研究发展中心 发光装置及其制造方法

Also Published As

Publication number Publication date
JPWO2012057137A1 (ja) 2014-05-12
KR20130043679A (ko) 2013-04-30
US9165849B2 (en) 2015-10-20
CN103081095A (zh) 2013-05-01
WO2012057137A1 (ja) 2012-05-03
US20130250527A1 (en) 2013-09-26
JP5677449B2 (ja) 2015-02-25
KR101487780B1 (ko) 2015-01-29

Similar Documents

Publication Publication Date Title
CN103081095B (zh) 电子装置
JP5500983B2 (ja) 微小構造体装置および微小構造体装置の製造方法
US10264677B2 (en) Electronic component and manufacturing method therefor
WO2015163192A1 (ja) 電子素子実装用基板および電子装置
JPWO2013081156A1 (ja) 撮像素子収納用パッケージおよび撮像装置
JP5902557B2 (ja) 多層配線基板および電子装置
US11101784B2 (en) Electrical component with heat dissipation
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP6182903B2 (ja) セラミック回路基板の製造方法
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2006060247A (ja) 放熱基体およびその製造方法
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP4812516B2 (ja) 複数個取り配線基板
JP2002043478A (ja) セラミック回路基板
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP4693676B2 (ja) 電子部品搭載用基板の製造方法
JP2004288662A (ja) 配線基板
JP2007294797A (ja) セラミック基板、電子部品収納用パッケージ、電子装置、およびこれらの製造方法
JP2004200614A (ja) 配線基板
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5794778B2 (ja) 電子装置
JP6629660B2 (ja) セラミックパッケージおよびその製造方法
JP5573407B2 (ja) 金属ベース基板
JP3780503B2 (ja) 配線基板
JP2003198077A (ja) セラミック回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

Termination date: 20211025

CF01 Termination of patent right due to non-payment of annual fee