JP5734099B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP5734099B2
JP5734099B2 JP2011121676A JP2011121676A JP5734099B2 JP 5734099 B2 JP5734099 B2 JP 5734099B2 JP 2011121676 A JP2011121676 A JP 2011121676A JP 2011121676 A JP2011121676 A JP 2011121676A JP 5734099 B2 JP5734099 B2 JP 5734099B2
Authority
JP
Japan
Prior art keywords
resin layer
substrate
electronic
wiring board
electronic components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011121676A
Other languages
English (en)
Other versions
JP2012248799A (ja
Inventor
孝則 上田
孝則 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011121676A priority Critical patent/JP5734099B2/ja
Publication of JP2012248799A publication Critical patent/JP2012248799A/ja
Application granted granted Critical
Publication of JP5734099B2 publication Critical patent/JP5734099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、電子装置に関するものである。
従来の電子装置においては、複数の電子部品が、配線基板の一方の面に実装されていた。また、電子部品に密着し、かつ、これら複数の電子部品および配線基板を覆うようにして樹脂層が設けられていた。この樹脂層が配線基板に接着されることにより、複数の電子部品が、樹脂層および配線基板で形成される封止空間に収容されていた。
特開2002−313828号公報
しかしながら、例えば従来の電子装置を他の実装基板に対して半田等の接合材で実装する際、リフロー工程における加熱によって、封止空間内の気体が体積膨張して、封止空間の内圧が上昇しやすくなる。この内圧が、樹脂層と配線基板との接着部に加わることで、樹脂層が配線基板から剥離しやすくなり、封止空間の気密性が損なわれる可能性があった。
本発明の電子装置は、配線基板と、一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、該樹脂層は、複数の前記電子部品及び前記配線基板と接していない部分に、内側に撓んでいる撓み部を有していることを特徴とするものである。
本発明の電子装置は、配線基板と、一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、該樹脂層は、複数の前記電子部品及び前記配線基板と接していない部分に、他の部分より厚みが薄くなっている薄肉部を有していることを特徴とするものである。
本発明の電子装置によれば、配線基板と、一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、該樹脂層は、複数の前記電子部品及び前記配線基板と接していない部分に、内側に撓んでいる撓み部を有していることから、樹脂層と配線基板とで形成される封止空間がリフロー等によって加熱され体積膨張した場合であっても、撓み部が外側に撓むことにより、封止空間の内圧の上昇を抑制可能となる。従って、樹脂層が配線基板から剥離する可能性を低下させ、封止空間の気密性を維持しやすくなる。
本発明の電子装置によれば、配線基板と、一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、該樹脂
層は、複数の前記電子部品及び前記配線基板と接していない部分に、他の部分より厚みが薄くなっている薄肉部を有していることから、樹脂層と配線基板とで形成される封止空間がリフロー等によって加熱され体積膨張した場合であっても、薄肉部が外側に変形することにより、封止空間の内圧の上昇を抑制可能となる。従って、樹脂層が配線基板から剥離する可能性を低下させ、封止空間の気密性を維持しやすくなる。
(a)は、本発明の電子装置の実施の形態の一例を示す斜視図であり、(b)は、(a)におけるAA線の断面図である。 (a)は、本発明の電子装置の実施の形態の他の例を示す斜視図であり、(b)は、(a)におけるAA線の断面図である。 本発明の電子装置の電子部品の平面図である。 (a)及び(b)ともに、本発明の電子装置の実施の形態の他の例を示す断面図である。 (a)及び(b)ともに、本発明の電子装置の実施の形態の他の例を示す断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 本発明の電子装置の実施の形態の他の例を示す断面図である。 (a)〜(e)は、本発明における樹脂層の他の例の要部を示す拡大断面図である。 (a)及び(b)ともに、本発明の電子装置の実施の形態の他の例を示す斜視図である。
以下に、本発明の電子装置の実施の形態の一例について図面を参照しつつ詳細に説明する。
(第1実施形態)
図1、図2に示す電子装置1は、電子部品2と、配線基板3と、樹脂層4とを具備している。図1、図2に示す例においては、電子装置1として弾性表面波装置を示している。
電子装置1(弾性表面波装置)は、携帯電話機、その他の小型通信機器等の電子機器に使用される。
配線基板3は、図1、図2に示す例においては、基板本体31と、この基板本体31上に設けられているパッド電極32、33と、配線(図示せず。)とを有している。配線基板3の寸法は、縦が1〜2mm程度で、横が1.5〜3mm程度である。また、厚みは、0.1〜1mm程度である。
基板本体31は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体等のセラミック材料が用いられる。また、ポリイミド樹脂、エポキシ樹脂等の有機樹脂材料を用いてもよい。また、セラミックスまたはガラス等の無機材料をエポキシ樹脂等の有機樹脂材料に混合させて成る複合材等を用いてもよい。例えば、基板本体31が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウムとガラス粉末等の原料粉末をシート状に成形して成るグリーンシートを積層し、焼成することにより形成される。
また、例えば、パッド電極32、33により伝送される電気信号の遅延を防止するような場合には、ポリイミド・ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の
無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材、または、酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような比誘電率の小さい材料で、基板本体31を形成することが好ましい。
図1、図2に示す例においては、パッド電極32が、基板本体31の上面において、電子部品2の有するパッド電極23と対応する位置に設けられている。
基板本体31の下面にもパッド電極33が設けられている。基板本体31の内部には、基板本体31の上面のパッド電極32と、基板本体31の下面のパッド電極33とを接続する貫通導体34が設けられている。また、基板本体31の内部、表面及び裏面等には、配線(図示せず。)が設けられていてもよい。これらの配線及び貫通導体34等によって、基板本体31のパッド電極32、33が電気的に接続されることとなる。
これらのパッド電極32、33、貫通導体34及び配線は、例えば、W、Cu、Ag、Au等の金属材料で形成されている。また、パッド電極32、33がW、Cu、Agで形成されている場合には、パッド電極32、33の表面に、Niメッキ、及びその上からAuメッキを施すことが好ましい。
複数の電子部品2は、一方の面21Aが配線基板3の一方の面に対向するように実装される。図1、図2に示す例においては、2つの電子部品2が、それぞれの側面を対向させるように、隣り合って実装されている。2つの電子部品2の間の間隔は、0.05〜0.2mm程
度である。この間隔を、0.2mm以下とすることによって、電子部品2の高密度実装が可
能となる。
この電子部品2は、図1、図2に示す例においては、電子素子22を有している。具体的には、図3に示す例のように、電子部品2は、電子素子22および基板21を有しており、電子素子22は、基板21の一方の面21Aに搭載されている。電子部品2の寸法は、縦が0.5〜1.5mm程度であり、横が0.5〜1.5mm程度である。また、厚みは、0.1〜0.5mm程度である。
図1および図2に示す例においては、電子部品2として弾性表面波素子を示している。また、電子素子22としてIDT(Interdigital Transducer)電極22を示している。また
、基板21として圧電基板21を示している。この弾性表面波素子は、圧電基板21と、一方の面21A上に設けられたIDT電極22およびパッド電極23とを有している。
圧電基板21は、LiTaO、またはLiNbO等の圧電性を有する単結晶基板である。圧電基板21の厚さは適宜に設定されてよいが、例えば、0.1〜0.5mmである。圧電基板21の主面の形状は適宜に設定されてよいが、例えば矩形である。また、圧電基板21の一方の面21Aの寸法は、1辺の長さが、例えば、0.5〜1.5mmである。
図3に示す例においては、IDT電極22は、圧電基板21の一方の面21A上の中央近傍に、2個並べて配置されている。各IDT電極22は、櫛歯状に形成された2つの電極22a(以下、櫛歯状電極22aという)によって構成されている。各櫛歯状電極22aは、互いに対向し、電極指が互いに噛み合うように配置されている。
パッド電極23は、IDT電極22に電気信号を供給するための電極である。また、図3に示す例においては、パッド電極23は圧電基板21の一方の面21Aに設けられている。パッド電極23は、接合材6を介してパッド電極32に接続されている。
これらIDT電極22、パッド電極23は、いずれもAlまたはAl合金(例えば、Al−
Cu系、Al−Ti系)等の金属膜で形成することができる。接合材6は、Sn−Ag系またはSn−Ag−Cu系等の半田、Au−Sn等の低融点ろう材、導電性有機樹脂等により形成されている。
また、図示しないが、IDT電極22の露出した表面上には、Si,SiO,SiN,Al等の絶縁性の高い材料から成る保護膜を設けてもよい。これによって、導電性の異物がIDT電極22の電極指間に付着することによって短絡が生じることを抑制できる。
樹脂層4は、電子部品2に密着するように複数の電子部品2および配線基板3を覆い、配線基板3に接着されている。図1、図2に示す例においては、樹脂層4は、複数の電子部品2の上面と密着し、かつ、電子部品2の側面のうち他の電子部品2の側面と対向する側面以外の側面とも密着している。
樹脂層4は、配線基板3と接着することによって、樹脂層4と配線基板3と電子部品2とで囲まれた封止空間Sを形成している。複数の電子部品2は、封止空間S内に収納されるように実装されている。この封止空間Sは、電子部品2と配線基板3との対向空間S1、及び各電子部品2の側面どうしの対向空間S2を含んでいる。
この樹脂層4は、図1に示すように、複数の電子部品2及び配線基板3と接していない部分に、内側(すなわち、対向空間S2側)に撓んでいる撓み部5Aを有している。また、樹脂層4は、図2に示すように、複数の電子部品2及び配線基板3と接していない部分に、他の部分より厚みが薄くなっている薄肉部5Bを有している。
これらのような構成により、樹脂層4と配線基板3と電子部品2とで形成される封止空間S内の気体がリフロー等によって加熱され体積膨張した場合であっても、内圧によって変形しやすい撓み部5A又は薄肉部5Bを有しているので、撓み部5A又は薄肉部5Bが変形して気体の体積膨張を吸収することで封止空間Sの内圧の上昇を抑制可能となる。従って、樹脂層4が配線基板3から剥離する可能性を低下させ、封止空間Sの気密性を維持しやすくなる。
撓み部5A又は薄肉部5Bは、図1、図2に示す例のように、隣り合って実装される電子部品2の間に位置している。図1に示す例においては、樹脂層4のうち対向空間S2に対応する部分が、対向空間S2の上部に侵入するように撓んでいる。図2に示す例においては、樹脂層4における、対向空間S2に対応する部位の外表面が窪むことで薄肉部5Bが形成されている。
また、図4に示す例のように、撓み部5A又は薄肉部5Bは、電子部品2と配線基板3との対向空間S1に相当する部位に設けられていても良いが、図1、図2に示す例のように、撓み部5A又は薄肉部5Bは、隣り合って実装される電子部品2の間に位置している方が、特に好ましい。これらのような場合には、封止空間S内の気体が体積膨張により撓んで変形する箇所が、樹脂層4のうち対向空間S2に対応する部分に限定される。よって、樹脂層4のうち対向空間S1に対応する部分が撓んで変形することを抑制できる。ここで、対向空間S1に対応する部分は、樹脂層4と配線基板3との接着部分の近傍であるため、当該部分の変形を抑えることにより、樹脂層4と配線基板3との接着力の低下を抑制することができる。結果、封止空間Sの気密性を維持しやすくなる。
図1、図2に示す例のように、撓み部5A又は薄肉部5Bは、樹脂層4のうち対向空間S2に対応する部分に、電子部品2の側面に沿って溝状に設けられている。撓み部5A又は薄肉部5Bの幅は、0.05〜0.25mm程度である。
なお、撓み部5A又は薄肉部5Bで撓み変形が生じるためには、撓み部5A又は薄肉部5Bの幅が、樹脂層4の厚みより大きいことが必要である。
図1、図2に示す例においては、樹脂層4は、例えば、フェノール系樹脂,ポリイミド系樹脂またはエポキシ系樹脂等の熱硬化性樹脂が使用される。また、樹脂層4は、例えば、10〜100μmの厚みで形成されている。ただし、図2に示す例における薄肉部5Bの厚
みは、樹脂層4の他の部分の厚みの1/3〜1/2程度であることが好ましい。他の部分の厚みの1/2程度以下であれば、薄肉部5Bは、他の部分よりも撓みやすくなる。また、他の部分の厚みの1/3程度以上であれば、薄肉部5Bの強度を一定以上に維持することができるので、封止空間Sが体積膨張した場合であっても、薄肉部5Bで損傷することは抑制される。よって、封止空間Sの気密性を維持しやすくなる。
図1に示す例における撓み部5Aは、樹脂層4の外側表面が、電子部品2の上面から約0.05〜0.2mm下方に位置する程度に撓んでいることが好ましい。樹脂層4の外側表面が
、電子部品2の上面から0.05mm程度以上、下方に位置することによって、封止空間Sが体積膨張した際に、撓み部5Aが外側に撓みやすくなる。樹脂層4の外側表面と、電子部品2の上面との間隔が0.2mm程度以下であれば、樹脂層4の撓み部5Aを、電子部品2
の機能表面である一方主面2Aから十分離間させることができる。よって、電子部品2の機能表面に樹脂層4の一部が付着し、電気特性が変動する可能性を低くすることができる。
以下に、図1、図2に示す例の電子装置1の製造方法を示す。まず、基板21の一方の面21Aに、電子素子22、パッド電極23をそれぞれ形成することにより、電子部品2を準備する。
次に、基板本体31にパッド電極32、33及び配線(図示せず。)を形成することにより、配線基板3を準備する。ここで、基板本体31にパッド電極32、33及び配線(図示せず。)を形成する方法としては、メタライズ層、めっき層、蒸着等の金属を、薄膜層として被着させる手段を用いることができる。また、例えば、W及びAgのペーストを配線基板2の基板本体31となるグリーンシートにメタライズ層として印刷して、これをグリーンシートとともに焼成することにより形成される。また、所定の形状を有する金属箔をグリーンシートに転写して同時焼成を行う方法も採用できる。
次に、電子部品2のパッド電極23と、配線基板3のパッド電極32とを、接合材6によって電気的・機械的に接続させる。接合材6による接着は、例えば、パッド電極23上に、半田ろう材でバンプを形成しておき、このバンプを溶融させてパッド電極32と接合させる。また、例えば、パッド電極23上に、Au線によるワイヤバンプを形成しておき、別途接合材を介してパッド電極32と接合させてもよい。なお、パッド電極23上にバンプを形成する方法としては、熱圧着法、または熱超音波圧着法等が用いられている。
次に、加熱硬化する前のBステージ状態の樹脂層4をチップ部品2の基板21の上面に載せる。この際、図1に示すような撓み部5Aを有する樹脂層4を形成する際には、Bステージ状態の樹脂層4の所定の位置に対して、治具等を押し付けることによって予め撓み部を形成しておく。また、図2に示すような薄肉部5Bを有する樹脂層4を形成する際には、Bステージ状態にある樹脂層4の外表面の所定の位置に対して、カッター等の治具で予め窪みを形成しておく。
次に、樹脂層4に高熱を加えることによって、樹脂層4を軟化させ、チップ部品2の表面形状に沿って変形させる。次に、樹脂層4にさらに熱を加え続け、樹脂層4を硬化させ
ることによって、電子装置1を得る。なお、薄肉部5Bは、硬化前でなく硬化後の樹脂層4に窪みを形成することによって設けてもよい。この場合は、カッター等の治具やレーザー光を使用する。
(第2実施形態)
図5に示す例においては、電子装置1として、マイクロミラーデバイス、光デバイス、マイクロポンプ等として使用される。
図5に示す例においては、電子部品2は、半導体基板(基板)21を有している。また、電子部品2は、半導体基板21の一方の面21Aに、微小電子機械機構22としての電子素子22と、パッド電極23を有している。微小電子機械機構22は、パッド電極23と電気的に接続されている。
半導体基板21は、シリコン、ポリシリコン等から成る。また、半導体基板21の一方の面21Aに、電子部品2の微小電子機械機構22を内側に収めるような凹部(不図示)を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間S1を形成するための接合材6の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。凹部はシリコンあるいはポリシリコンをフォトリソグラフィー技術やレーザ加工などのいわゆるマスクレスエッチング技術などを用いて作製され、フッ酸エッチング、ドライエッチングなどのエッチング技術を用いて作製される。
半導体基板21の寸法および形状は、図1、図2に示す例の電子装置1における圧電基板21と同様である。
微小電子機械機構22は、例えば、電気スイッチ、インダクタ、キャパシタ、共振器、アンテナ、マイクロリレー、光スイッチ、ハードディスク用磁気ヘッド、マイク、バイオセンサー、DNAチップ、マイクロリアクタ、プリントヘッド、加速度センサ、圧力センサなどの各種センサ、ディスプレイデバイス等のいずれかの機能を有している。この微小電子機械機構22は、半導体微細加工技術を基本とした、いわゆるマイクロマシニングで作る部品である。なお、1素子あたり10μm〜数100μm程度の寸法を有する。
図5に示す例においては、配線基板3は、図1、図2に示す例と同様に、基板本体31と、この基板本体上に設けられているパッド電極32、33と、基板本体31中に設けられた貫通電極34と、配線(図示せず。)とを有している。図5に示す例においては、配線基板3の上面に、電子部品2の微小電子機械機構22を内側に収めるような凹部(不図示)を形成しておいてもよい。凹部内に微小電子機械機構22の一部を収めるようにしておくと、微小電子機械機構22を収納する空間S1を形成するための接合材6の高さを低く抑えることができ、電子装置1の低背化に有利なものとなる。
基板本体31、パッド電極32、33、貫通電極34および配線の材料等は、図1、図2に示す例と同様であるとする。図5に示す例の電子装置1における、樹脂層4は、図1、図2に示す例のものと同様である。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。
例えば、以上で示した製造方法においては、図1に示すような撓み部5Aを有する樹脂層4を形成する際には、治具等を使用するとしたが、封止空間Sを真空状態にし、大気との圧力差を利用して、撓み部5Aを設けても良い。
具体的には、まず、加熱硬化する前のBステージ状態の樹脂層4を上面に載せた電子部品2を、真空炉内に置く。次に、樹脂層4を加熱し、チップ部品2の表面形状に沿うように軟化させるとともに、配線基板3の表面に接着させる。これにより、樹脂層4と配線基板3とで形成された封止空間Sは、真空空間となる。次に、電子装置1を真空炉から取り出す。これにより、樹脂層4のうち、対向空間S2に対応する部分が、封止空間S側に引き込まれることにより、撓み部5Aが形成される。なお、対向空間S2に対応する部分に撓み部5Aを形成するためには、電子部品2同士の間の間隔を、電子部品2と配線基板3との間隔より広くしておくとよい。つまり、対向空間S2の幅を、対向区間S3の幅より広くしておくとよい。これにより、対向空間S2側の樹脂層4の方が撓みやすくなる。
また、図2に示すような薄肉部5Bを有する樹脂層4を形成する際には、樹脂層4を2段構造とすることによる方法を採用しても良い。
具体的には、まず、加熱硬化する前のBステージ状態の第1樹脂層4Aをチップ部品2
の基板21の上面に載せる。次に、図6に示すように、2つの第2樹脂層4Bを互いに離間
させて、第1樹脂層4Aの上面に配置する。これにより、互いに離間した第2樹脂層4Bの間に、薄肉部5Bを設けることができる。また、第2樹脂層4Bは1つにして、その第2樹脂層4Bの一部に孔を設け、この孔から第1樹脂層4Aの表面を露出させることによって
薄肉部5Bとしても良い。
また、以上で説明した各製造方法は、いずれも単体の電子装置1を製造する方法であったが、多数個取りの方法を用いることによって製造してもよい。その場合は、例えば、配線基板3となる多数個取り用の集合基板に、素子領域毎に複数のチップ部品2を搭載し、上述の方法で、樹脂層4を設けた後に、ダイシング又はカッター等の切削工具によって切断し、複数の電子装置1を得れば良い。
また、例えば、図7に示す例のように、樹脂層4は、複数の電子部品2の上面とのみ密着させ、電子部品2の側面のうち外側の側面とは密着させない構成であっても良い。この樹脂層4は、図2の構成に適用しても良い。
また、例えば、図8に示す例のように、電子部品2どうしは、側面どうしを当接させるように実装されていてもよい。このような場合には、電子部品2どうしの間に存在していた対向空間S2を設ける必要がないので、電子部品2の高密度実装が可能となる。また、電子部品2は、互いに側面で当接していることから、電子装置1全体がリフロー等で加熱され、半田等から成る接合材6が再溶融した際であっても、互いに実装位置を固定し合うので、電子部品2の実装ずれを抑制できる。なお、図8における撓み部5Aは、薄肉部5Bであってもよい。
また、例えば図9、図10に示す例のように、撓み部5A又は薄肉部5Bは、電子部品2の側面間の対向空間S2全体にわたって設けられている必要はなく、一部に設けられていればよい。特に、図9、図10(b)に示す例のように、薄肉部5Bを、両側のいずれの電子部品2とも離間させて設けることが好ましい。この場合には、封止空間Sの気体の体積膨張に伴って変形する部位が、両側のいずれの電子部品2とも離間することとなる。よって、薄肉部5Bの撓み変形が、樹脂層4の下面と電子部品2の上面との接着力を弱めてしまうことを抑制できる。また同様の理由から、図10(a)に示す例のように、撓み部5Aが両側のいずれの電子部品2とも離間して設けられていてもよい。
また、例えば図9(a)〜(c)に示す例のように、薄肉部5Bを形成するための窪みの断面形状は、四角形状、半円形状、三角形状のいずれであってもよい。
また、例えば図9(d)に示す例のように、窪みが樹脂層4の下面に設けられていることによって、薄肉部5Bが設けられていてもよい。また、例えば図9(e)に示す例のように、窪みが樹脂層4の上下面に設けられていることによって、薄肉部5Bが設けられていてもよい。
また、例えば、電子部品2は、弾性表面波素子以外にも、振動子、高周波回路部品等であってもよい。また、複数の電子部品は、同じ種類の電子部品であってもよいし、異なる種類の電子部品であってもよい。
なお、以上で説明した変形例は、適宜組み合わせても良く、また、これらの変形例は、第1実施形態、第2実施形態のいずれに適用されても良いものとする。
1:電子装置
2:電子部品
3:配線基板
4:樹脂層
5A:撓み部
5B:薄肉部

Claims (4)

  1. 配線基板と、
    一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、
    該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、
    該樹脂層は、複数の前記電子部品及び前記配線基板と接していない部分に、内側に撓んでいる撓み部を有していることを特徴とする電子装置。
  2. 前記撓み部は、隣り合って実装される前記電子部品の間に位置することを特徴とする請求項1に記載の電子装置。
  3. 配線基板と、
    一方の面が、前記配線基板の一方の面に対向するように実装される複数の電子部品と、
    該電子部品に密着するように複数の前記電子部品および前記配線基板を覆い、前記配線基板に接着された樹脂層とを備えており、
    該樹脂層は、複数の前記電子部品及び前記配線基板と接していない部分に、他の部分より厚みが薄くなっている薄肉部を有していることを特徴とする電子装置。
  4. 前記薄肉部は、隣り合って実装される前記電子部品の間に位置することを特徴とする請求項3に記載の電子装置。
JP2011121676A 2011-05-31 2011-05-31 電子装置 Active JP5734099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011121676A JP5734099B2 (ja) 2011-05-31 2011-05-31 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011121676A JP5734099B2 (ja) 2011-05-31 2011-05-31 電子装置

Publications (2)

Publication Number Publication Date
JP2012248799A JP2012248799A (ja) 2012-12-13
JP5734099B2 true JP5734099B2 (ja) 2015-06-10

Family

ID=47468952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011121676A Active JP5734099B2 (ja) 2011-05-31 2011-05-31 電子装置

Country Status (1)

Country Link
JP (1) JP5734099B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035820A (ja) * 2018-08-28 2020-03-05 太陽誘電株式会社 モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2012248799A (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
JP6096812B2 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP5677449B2 (ja) 電子装置
JP5734434B2 (ja) 配線基板、電子装置および電子モジュール
WO2007058280A1 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4576849B2 (ja) 集積回路装置
JP2008060382A (ja) 電子部品及びその製造方法
CN106487350B (zh) 声波装置及其制造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
WO2008066087A1 (fr) Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement
JP2014187354A (ja) デバイス、及びデバイスの作製方法
JP5797356B2 (ja) 弾性波装置および弾性波モジュール
JP5056885B2 (ja) 集積回路装置
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4496652B2 (ja) 弾性表面波装置とその製造方法
JP5734099B2 (ja) 電子装置
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP7163409B2 (ja) 電子素子実装用基板、および電子装置
JP4369707B2 (ja) 圧電振動子
JP7210191B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2012244003A (ja) 電子装置
JP5794778B2 (ja) 電子装置
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2013033947A (ja) 電子装置
JP6245086B2 (ja) パッケージ及びパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5734099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150