JPH08288324A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPH08288324A
JPH08288324A JP7113997A JP11399795A JPH08288324A JP H08288324 A JPH08288324 A JP H08288324A JP 7113997 A JP7113997 A JP 7113997A JP 11399795 A JP11399795 A JP 11399795A JP H08288324 A JPH08288324 A JP H08288324A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
external
electrode
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7113997A
Other languages
English (en)
Inventor
Hideo Nakayoshi
英夫 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7113997A priority Critical patent/JPH08288324A/ja
Publication of JPH08288324A publication Critical patent/JPH08288324A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体装置をより少ない工程で行うことによ
り製造時間の大幅短縮及び製造設備の削減が計れ、また
リードフレームや半導体素子の汚染を減らすことにより
信頼性が向上した樹脂封止型半導体装置を提供する。 【構成】 樹脂封止型半導体装置は、半導体素子１に電
気的に接続される複数のリード６と、外部電極５上また
はリードに形成された突起状電極１０と、複数のリード
の一部、突起状電極及び半導体素子を樹脂封止する樹脂
封止体８とを備え、複数のリードの先端は、突起電極１
０を介して半導体素子主面に重ね合わされて加圧され、
この加圧された状態でこのリード６と外部電極とは電気
的接続が維持されている。リード６と半導体素子の外部
電極５との安定した電気的接続が可能になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の外部電極
と外部引出電極体との電気的接続及び樹脂封止を少ない
工程数で行う樹脂封止半導体装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】ＩＣやＬＳＩなどの半導体装置は、半導
体基板に形成する集積回路を設計する設計工程、集積回
路を形成するために用いられる電子ビームなどを描画す
るためのマスク作成工程、単結晶インゴットから所定の
厚みの半導体ウェーハ（以下、ウェーハという）を形成
するウェーハ製造工程、ウェーハに集積回路などの半導
体素子を形成するウェーハ処理工程、ウェーハを各半導
体素子（チップ）に分離し、それぞれパッケージングし
て半導体装置を形成する組立工程及び検査工程等を経て
形成される。各工程には、それぞれその製造工程に必要
な製造装置が用意される。従来の樹脂封止型半導体装置
の組立工程においても半導体素子をリードフレームなど
の半導体素子搭載部に取付けるマウント工程、半導体素
子とリードとを電気的に接続するボンディング工程、半
導体素子を樹脂封止するモールド工程、リードフレーム
を切断、成型加工するトリムフォーミング工程に分かれ
それぞれの工程で専用の製造装置を備えている。
【０００３】図１７は、上記の製造装置により組み立て
られた従来の樹脂封止型半導体装置を示す断面図であ
り、ＤＩＰ（Dual Inline Package)型の半導体装置であ
る。半導体素子（チップ）１をリードフレーム２の半導
体素子を搭載するダイパッド部３に導電性などの接着剤
４で固着する。リードフレーム２は、インナーリード部
６とアウターリード部９とを備えている。半導体素子
１、ダイパッド部３、インナーリード部６等は、樹脂封
止体８により被覆保護されている。樹脂封止体８は例え
ば、エポキシ樹脂などからなり、トランスファモールド
法などにより形成される。また、アウターリード部９
は、樹脂封止体８から露出しており、先端は、外部回路
に接続されている。インナーリード部６は、樹脂封止体
８の中においてその先端が半導体素子１と対向するよう
に配置されている。そして、その先端のボンディング部
と半導体素子主面に形成した外部電極（ボンディングパ
ッド）５とは、ＡｕやＡｌなどのボンディングワイヤ７
により接続されている。この樹脂封止型半導体装置の製
造工程は、まず、半導体素子１をダイパッド部３に接着
剤４で固定する（マウント工程）。次に、外部電極５と
インナーリード部６をボンディングワイヤ７で接続し
（ワイヤボンディング工程）、その後、金型にセットし
て樹脂封止体８を形成する。その後、アウターリード部
９を切断、曲げ加工を行って（リードフォーミング工
程）製品を完成する。
【０００４】
【発明が解決しようとする課題】集積回路などの内部回
路を形成してからチップ毎に切断分離して得た半導体素
子を組立工程において、マウントしてから樹脂封止して
製品を完成するまで、それぞれの製造工程に専用の製造
装置を用いていた。この場合、工程が複数に分かれてい
るために、製造時間が長くなり、また設備コストが高く
なるという問題があった。さらに、各工程で熱処理を行
う場合が多いので熱履歴が加わるために、マウント剤か
らの低分子樹脂成分が発生し、半導体素子表面やリード
フレーム表面を汚染し、ワイヤボンディング工程のワイ
ヤ接合部の接合性が劣化したり、モールド樹脂と半導体
素子との密着性が劣化し、後の耐リフロー性が低下する
問題もあった。また、今後のＩ／Ｏリードの多ピン化が
進み、接続の微細化が進むとワイヤ接合では難しく、現
状では１２０ピンが限界といわれている。本発明は、こ
のような事情によりなされたものであって、従来は、複
数の工程で製造していた半導体装置をより少ない工程で
行うことにより製造時間の大幅短縮及び製造設備の削減
が計れ、またリードフレームや半導体素子の汚染を減ら
すことにより信頼性が向上した樹脂封止型半導体装置及
びその製造方法を提供することを目的にしている。
【０００５】
【課題を解決するための手段】本発明は、樹脂封止型半
導体装置の外部引出電極体が樹脂封止体の中で突起状電
極を介して半導体素子の外部電極に重ねられ加圧されて
電気的接続されていることに特徴がある。また、樹脂封
止体中において半導体素子の外部電極又は外部引出電極
体に突起状電極を形成しておき、外部引出電極体と突起
状電極を半導体素子主面の外部電極に重ねて加圧しなが
ら樹脂封止を行い、外部引出電極体と外部電極との電気
的接続を行うことに特徴がある。即ち、本発明の樹脂封
止型半導体装置は、主面に複数の外部電極が形成された
半導体素子と、前記外部電極に対向配置される複数の外
部引出電極体と、前記外部電極と前記外部引出電極体と
の間に介在され且ついづれか一方に形成された突起状電
極と、前記複数の外部引出電極体の一部、前記突起状電
極及び前記半導体素子を樹脂封止する樹脂封止体とを備
え、前記複数の外部引出電極体の先端は、前記突起電極
を介して前記半導体素子主面に重ね合わされて加圧さ
れ、この加圧された状態でこの外部引出電極体と前記外
部電極とは電気的接続が維持され且つ樹脂封止されてい
ることを特徴とする。前記外部引出体は、外部引出電極
体又は前記半導体素子が取付けられる回路基板に形成さ
れた導電層であるようにしても良い。前記半導体素子の
裏面には低弾性ゴム層が形成されているようにしても良
い。前記半導体素子の主面上に配置され、前記外部引出
電極体、突起状電極及び前記外部電極を圧接する樹脂板
を備えているようにしても良い。前記半導体素子の裏面
又はこの裏面に形成された前記低弾性ゴム層上に配置さ
れた樹脂板を備えてようにしても良い。
【０００６】前記突起状電極は、Ａｕ又は低融点はんだ
からなるようにしても良い。前記樹脂板と前記樹脂封止
体とは同じ材料からなるようにしても良い。また、本発
明の樹脂封止型半導体装置の製造方法は、半導体素子主
面の外部電極又は外部引出電極体の先端に突起状電極を
形成する工程と、前記半導体素子を所定の位置に配置す
る工程と、前記外部引出電極体と前記半導体素子とを位
置整合させ、前記外部引出電極体と前記突起状電極とを
前記外部電極に重ねて加圧する工程と、前記外部引出電
極体と前記突起状電極とを前記外部電極に重ねて加圧し
た状態で、前記半導体素子、前記外部引出電極体の少な
くとも一部及び前記突起状電極を樹脂封止する工程とを
備えていることを第１の特徴とする。また、硬化した第
１の樹脂板を樹脂金型の下型の上に位置決めして載置
し、その上にさらに低弾性ゴム層及びその上の半導体素
子を順次位置決めして載置する工程と、硬化した第２の
樹脂板を前記樹脂金型の上型の内表面の所定の位置に載
置し保持する工程と、前記半導体素子主面の外部電極又
は外部引出電極体に形成した突起状電極を介して前記外
部引出電極体を前記半導体素子の外部電極に重ねる工程
と、前記第２の樹脂板が前記半導体素子と前記外部引出
電極体とを加圧するように前記上型を前記下型に合わせ
て前記樹脂金型を閉じる工程と、封止樹脂を閉じられた
前記樹脂金型に流し込んで前記外部引出電極体の一部、
前記半導体素子及び低弾性ゴム層を樹脂封止して封止樹
脂を硬化し前記外部引出電極体と前記外部電極とを電気
的に接続する工程とを備えていることを第２の特徴とす
る。
【０００７】さらに、硬化した第１の樹脂板を樹脂金型
の下型の上に位置決めして載置し、その上にさらに低弾
性ゴム層及びその上の半導体素子を順次位置決めして載
置する工程と、硬化した第２の樹脂板を前記樹脂金型の
上型の内表面の所定の位置に載置し保持する工程と、外
部引出電極体に形成した低融点半田からなる突起状電極
を介して前記外部引出電極体を前記半導体素子の外部電
極に重ねる工程と、前記第２の樹脂板が前記半導体素子
と前記外部引出電極体とを加圧するように前記上型を前
記下型に合わせて前記樹脂金型を閉じる工程と、流動す
る封止樹脂を閉じられた前記樹脂金型に流し込んで前記
外部引出電極体の一部、前記半導体素子及び低弾性ゴム
層を樹脂封止して封止樹脂を硬化し前記外部引出電極体
及び前記外部電極とを電気的に接続する工程とを備え、
前記樹脂封止時の熱によって前記突起状電極と前記外部
電極とを接合することを第３の特徴とする。
【０００８】
【作用】外部引出電極体が樹脂封止体中で突起状電極を
介して半導体素子の外部電極に重ねられ加圧されて電気
的接続がなされることにより、外部引出電極体と半導体
素子の外部電極との安定した電気的接続が可能になる。
また、樹脂封止体中において半導体素子の外部電極又は
外部引出電極体先端に突起状電極を形成しておき、外部
引出電極体と突起状電極を半導体素子主面の外部電極に
重ねて加圧しながら樹脂封止を行い外部引出電極体と外
部電極との電気的接続を行うことにより、１工程で従来
のマウント工程、ワイヤボンディング工程、さらにはリ
ードフォーミング工程などを行うことができる。また、
樹脂封止時に低弾性ゴムで半導体素子に常時押し付ける
応力を残すことによって接触のみの電気的接続力を向上
させ、かつ、熱履歴を１回に抑えることができるので、
有機樹脂脂肪分からの汚染物質を減らし、半導体素子と
封止樹脂との密着性が向上し耐リフロークラック性が良
好になる。樹脂板は、外部引出電極体、半導体素子、低
弾性ゴム層を樹脂封止体に確実に密閉することを可能に
することができる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図４を用いて第１の実施例を説明
する。図１は、樹脂封止型半導体装置の断面図、図２乃
至図４は、この樹脂封止型半導体装置の製造工程断面図
である。第１の実施例では、例えば、ＤＩＰ（Dual Inl
ine Package)型の半導体装置について説明する。半導体
素子（チップ）１の主面には、その周辺部分にＡｌから
なる外部電極（ボンディングパッド）５が形成されてい
る。半導体素子１の裏面には低弾性材料、例えば、シリ
コーン系低弾性ゴム層１１が当接されている。外部電極
５の上にはＡｕのような柔らかく酸化し難い金属からな
る突起状電極１０が載置されており、その上にリードフ
レーム２のインナーリード部（外部引出電極体）６先端
が接触されている。この突起状電極１０は、予め外部電
極５に接合されているかもしくはインナーリード部６の
先端に接合されており、組み立て時に位置整合して接触
状態を保つようになっている。この半導体素子１、イン
ナーリード部６先端、突起状電極１０及びシリコーン系
低弾性ゴム層１１は上下に配置された１対の硬化した樹
脂板１２、１２によって圧接されており、更に、例え
ば、この樹脂板１２、１２と同じ材料の樹脂封止体８に
よって樹脂封止されている。
【００１０】樹脂封止体８は、樹脂板１２、１２を固定
し圧接を維持することができる。低弾性ゴム層１１は、
半導体素子１を常時圧接する応力を有しており、この応
力によって、インナーリード部６と半導体素子１の外部
電極５とは突起状電極１０を介して確実に電気的接続が
可能になる。次に、図２乃至図４の製造工程断面図を参
照して前記樹脂封止型半導体装置の製造工程を説明す
る。図２に示すように、この樹脂封止型半導体装置は、
樹脂金型１３で組立てが行われる。樹脂金型１３は、下
型１５及び上型１６からなり、下型１５の所定の位置に
硬化したエポキシ樹脂などの樹脂板１２をセットし、下
型１５に形成した真空チャック１７によって固定されて
いる。上型１６も所定の位置に硬化したエポキシ樹脂な
どの樹脂板１２を、例えば、上型１６に形成した真空チ
ャック１８を用いて真空吸着により保持する。さらに、
下型１５の樹脂板１２の上には、低弾性材料、例えば、
シリコーン系低弾性ゴム層１１を載置し、このシリコー
ン系低弾性ゴム層１１の上に半導体素子１を載置する。
半導体素子１、シリコーン系低弾性ゴム層１１及び樹脂
板１２の大きさはほぼ同じ大きさになっている。
【００１１】半導体素子１の裏面は、シリコーン系低弾
性ゴム層１１に接しているが、半導体素子１の主面に
は、半導体素子１に形成されている集積回路などの内部
回路に電気的に接続されているＡｌなどからなる外部電
極（ボンディングパッド）５が形成されており、この上
にＡｕ球などの突起状電極１０が接合されている。この
様に半導体素子１が配置された下型１５にリードフレー
ム２を配置し、リードフレーム２のインナーリード部６
の先端を突起状電極１０に当接するように位置決めを行
う（図２）。リードフレーム２を下型１５に搭載してか
ら、硬化した樹脂板１２を保持した状態で上型１６を下
型１５に嵌合することによって、上型１６が吸着保持し
ていた樹脂板１２を半導体素子１の上及びリードフレー
ム２に押し付ける。リードフレーム２のインナーリード
部６の先端は上型１６の樹脂板１２に強く押し付けられ
て突起状電極１０との電気的接続状態が確実に維持され
る。上型１６が下型１５に嵌合されると両者によって形
成される空間（キャビティ）には樹脂板１２、１２に挟
まれた半導体素子１が位置整合されて配置される。下型
１５と上型１６とを合わせて樹脂金型１３を閉じると、
この低弾性材料のシリコーン系低弾性ゴム層１１は、圧
縮されて応力を蓄える。この実施例では、少なくとも５
０μｍは圧縮するようにする。一方、このキャビティに
は外部から封止樹脂が流し込まれるゲート部１４が形成
されている（図３）。
【００１２】次に、キャビティ内に流動状態の封止樹脂
をゲート部１４から流し込む。流れ込んだ封止樹脂は半
導体素子１の両側や樹脂板１２、１２間の隙間に充填さ
れ、硬化してインナーリード部６と突起状電極１０との
電気的接続を確実にし、かつその状態を維持する（図
４）。ついで樹脂金型１３から樹脂封止した半導体素子
１を取り出し、樹脂封止体８の周囲に露出しているリー
ドフレーム２の不要部を取り除き、アウターリード部９
を回路基板（図示せず）に取付け易いように成形して製
品を完成させる。この方法によれば、ボンディング工程
とモールド工程を一体化できるので、製造工程が簡略化
されてコスト低減や時間短縮が可能になる。また、パッ
ケージを構成する樹脂封止体及び樹脂板を同じ材料にし
ているので、パッケージとしての一体性が良く気密性が
高くなる。
【００１３】次に、図５を参照して第２の実施例を説明
する。図は、半導体素子が装填された樹脂金型の断面図
である。この樹脂封止型半導体装置は、第１の実施例と
同じ構造であるが、形成される樹脂金型の構造が異な
り、この実施例では、リードフォーミング部を備えてい
る。樹脂金型１３は、下型１５及び上型１６からなり、
下型１５の所定の位置に硬化したエポキシ樹脂などの樹
脂板１２をセットし、下型１５に形成した真空チャック
１７によって固定している。上型１６も所定の位置に硬
化したエポキシ樹脂などの樹脂板１２を上型１６に形成
した真空チャック１８を用いて真空吸着により保持す
る。下型１５の樹脂板１２の上には、シリコーン系低弾
性ゴム層１１及び半導体素子１を順次載置する。半導体
素子１、シリコーン系低弾性ゴム層１１及び樹脂板１２
の大きさはほぼ同じ大きさになっている。半導体素子１
の主面には、半導体素子１に形成されている集積回路な
どの内部回路に電気的に接続されているＡｌなどからな
る外部電極５が形成されており、この上にＡｕ球などの
突起状電極１０が接合されている。この様に半導体素子
１が配置された下型１５にリードフレーム２を配置しリ
ードフレーム２のインナーリード部６の先端を突起状電
極１０に当接するように位置決めを行う。
【００１４】また、インナーリード部６に連続的に接続
され、樹脂封止体から露出しているアウターリード部９
は樹脂金型１３のリードフォーミング部１９に装着され
る。リードフレーム２を下型１５に搭載してから、硬化
した樹脂板１２を保持した状態で上型１６を下型１５に
嵌合することによって、上型１６が吸着保持していた樹
脂板１２を半導体素子１の上及びリードフレーム２に押
し付ける。リードフレーム２のインナーリード部６の先
端は、上型１６の樹脂板１２に強く押し付けられて突起
状電極１０との電気的接続状態が確実に維持される。リ
ードフォーミング部１９ではフレーム上型１６と下型１
５とが合わさった部分に段部が形成されており、この段
部でアウターリード部９が回路基板に取付け易い形状に
成形される。上型１６が下型１５に嵌合されると、両者
によって形成される空間（キャビティ）には樹脂板１
２、１２に挟まれた半導体素子１が位置整合されて配置
される。下型１５と上型１６とを合わせて樹脂金型１３
を閉じると、シリコーン系低弾性ゴム層１１は、圧縮さ
れて応力を蓄える。次に、キャビティに流動状態の封止
樹脂をゲート部１４から流し込む。流れ込んだ封止樹脂
は、半導体素子１の両側や樹脂板１２、１２間の隙間に
充填され、硬化してインナーリード部６と突起状電極１
０との電気的接続を確実にし、かつその状態を維持す
る。
【００１５】次に、樹脂金型１３から樹脂封止した半導
体素子１を取り出し、樹脂封止体８の周囲に露出してい
るリードフレーム２のアウターリード部以外の不要部分
を取り除いて製品を完成させる。この方法によれば、ボ
ンディング工程、モールド工程及びリードフォーミング
工程を一体化できるので、製造工程がさらに簡略化され
てコスト低減や時間短縮が可能になる。
【００１６】次に、図６乃至図８を参照して第３の実施
例を説明する。図６は、樹脂封止型半導体装置の斜視
図、図７は、図６のＡ−Ａ′線に沿う部分の断面図、図
８は、この半導体装置を形成する樹脂金型の断面図であ
る。図６及び図７に示すように半導体素子１の主面に
は、その周辺部分にＡｌなどの外部電極５が形成されて
いる。外部電極５の上にはＡｕのような柔らかく酸化し
難い金属からなる突起状電極１０が載置されており、そ
の上にリードフレーム２のインナーリード部６先端が接
触されている。この突起状電極１０は、予め外部電極５
に接合されているかもしくはインナーリード部６の先端
に接合されており、組み立て時に位置整合して接触状態
を保つようになっている。この半導体素子１、インナー
リード部６先端及び突起状電極１０は、エポキシ樹脂な
どからなる樹脂封止体８によって被覆されているが、半
導体素子１の裏面は樹脂封止体８から露出している。主
面側の樹脂封止体８には溝８１が形成されていてインナ
ーリード部６の先端の一部が露出している。インナーリ
ード部６の先端は突起状電極１０に加圧されて電気的接
続がなされていていて、樹脂封止体８がその状態を維持
している。インナーリード部６が樹脂封止体８に十分接
触し、保持されるために、その先端部分を半導体素子１
の中心方向に長く延在させることができる。
【００１７】図８は、この半導体装置を作るための樹脂
金型の断面図である。樹脂金型１３には、下型１５の所
定の位置に半導体素子１をセットし、下型１５に形成し
た真空チャック１７によってこの半導体素子１は固定さ
れている。上型１６にはインナーリード部６の先端部分
が接触する部分に下型１５の方向に向いた突起部２０が
形成されている。半導体素子１の主面には、半導体素子
１に形成されている集積回路などの内部回路に電気的に
接続されているＡｌなどの外部電極５が形成されてお
り、この上にＡｕ球などの突起状電極１０が接合されて
いる。このように半導体素子１が配置された下型１５に
リードフレーム２を配置しリードフレーム２のインナー
リード部６の先端を突起状電極１０に当接するように位
置決めを行う。リードフレーム２を下型１５に搭載して
から、上型１６を下型１５に嵌合することによって、上
型１６の突起部２０は、半導体素子１の主面の外部電極
５及び突起状電極１０を圧接する。リードフレーム２の
インナーリード部６の先端は上型１６の突起部２０に強
く押し付けられて突起状電極１０との電気的接続状態が
確実に維持される。上型１６が下型１５に嵌合される
と、両者によって形成されるキャビティには半導体素子
１が位置整合されて配置される。次に、キャビティに流
動状態の封止樹脂をゲート部１４から流し込む。
【００１８】流れ込んだ封止樹脂は、キャビティの隙間
に充填され、硬化してインナーリード部６と突起状電極
１０との電気的接続を確実にし、かつその状態を維持す
る。次に、樹脂金型１３から樹脂封止した半導体素子１
を取り出し樹脂封止体８の周囲に露出しているリードフ
レーム２のアウターリード部の不要部分を取り除き、リ
ードフォーミングを行って製品を完成させる。この方法
によれば、ボンディング工程及びモールド工程を一体化
できるので、製造工程が簡略化されてコスト低減や時間
短縮が可能になる。
【００１９】次に、図９及び図１０を参照して第４の実
施例を説明する。図９は、この半導体装置を形成する樹
脂金型の断面図、図１０は、樹脂封止型半導体装置の斜
視図である。半導体素子１主面のＡｌなどの外部電極５
の上に載置されたＡｕなどの突起状電極１０の上にリー
ドフレーム２のインナーリード部６先端を重ねる。この
突起状電極１０は、予め外部電極５かインナーリード部
６の先端に接合されており、組み立て時に位置整合して
接触状態を保つようになっている。この半導体素子１及
び突起状電極１０は、エポキシ樹脂などの樹脂封止体８
によって被覆されているが、半導体素子１の裏面、イン
ナーリード部６及びアウターリード部９は、樹脂封止体
８から露出している。インナーリード部６の先端は突起
状電極１０に加圧されて電気的接続がなされていてい
て、樹脂封止体８がその状態を維持している。この樹脂
封止型半導体装置を形成する樹脂金型１３には、所定の
位置に半導体素子１がセットされる下型１５を有し、真
空チャック１７によってこの半導体素子１は固定されて
いる。上型１６を下型１５に嵌合することによって、上
型１６が半導体素子１の主面の外部電極５及び突起状電
極１０を圧接する。インナーリード部６の先端は、上型
１６に強く押し付けられて突起状電極１０との電気的接
続状態が確実に維持される。
【００２０】上型１６と下型１５とによって形成される
キャビティに流動状態の封止樹脂をゲート部１４から流
し込む。流れ込んだ封止樹脂は、キャビティの隙間に充
填され、硬化してインナーリード部６と突起状電極１０
との電気的接続を確実にし、かつその状態を維持する。
次に、樹脂金型１３から樹脂封止した半導体素子１を取
り出し、樹脂封止体８の周囲に露出しているリードフレ
ーム２のアウターリード部の不要部分を取り除き、リー
ドフォーミングを行って製品を完成させる。この方法に
よれば、ボンディング工程及びモールド工程を一体化で
きるので、製造工程が簡略化されてコスト低減や時間短
縮が可能になる。
【００２１】次に、図１１乃至図１３を参照して第５の
実施例を説明する。図１１は、樹脂封止型半導体装置内
部の半導体素子を示す透視平面図、図１２は、図１１に
示すＡ−Ａ′線に沿う部分の断面図、図１３は、この半
導体装置を形成する樹脂金型の断面図である。前述の第
１〜第４の実施例では外部回路に半導体素子を電気的接
続する手段にリードフレームを利用したが、半導体素子
を回路基板に取付ける前記手段は、リードフレームの利
用に限らず、メモリカードに用いられるような突起状電
極を直接回路基板に取付ける手段もある。この実施例で
は、この突起状電極を取付け手段としている。半導体素
子１は、回路基板２２に搭載されている。回路基板２２
には、外部引出電極体として第１の主面に導電層２５、
第２の主面（裏面）に導電層２６が形成されている。導
電層２５には、半導体素子１のＡｌなどの突起状電極２
１が接続されるようになっており、導電層２６には、回
路基板２２の外部回路に接続するＡｌなどの突起状電極
２３が固着されている。導電層２５は、回路基板２２の
貫通孔２４を介して導電層２６と接続されている。半導
体素子１の突起状電極２１は、主面に形成されたＡｌな
どの外部電極５に接続されている。半導体素子１の裏面
上にシリコーン系低弾性ゴム層１１が載置され、この上
に硬化された樹脂板１２が載置されている。この回路基
板２２の上に半導体素子１を被覆する樹脂封止体８が形
成される。
【００２２】この樹脂封止型半導体装置は、図１３の樹
脂金型によって樹脂封止される。樹脂金型１３は、下型
１５及び上型１６からなり、下型１５の所定の位置に突
起状電極２３を下にした回路基板２２をセットする。上
型１６は、所定の位置に硬化したエポキシ樹脂などの樹
脂板１２をこの上型１６に形成した真空チャック１８を
用いて真空吸着により保持する。樹脂板１２の上には、
シリコーン系低弾性ゴム層１１を予め接続しておく。回
路基板２２の所定の位置に半導体素子１を載置し、半導
体素子１の上に前記シリコーン系低弾性ゴム層１１を位
置決めして載置する。半導体素子１、シリコーン系低弾
性ゴム層１１及び樹脂板１２の大きさはほぼ同じ大きさ
になっている。上型１６を下型１５に嵌合することによ
って、上型１６が吸着保持していた樹脂板１２及びシリ
コーン系低弾性ゴム層１１を半導体素子１の上に押し付
ける。突起状電極２１は、下型１５の回路基板２２に強
く加圧されて導電層２５との電気的接続状態が確実に維
持される。下型１５と上型１６とを合わせて樹脂金型１
３を閉じると、シリコーン系低弾性ゴム層１１は、圧縮
されて応力を蓄える。この実施例では、少なくとも５０
μｍは圧縮するようにする。そして、樹脂金型１３の内
部空間（キャビティ）に流動状態の封止樹脂をゲート部
１４から流し込む。
【００２３】流れ込んだ封止樹脂は、半導体素子１及び
回路基板２２の間などに充填され、硬化して突起状電極
２１と導電層２５との電気的接続を確実にし、かつその
状態を維持する。ついで樹脂金型１３から樹脂封止した
半導体素子１を取り出し、樹脂封止体８の周囲に露出し
ているリードフレーム２の不要部を取り除き、アウター
リード部９を回路基板（図示せず）に取付け易いように
成形して製品を完成させる。この方法によれば、ボンデ
ィング工程とモールド工程を一体化できるので、製造工
程が簡略化されてコスト低減や時間短縮が可能になる。
また、パッケージを構成する樹脂封止体及び樹脂板を同
じ材料にしているので、パッケージとしての一体性が良
く気密性が高くなる。
【００２４】次に、図１４及び図１５を参照して第６の
実施例を説明する。図１４は、半導体素子とリードフレ
ームとの接続を説明する半導体素子の断面図、図１５
は、半導体素子の外部電極の構造を説明する半導体素子
の断面図である。前述の実施例（第１乃至第５の実施
例）では、突起状電極にＡｕのような柔らかく酸化し難
い金属材料を用いていたが、この実施例では、融点が１
８０℃程度のＳｎ−Ｐｂ系や融点が１２０℃程度のＳｎ
−Ｐｂ−Ｂｉ系の低融点半田を用いる。この実施例では
樹脂金型で硬化される熱を利用してインナーリード部に
接続されている突起状電極を半導体素子の外部電極に接
続することに特徴がある。この実施例の発明は、前述の
実施例（第１乃至第５の実施例）にも適用することがで
きる。図１４に示すように、リードフレームのインナー
リード部６の先端には突起状電極１０が形成されてい
る。この突起状電極１０に半導体素子１の外部電極５が
接触し、熱溶融されて両者が接合される。通常半導体素
子の外部電極、いわゆるボンディングパッドには、Ａｌ
膜が用いられているが、低融点半田にＡｌを接続させる
と接合部が断線したり高抵抗になったりするのでＡｌ膜
にバリヤメタルを介在させている。図１４に示す突起状
電極１０の低融点半田はＳｎ−Ｐｂ−Ｂｉ系が用いられ
る。半導体素子１の主面に形成された外部電極５は、Ａ
ｌ膜５０が形成された直下にＮｉなどのバリアメタル層
５１が形成される。
【００２５】バリアメタル層５１の材料は、Ｎｉ、Ｔ
ｉ、Ｃｒのいづれの膜か、これらの中から選択される金
属層の複合膜から選ばれる。この外部電極には、この他
にも図１５に示す構造のものも使用される。この構造
は、半導体素子１主面のＡｌ膜５０の表面をＮｉ、Ｔ
ｉ、Ｃｒなどのメッキ層５２で被覆するように構成され
ている。例えば、図４に示すような樹脂金型に流動状態
のエポキシ樹脂などの封止樹脂を充填してから、この樹
脂を硬化する。このときの硬化温度は、１９０℃程度で
ある。したがって、突起状電極１０の融点（約１２０
℃）より高いので、突起状電極１０は、硬化中に溶融し
て外部電極５と接合される。この方法によれば、ボンデ
ィング工程とモールド工程を一体化できるので、製造工
程が簡略化されてコスト低減や時間短縮が可能になる。
また、インナーリード部に接合されていた突起状電極が
外部電極に接合されるので、インナーリード部の接合力
が向上する。
【００２６】次に、図１６を参照して第７の実施例を説
明する。樹脂金型１３には、下型１５の所定の位置に硬
化したエポキシ樹脂などの樹脂板１２がセットされてい
て下型１５に形成した真空チャック１７によって固定さ
れている。その上型１６には所定の位置に先端が下方に
折り曲げられたリードフレームのインナーリード部６が
上型１６に形成した真空チャック１８によって真空吸着
により保持されている。下型１５の樹脂板１２の上には
シリコーン系低弾性ゴム層１１を載置し、この低弾性ゴ
ム層１１の上に半導体素子１を載置する。半導体素子１
の裏面は、低弾性ゴム層１１に接しているが、半導体素
子１の主面には、Ａｌなどのボンディングパッド５が形
成されており、この上にＡｕ球などの突起状電極１０が
接合されている。この様に半導体素子１が配置された下
型１５に上型１６によって保持されたリードフレーム２
を配置し、リードフレーム２のインナーリード部６の先
端を突起状電極１０に当接するように位置決めする。こ
の先端部分は、下方に折り曲げられているので突起状電
極１０に当接したときに、上型１６の圧接力によって突
起状電極１０を強く押し付けるので、樹脂封止時の間こ
の接触状態を維持できる。下型１５と上型１６とを合わ
せて樹脂金型１３を閉じると、この低弾性ゴム層１１は
圧縮されて応力を蓄える。
【００２７】次に、キャビティ内に流動状態の封止樹脂
をゲート部１４から流し込む。流れ込んだ封止樹脂は、
半導体素子１の両側や樹脂板１２とインナーリード部間
の隙間に充填され、硬化してインナーリード部６と突起
状電極１０との電気的接続を確実にし、かつ、その状態
を維持する。次に、樹脂金型１３から樹脂封止した半導
体素子１を取り出し、樹脂封止体８の周囲に露出してい
るリードフレーム２の不要部を取り除き、そのアウター
リード部を回路基板（図示せず）に取付け易いように成
形して製品を完成させる。この方法によれば、ボンディ
ング工程とモールド工程を一体化できるので、製造工程
が簡略化されてコスト低減や時間短縮が可能になる。以
上の実施例で使用される樹脂板は、上下１対にして用い
る必要はなく、上下いづれか一方を用いるだけでも良
い。また、低弾性ゴム層を用いる場合は、その下に樹脂
板を用いると樹脂封止体の密閉性を含む安定性が向上す
る。本発明に用いる樹脂封止体及び樹脂板は、エポキシ
樹脂、ポリイミド樹脂シリコーン樹脂などからなり、両
者は、材料が同じでも異なっていても良い。
【００２８】
【発明の効果】リードが樹脂封止体中で突起状電極を介
して半導体素子の外部電極に重ねられ加圧されて電気的
接続がなされることにより、リードと半導体素子の外部
電極との安定した電気的接続が可能になる。また、樹脂
封止体中において半導体素子の外部電極又はリード先端
に突起状電極を形成しておき、リードと突起状電極を半
導体素子主面の外部電極に重ねて加圧しながら樹脂封止
を行いリードと外部電極との電気的接続を行うことによ
り、１工程で従来のマウント工程、ワイヤボンディング
工程、さらにはリードフォーミング工程などを行うこと
ができる。また、樹脂封止時に低弾性ゴムで半導体素子
に常時押し付ける応力を残すことによって接触のみの電
気的接続力を向上させ、かつ、熱履歴を１回に抑えるこ
とができるので、有機樹脂脂肪分からの汚染物質を減ら
し、半導体素子と封止樹脂との密着性が向上し耐リフロ
ークラック性が良好になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の樹脂封止型半導体装置
の断面図。
【図２】第１の実施例の樹脂封止型半導体装置の製造方
法の製造工程断面図。
【図３】第１の実施例の樹脂封止型半導体装置の製造方
法の製造工程断面図。
【図４】第１の実施例の樹脂封止型半導体装置の製造方
法の製造工程断面図。
【図５】第２の実施例の樹脂封止型半導体装置の製造に
用いる樹脂金型の断面図。
【図６】第３の実施例の樹脂封止型半導体装置の斜視
図。
【図７】図６のＡ−Ａ′線に沿う部分の断面図。
【図８】図６の樹脂封止型半導体装置の製造に用いる樹
脂金型の断面図。
【図９】第４の実施例の樹脂封止型半導体装置の製造に
用いる樹脂金型の断面図。
【図１０】第４の実施例の樹脂封止型半導体装置の斜視
図。
【図１１】第５の実施例の樹脂封止型半導体装置内部の
半導体素子を示す透視平面図。
【図１２】第５の実施例の樹脂封止型半導体装置の断面
図（図１１のＡ−Ａ′部）。
【図１３】第５の実施例の樹脂封止型半導体装置の製造
に用いる樹脂金型の断面図。
【図１４】第６の実施例の半導体素子の断面図。
【図１５】第６の実施例の半導体素子の断面図。
【図１６】第７の実施例の樹脂封止型半導体装置の製造
に用いる樹脂金型の断面図。
【図１７】従来の樹脂封止型半導体装置の断面図。
【符号の説明】
１・・・半導体素子、 ２・・・リードフレーム、３
・・・ダイパッド部、 ４・・・接着剤、 ５・・
・外部電極、６・・・インナーリード部、 ７・・・
ボンディングワイヤ、８・・・樹脂封止体、 ９・・
・アウターリード部、１０、２１、２３・・・突起状電
極、１１・・・シリコーン系低弾性ゴム層、 １２・
・・硬化された樹脂板、１３・・・樹脂金型、 １４
・・・ゲート部、 １５・・・下型、１６・・・上
型、 １７、１８・・・真空チャック、１９・・・リ
ードフォーミング部、 ２０・・・上型の突起部、２
４・・・貫通孔、 ２５、２６・・・導電層、 ５
０・・・Ａｌ膜、５１・・・バリアメタル層、 ５２
・・・メッキ層、８１・・・樹脂封止体の溝

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主面に複数の外部電極が形成された半導
    体素子と、 前記外部電極に対向配置される複数の外部引出電極体
    と、 前記外部電極と前記外部引出電極体との間に介在され、
    且ついづれか一方に形成された突起状電極と、 前記複数の外部引出電極体の一部、前記突起状電極及び
    前記半導体素子を樹脂封止する樹脂封止体とを備え、 前記複数の外部引出電極体は、前記突起電極を介して前
    記半導体素子主面に重ね合わされて加圧され、この加圧
    された状態でこの外部引出電極体と前記外部電極とは電
    気的接続が維持され且つ樹脂封止されていることを特徴
    とする樹脂封止型半導体装置。
  2. 【請求項２】 前記外部引出電極体がリード又は前記半
    導体素子が取り付けられる回路基板に形成された導電層
    であることを特徴とする請求項１に記載の樹脂封止型装
    置。
  3. 【請求項３】 前記半導体素子の裏面には低弾性ゴム層
    が形成されていることを特徴とする請求項１又は請求項
    ２に記載の樹脂封止型半導体装置。
  4. 【請求項４】 前記半導体素子の主面上に配置され、前
    記外部引出電極体、突起状電極及び前記外部電極を圧接
    する樹脂板を備えていることを特徴とする請求項１乃至
    請求項３のいづれかに記載の樹脂封止型半導体装置。
  5. 【請求項５】 前記半導体素子の裏面又はこの裏面に形
    成された前記低弾性ゴム層上に配置された樹脂板を備え
    ていることを特徴とする請求項１乃至請求項４のいづれ
    かに記載の樹脂封止型半導体装置。
  6. 【請求項６】 前記突起状電極は、Ａｕ又は低融点はん
    だからなることを特徴とする請求項１乃至請求項５のい
    づれかに記載の樹脂封止型半導体装置。
  7. 【請求項７】 前記樹脂板と前記樹脂封止体とは同じ材
    料からなることを特徴とする請求項４又は請求項５のい
    づれかに記載の樹脂封止型半導体装置。
  8. 【請求項８】 半導体素子主面の外部電極又は外部引出
    電極体の先端に突起状電極を形成する工程と、 前記半導体素子を所定の位置に配置する工程と、 前記外部引出電極体と前記半導体素子とを位置整合さ
    せ、前記外部引出電極体と前記突起状電極とを前記外部
    電極に重ねて加圧する工程と、 前記外部引出電極体と前記突起状電極とを前記外部電極
    に重ねて加圧した状態で、前記半導体素子、前記外部引
    出電極体の少なくとも一部及び前記突起状電極を樹脂封
    止する工程とを備えていることを特徴とする樹脂封止型
    半導体装置の製造方法。
  9. 【請求項９】 硬化した第１の樹脂板を樹脂金型の下型
    の上に位置決めして載置し、その上にさらに低弾性ゴム
    層及びその上の半導体素子を順次位置決めして載置する
    工程と、 硬化した第２の樹脂板を前記樹脂金型の上型の内表面の
    所定の位置に載置し保持する工程と、 前記半導体素子主面の外部電極又は外部引出電極体に形
    成した突起状電極を介して前記外部引出電極体を前記半
    導体素子の外部電極に重ねる工程と、 前記第２の樹脂板が前記半導体素子と前記外部引出電極
    体とを加圧するように前記上型を前記下型に合わせて前
    記樹脂金型を閉じる工程と、 封止樹脂を閉じられた前記樹脂金型に流し込むことによ
    り前記外部引出電極体の一部、前記半導体素子及び低弾
    性ゴム層を樹脂封止して封止樹脂を硬化し前記外部引出
    電極体と前記外部電極とを電気的に接続する工程とを備
    えていることを特徴とする樹脂封止型半導体装置の製造
    方法。
  10. 【請求項１０】 硬化した第１の樹脂板を樹脂金型の下
    型の上に位置決めして載置し、その上にさらに低弾性ゴ
    ム層及びその上の半導体素子を順次位置決めして載置す
    る工程と、 硬化した第２の樹脂板を前記樹脂金型の上型の内表面の
    所定の位置に載置し保持する工程と、 外部引出電極体に形成した低融点半田からなる突起状電
    極を介して前記外部引出電極体を前記半導体素子の外部
    電極に重ねる工程と、 前記第２の樹脂板が前記半導体素子と前記外部引出電極
    体とを加圧するように前記上型を前記下型に合わせて前
    記樹脂金型を閉じる工程と、 流動する封止樹脂を閉じられた前記樹脂金型に流し込ん
    で前記外部引出電極体の一部、前記半導体素子及び低弾
    性ゴム層を樹脂封止して封止樹脂を硬化し前記外部引出
    電極体及び前記外部電極とを電気的に接続する工程とを
    備え、 前記樹脂封止時の熱によって前記突起状電極と前記外部
    電極とを接合することを特徴とする樹脂封止型半導体装
    置の製造方法。
JP7113997A 1995-04-15 1995-04-15 樹脂封止型半導体装置及びその製造方法 Pending JPH08288324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7113997A JPH08288324A (ja) 1995-04-15 1995-04-15 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7113997A JPH08288324A (ja) 1995-04-15 1995-04-15 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08288324A true JPH08288324A (ja) 1996-11-01

Family

ID=14626480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7113997A Pending JPH08288324A (ja) 1995-04-15 1995-04-15 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08288324A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121604A (ja) * 2003-10-20 2005-05-12 Akutowan:Kk Ｉｃ検査用配線基板とその製造法
WO2008088291A1 (en) * 2007-01-16 2008-07-24 Infineon Technologies Ag Method of semiconductor packaging and/or a semiconductor package
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005121604A (ja) * 2003-10-20 2005-05-12 Akutowan:Kk Ｉｃ検査用配線基板とその製造法
JP4542763B2 (ja) * 2003-10-20 2010-09-15 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド Ｉｃ検査用配線基板とその製造法
WO2008088291A1 (en) * 2007-01-16 2008-07-24 Infineon Technologies Ag Method of semiconductor packaging and/or a semiconductor package
US7939381B2 (en) 2007-01-16 2011-05-10 Infineon Technologies Ag Method of semiconductor packaging and/or a semiconductor package
DE112007003268B4 (de) * 2007-01-16 2015-09-17 Infineon Technologies Ag Verfahren zum Halbleiterpacken und/oder Halbleiterpackung
JP2012227438A (ja) * 2011-04-21 2012-11-15 Panasonic Corp 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
JP3423897B2 (ja) 半導体装置の製造方法
JP2546192B2 (ja) フィルムキャリア半導体装置
JP3619773B2 (ja) 半導体装置の製造方法
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3604248B2 (ja) 半導体装置の製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JP5543084B2 (ja) 半導体装置の製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法
JP3682468B2 (ja) 半導体集積回路装置
JPH0964080A (ja) 半導体装置及びその製造方法
JP2002270627A (ja) 半導体装置の製造方法
JPH1092856A (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2005142452A (ja) 半導体装置及びその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
JPH08236560A (ja) 半導体集積回路装置およびその製造方法
JP3667323B2 (ja) 半導体装置の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
US7868433B2 (en) Low stress cavity package
JPH06349870A (ja) 半導体装置及びその製造方法
JPS59145534A (ja) 半導体デバイスの封止方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070329