JP4568440B2 - フリップチップ型半導体素子および半導体装置 - Google Patents

フリップチップ型半導体素子および半導体装置 Download PDF

Info

Publication number
JP4568440B2
JP4568440B2 JP2001020002A JP2001020002A JP4568440B2 JP 4568440 B2 JP4568440 B2 JP 4568440B2 JP 2001020002 A JP2001020002 A JP 2001020002A JP 2001020002 A JP2001020002 A JP 2001020002A JP 4568440 B2 JP4568440 B2 JP 4568440B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
chip type
type semiconductor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001020002A
Other languages
English (en)
Other versions
JP2002222831A5 (ja
JP2002222831A (ja
Inventor
実 一色
君男 山川
淳二 中西
智子 加藤
勝利 峰
恒雄 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Co Ltd filed Critical Dow Corning Toray Co Ltd
Priority to JP2001020002A priority Critical patent/JP4568440B2/ja
Publication of JP2002222831A publication Critical patent/JP2002222831A/ja
Publication of JP2002222831A5 publication Critical patent/JP2002222831A5/ja
Application granted granted Critical
Publication of JP4568440B2 publication Critical patent/JP4568440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はフリップチップ型半導体素子に関し、詳しくは、フェースダウンボンディング法により基板に実装して、優れた耐熱衝撃性を有する半導体装置を作成できるフリップチップ型半導体素子に関する。
【０００２】
【従来の技術】
フリップチップ型半導体素子表面のボンディングパッド上に形成されたハンダバンプにより、前記半導体素子を基板にフェースダウンボンディングして作成された半導体装置は、前記半導体素子の大型化に伴い、ヒートサイクルテストやヒートショックテスト等の信頼性試験において、ハンダクラック、ハンダバンプのルーズコンタクト、および接続抵抗の増加（導通不良）が生じるという問題があった。
【０００３】
このため、半導体素子表面のボンディングパッドと基板の回路配線を導電性シリコーンゴムによりフェースダウンボンディングした半導体装置が特開平１−２３２７３５号公報、および特開平４−９１４４８号公報等により提案されているが、このような半導体装置は接続信頼性が十分でないという問題があった。
【０００４】
【発明が解決しようとする課題】
本発明者らは、上記の課題を解決するために鋭意研究した結果、本発明に到達した。
すなわち、本発明の目的は、フェースダウンボンディング法により基板に実装して、優れた耐熱衝撃性を有する半導体装置を作成できるフリップチップ型半導体素子を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のフリップチップ型半導体素子は、半導体チップ表面のボンディングパッドに、該チップを基板にフェースダウンボンディングするための導体が導電性エラストマーにより接着されていることを特徴とする。
【０００６】
【発明の実施の形態】
本発明のフリップチップ型半導体素子を図面により詳細に説明する。
図１は本発明の一実施例である半導体素子の断面図を示す。また、図２は本発明の別の一実施例である半導体素子の断面図を示す。さらに、図３は本発明の一実施例である半導体素子の斜視図を示す。
【０００７】
図１において、本発明のフリップチップ型半導体素子は、基板にフェースダウンボンディングして半導体装置を作成するためのものであり、半導体チップ１の表面電極であるボンディングパッド２上に導電性エラストマー３により導体４が接着されていることを特徴とする。この半導体チップ１は、シリコン、ガリウム砒素、硫化カドミウム等の材質からなるものであり、一般にはシリコンからなるものである。
【０００８】
この半導体チップ１表面には、一般にパッシベーション膜が形成されており、また、ボンディングパッド（あるいはランド）２と呼ばれる表面電極が形成されている。このボンディングパッド２は、アルミニウム製ボンディングパッド、金製バンプ等からなるものである。このボンディングパッド２は、例えば、半導体チップの表面にアルミニウムを蒸着した後、エッチングすることにより形成することができる。
【０００９】
このボンディングパッド２には、本発明の半導体素子を基板にフェースダウンボンディングするための導体４（あるいは接続電極）が導電性エラストマー３により接着されている。この導体４は、金、銅、ニッケル、アルミニウム、ハンダ等の材質からなるものである。また、この導体４の形状は限定されず、図１においては円柱状であり、図２においては端部に円板を有する円柱状であるが、その他、角柱状、紡錘形柱状、らせん状、球状が例示される。この導体４としては、直径が１０〜５００μｍである金属線が好ましく、さらには、直径が２０〜２００μｍである金属線が好ましい。特に、この金属線としてはニッケル被覆銅線が好ましい。この導体４は、例えば、図２で示されるようにボンディングパッド２に直接接していてもよく、また、図１で示されるように導電性エラストマー３を介してボンディングパッド２に接していてもよい。
【００１０】
半導体チップ１表面のボンディングパッド２と導体４を接着する導電性エラストマー３は特に限定されず、導電性シリコーンエラストマー、導電性エポキシ樹脂エラストマーが例示され、特に導電性シリコーンエラストマーであることが好ましい。この導電性エラストマーとしては、導電性ゴム、導電性ゲルが例示され、これらの体積固有抵抗率は１×１０2Ω・cm以下であることが好ましく、特に、１×１０-2Ω・cm以下であることが好ましい。この導電性エラストマーの２５℃におけるヤング率は１０００kgf／cm2以下であることが好ましく、特に、４００kgf／cm2以下であることが好ましい。このような導電性エラストマーによれば、ボンディングパッドや導体への応力集中を緩和し、かつ低接続抵抗値を維持することができる。特に、この導電性エラストマーは、銀粉、金粉等の導電性フィラーを含有する自己接着性の付加反応硬化型導電性シリコーンエラストマー組成物の硬化物であることが好ましい。このような導電性シリコーンエラストマー組成物として、東レ・ダウコーニング・シリコーン株式会社製のＤＡ６５２４を用いることができる。
【００１１】
図４において、本発明のフリップチップ型半導体素子を基板にフェースダウンボンディングして実装した半導体装置の断面図を示した。図４において、半導体チップ１は、その表面のボンディングパッド２に導電性エラストマー３により接着した導体４を介して基板５上に形成された回路配線６の電極に電気的に接続されている。この基板５としては、ガラス基板、セラミック基板、金属複合基板、プラスチック基板が例示される。また、この基板５上に形成された回路配線６の電極と前記半導体チップ１の導体４を電気的に接続するために、図４においては導電性エラストマー７が用いられているが、ハンダを用いてもよい。回路配線の電極や導体への応力集中を緩和し、かつ低接続抵抗値を維持することができることから、導電性エラストマーを用いることが好ましい。この導電性エラストマーとしては前記と同様のものが例示され、特に、導電性シリコーンエラストマーが好ましい。
【００１２】
さらに、本発明のフリップチップ型半導体素子が実装された半導体装置において、前記の半導体素子を外的応力から保護して、信頼性試験において低接続抵抗を長期間維持するために、前記半導体素子を封止樹脂により封止することが好ましい。この封止樹脂としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、シリコーンエラストマー、ポリイミド樹脂が例示され、好ましくはシリコーン樹脂またはシリコーンエラストマーであり、特に好ましくはシリコーンエラストマーである。このシリコーンエラストマーとしては、シリコーンゴム、シリコーンゲルが例示され、特に、高純度で、自己接着性の付加反応硬化型シリコーンエラストマー組成物を硬化したものが好ましい。
【００１３】
本発明のフリップチップ型半導体素子が実装された半導体装置としては、動作原理の点からバイポーラ、ＭＯＳ、ＨＥＭＴ等が挙げられ、機能の点からロジックＩＣ、メモリＩＣ等が挙げられ、集積度の点から集積回路（ＩＣ）、混成ＩＣ、個別半導体（例えば、トランジスター、サイリスター）等が挙げられる。
【００１４】
【実施例】
本発明のフリップチップ型半導体素子を実施例により詳細に説明する。
【００１５】
［実施例１］
チップサイズが１４mm×１０mmであるシリコンチップ表面に形成したアルミニウム製ボンディングパッド上に銀粉末を含有する付加反応硬化型導電性シリコーンゴム組成物（東レ・ダウコーニングシリコーン株式会社製のＤＡ６５２４：硬化して得られるシリコーンゴムの体積固有抵抗率は１×１０-4Ω・cmであり、ヤング率は１００kgf／cm2である。）を塗布した後、直径が８０μｍであり、長さが４mmであるニッケルメッキ銅線を突き立て、１５０℃で１時間加熱することにより前記組成物を硬化させて、前記パッドとニッケルメッキ銅線を導電性シリコーンゴムにより接着した、図１で示されるフリップチップ型シリコン素子を作成した。
【００１６】
次に、基板上に形成された回路配線の電極に上記と同じ付加反応硬化型導電性シリコーンゴム組成物を塗布した後、上記シリコン素子に接着されたニッケルメッキ銅線を突き立て、１５０℃で１時間加熱することにより前記組成物を硬化させて、上記のシリコン素子をフェースダウンボンディング法により実装した、図４で示される半導体装置を作成した。
【００１７】
上記と同様にして作成した半導体装置３０個を、−６５℃で３０分間、＋１５０℃で３０分間を１サイクルとするヒートサイクル試験した。このようにして半導体装置の半数に異常が発生するまでのサイクル数により半導体装置の耐熱衝撃性を評価した。この評価結果を表１に示した。
【００１８】
［比較例１］
チップサイズが１４mm×１０mmであるシリコンチップ表面に形成したアルミニウム製ボンディングパッド上にハンダボールを形成してフリップチップ型シリコン素子を作成した。
【００１９】
次に、上記で作成したシリコン素子を回路基板上に置き、ハンダリフローして前記回路基板上の電極に上記のシリコン素子をフェースダウンボンディング法により実装した半導体装置を作成した。実施例１と同様にして、この半導体装置の耐熱衝撃性を評価した。この評価結果を表１に示した。
【００２０】
【表１】
Figure 0004568440
【００２１】
【発明の効果】
本発明のフリップチップ型半導体素子は、フェースダウンボンディング法により基板に実装して、優れた耐熱衝撃性を有する半導体装置を作成できるという特徴がある。
【図面の簡単な説明】
【図１】本発明の一実施例のフリップチップ型半導体素子の断面図である。
【図２】本発明の別の一実施例のフリップチップ型半導体素子の断面図である。
【図３】本発明の一実施例のフリップチップ型半導体素子の斜視図である。
【図４】本発明の一実施例のフリップチップ型半導体素子を基板に実装した半導体装置の断面図である。
【符号の説明】
１ 半導体チップ
２ ボンディングパッド
３ 導電性エラストマー
４ 導体
５ 基板
６ 回路配線
７ 導電性エラストマー

Claims (4)

  1. 半導体チップ表面のボンディングパッドに、該チップを基板にフェースダウンボンディングするための導体が導電性エラストマーにより接着されているフリップチップ型半導体素子であって、前記導体が直径１０〜５００μｍの金属線であることを特徴とするフリップチップ型半導体素子。
  2. 導体がニッケル被覆銅線であることを特徴とする、請求項１記載のフリップチップ型半導体素子。
  3. 導電性エラストマーが導電性シリコーンエラストマーであることを特徴とする、請求項１記載のフリップチップ型半導体素子。
  4. 半導体チップ表面のボンディングパッドに、該チップを基板にフェースダウンボンディングするための導体が導電性エラストマーにより接着されているフリップチップ型半導体素子を基板に実装してなる半導体装置であって、前記導体が直径１０〜５００μｍの金属線であり、前記基板上の電極と前記導体が導電性エラストマーにより電気的に接続されていることを特徴とする半導体装置。
JP2001020002A 2001-01-29 2001-01-29 フリップチップ型半導体素子および半導体装置 Expired - Fee Related JP4568440B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001020002A JP4568440B2 (ja) 2001-01-29 2001-01-29 フリップチップ型半導体素子および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020002A JP4568440B2 (ja) 2001-01-29 2001-01-29 フリップチップ型半導体素子および半導体装置

Publications (3)

Publication Number Publication Date
JP2002222831A JP2002222831A (ja) 2002-08-09
JP2002222831A5 JP2002222831A5 (ja) 2008-01-17
JP4568440B2 true JP4568440B2 (ja) 2010-10-27

Family

ID=18885782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020002A Expired - Fee Related JP4568440B2 (ja) 2001-01-29 2001-01-29 フリップチップ型半導体素子および半導体装置

Country Status (1)

Country Link
JP (1) JP4568440B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321270B2 (ja) * 2009-06-17 2013-10-23 信越化学工業株式会社 フリップチップ型半導体装置用シリコーンアンダーフィル材およびそれを使用するフリップチップ型半導体装置
WO2024014314A1 (ja) * 2022-07-13 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置、実装基板及び電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273731A (ja) * 1985-09-27 1987-04-04 Sumitomo Electric Ind Ltd 半導体装置の封止方法
JPH05275489A (ja) * 1992-03-26 1993-10-22 Hitachi Ltd 電極間の接続構造
JPH05291421A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置
JPH10261735A (ja) * 1997-03-18 1998-09-29 Hitachi Ltd 半導体装置およびその製造方法
JPH1140613A (ja) * 1997-07-23 1999-02-12 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
WO1999052209A1 (en) * 1998-04-08 1999-10-14 Cts Corporation Surface acoustic wave device package and method
JP2000031194A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd ボンディングワイヤおよび半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273731A (ja) * 1985-09-27 1987-04-04 Sumitomo Electric Ind Ltd 半導体装置の封止方法
JPH05275489A (ja) * 1992-03-26 1993-10-22 Hitachi Ltd 電極間の接続構造
JPH05291421A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置
JPH10261735A (ja) * 1997-03-18 1998-09-29 Hitachi Ltd 半導体装置およびその製造方法
JPH1140613A (ja) * 1997-07-23 1999-02-12 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
WO1999052209A1 (en) * 1998-04-08 1999-10-14 Cts Corporation Surface acoustic wave device package and method
JP2000031194A (ja) * 1998-07-10 2000-01-28 Fuji Electric Co Ltd ボンディングワイヤおよび半導体装置

Also Published As

Publication number Publication date
JP2002222831A (ja) 2002-08-09

Similar Documents

Publication Publication Date Title
TW322611B (ja)
US6432840B1 (en) Methodology of removing misplaced encapsulant for attachment of heat sinks in a chip on board package
JP3914654B2 (ja) 半導体装置
JP3134815B2 (ja) 半導体装置
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
KR20010031110A (ko) 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체
JPS62136865A (ja) モジユ−ル実装構造
JP2004055628A (ja) ウエハレベルの半導体装置及びその作製方法
WO2006072032A2 (en) Flip chip contact(pcc) power package
JP2005503014A (ja) コンプライアント電気端子を有する装置及びその製造方法
JPH07254668A (ja) 高熱放出用の半導体パッケージ
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JP2000058589A (ja) 半導体装置及びその製造方法
JP2004327556A (ja) 半導体装置及びその製造方法
JP2843658B2 (ja) フリップチップ型半導体装置
TW200421587A (en) Multi-chip module
JP4568440B2 (ja) フリップチップ型半導体素子および半導体装置
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3208072B2 (ja) 配線基板とそれを用いた半導体装置
JPH11340380A (ja) 半導体装置
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JPH0936167A (ja) 半導体装置
JP2002261192A (ja) ウエハレベルｃｓｐ
KR100824250B1 (ko) 금속 리드 부재를 피쳐링하는 반도체 패키지
JP3372498B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees