KR20010031110A - 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체 - Google Patents

마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체 Download PDF

Info

Publication number
KR20010031110A
KR20010031110A KR1020007004000A KR20007004000A KR20010031110A KR 20010031110 A KR20010031110 A KR 20010031110A KR 1020007004000 A KR1020007004000 A KR 1020007004000A KR 20007004000 A KR20007004000 A KR 20007004000A KR 20010031110 A KR20010031110 A KR 20010031110A
Authority
KR
South Korea
Prior art keywords
heat sink
semiconductor device
substrate
trace
integrated circuit
Prior art date
Application number
KR1020007004000A
Other languages
English (en)
Inventor
호프만폴
Original Assignee
프랑크 제이. 마르쿠치
암코 테크놀로지, 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랑크 제이. 마르쿠치, 암코 테크놀로지, 아이엔씨 filed Critical 프랑크 제이. 마르쿠치
Publication of KR20010031110A publication Critical patent/KR20010031110A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 열적 성능이 향상된 마이크로전자 패키지에 관한 것으로, 집적회로용 열적으로 향상된 패키지(30)에 있어서, 상기 집적회로(32)에는 그 위에 본드 패드(36)가 형성된 표면이 있고, 상기 본드 패드의 안쪽에 상기 집적회로 표면의 중앙 영역에 부착된 열 싱크 구조체(40)가 포함되어 있으며, 상기 열 싱크 구조체에는 열 싱크(40) 및 상기 집적회로(32)와 상기 기판(44) 사이의 제1, 제2 접착층(38,42), 기판(44)이 각각 포함되어 있고, 상기 열 싱크(40)는 상기 집적회로(32)와 기판(44) 사이의 열 전달을 향상시키며, 또한, 상기 제1 및 제2 접착층(38,42)은 상기 집적회로(32), 상기 열 싱크(40) 및 상기 기판(44) 사이의 열적 팽창의 어떠한 차이를 완화시키는 것을 특징으로 한다.

Description

마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체{METHOD AND CONSTRUCTION FOR THERMALLY ENHANCING A MICROELECTRONIC PAKAGE}
집적회로용 볼 그리드 어레이(BGA:Ball Grid Array) 패키지가 반도체 패키징 산업에 널리 사용되고 있다. BGA는 종래 주변경계 리드 대신 영역 어레이 접촉을 사용하기 때문에, 높은 핀 카운트 패키지의 물리적 크기를 크게 줄일 수 있다. 종래의 BGA 에서의 상대적으로 큰 피치 크기는 높은 입/출력 단말(I/O) 애플리케이션을 수용하기 위해서 큰 패키지 몸체가 요구되었다. 패키지의 크기를 더 줄이고 높은 I/O 애플리케이션을 수용하기 위해서, 최근 칩과 비슷한 크기의 BGA(패키지화된 집적회로의 크기에 거의 근접한 BGA)가 개발되고 있다.
전자공학타임즈 104, 111 페이지(1994년 9월)에 디스테파노(DiStefano)의 "Reliable BGAs emerge in micro form" 에는 테세라 사(TesseraμBGATM)가 개발한, 칩과 비슷한 크기의 BGA 가 설명되어 있다. 도 1은 유사한 BGA(11)의 단면도이다. 도 1에서, 집적회로(10)에는 그 위에 다수의 본딩 패드(12)가 있는 제1 표면(22)이 있다. 본드 패드(12)는 본드 와이어 등의 전기적 커넥터(18)에 의해 기판(14)상의 트레이스(trace)(16) 또는 다수의 금속화층(metalization)과 연결되어 있다. 범프(bump) 또는 볼(ball)(20)이 각각의 트레이스(16)상에 형성되어 BGA(11)와 다른 전기적 구성성분 사이의 전기적 연결을 가능하게 한다. 집적회로(10)와 기판(14) 사이에 부드러운 탄성층(15)이 위치해 있다. 부드러운 탄성층(15)은 실리콘 캡슐화 물질(19)로 집적회로(10)의 상기 제1 표면(22)에 직접 부착된다. 집적회로(10)는 접착층(24)을 이용하여 열 확산기(26)와 접착된다.
부드러운 탄성층(15)은 집적회로(10)와 기판(14) 사이의 열 확산 계수(TCE)의 차이에 직접 관계되거나 영향을 끼친다. 유동적인 중합체막 등으로 형성된 기판이 집적회로(10)의 열 확산율과 비교해서 상대적으로 더 높은 열 확산율을 가지기 때문에 부드러운 탄성층(15)이 요구된다. TCE 의 불일치를 수용하기 위해, 부드러운 탄성층(15)은 구부러지게 하고 단단하게 하는 등의 볼의 파괴와 관련된 스트레스 문제로부터의 보호를 제공한다. 그러나, 부드러운 탄성층(15)은 탄성중합체이고, 탄성중합체는 열적으로 낮은 도전성을 가지므로, 제1 표면(22)을 통한 집적회로(10)로부터의 열 전달이 막히게 된다. 그러나 집적회로(10)로부터의 열 전달을 향상시킬 필요가 있다. 더욱이, 탄성중합체는 주위 환경의 습기를 흡수하는 경향이 있어서 부드러운 탄성층(15)을 갈라지게 하고 특히 BGA(11)에 결함이 된다.
집적회로 패키지를 집적회로의 크기에 근접하게 형성하는 것이 바람직하다. 또한, 집적회로가 더 많은 전력을 소비하고 있으므로, 집적회로 패키지로부터의 열을 주위 환경으로 쉽게 확산시키 것이 매우 중요하게 되고 있다. 더욱이, 집적회로 패키지는 환경 악화에 저항해야 한다.
발명의 요약
본 발명에 따르면, 그 위에 본드 패드가 형성된 제1 표면이 있는 반도체 장치를 위한 열적으로 향상된 패키지에 상기 본드 패드의 안쪽으로 상기 반도체 장치의 제1 표면의 중앙 영역에 부착된 열 싱크 구조체가 포함되어 있다. 상기 패키지에는 상기 열 싱크 구조체에 부착된 제1 표면이 있는 전기적으로 절연인 기판이 더 포함되어 있다. 상기 열 싱크 구조체에는 열 싱크, 상기 열 싱크와 상기 반도체 장치의 제1 표면 사이의 제1 접착층 및 상기 열 싱크와 상기 기판의 제1 표면 사이의 제2 접착층이 포함되어 있다. 상기 열 싱크 구조체를 열 싱크로 형성함으로써, 상기 반도체 장치의 제1 표면과 상기 기판 사이의 열 전달은 종래 기술에 비해 향상된다.
또한, 상기 제1 및 제2 접착층은 상기 반도체 장치, 상기 열 싱크 및 상기 기판 사이의 열적 팽창/수축의 어떠한 차이를 완화한다(즉, 어떠한 TCE 불일치를 완화함). 이것은 프린트된 회로 기판과 같은 다른 전자 구조체와 상기 패키지 사이에 형성된 모든 접착뿐만 아니라 상기 패키지의 안정성도 증가시킨다. 또한, 상기 제1 및 제2 접착층은 종래 기술에서의 부드러운 탄성층의 필요 및 관련된 불안정성, 예를들어 상기 부드러운 탄성층의 갈라짐과 같은 문제와 관련된 습기 등을 피할 수 있다.
본 발명의 다른 실시예에 따르면, 제1 구성성분 및 제2 구성성분의 혼합체인 열 싱크 구조체가 포함되어 있는 반도체 장치용 열적으로 향상된 패키지가 제공된다. 상기 제1 구성성분(예를들어, 접착성있는)은 반도체 장치와 기판 사이의 열적인 스트레스(TCE 불일치)를 해소하기 위한 것이고 상기 제2 구성성분(예를들어, 다이아몬드, 질화 알루미늄 또는 은 분말 필러(filler))은 상기 반도체 장치의 제1 표면으로부터 기판까지의 열 전달을 향상시키기 위한 것이다.
본 발명에 따르면, 반도체 장치를 위한 열적으로 향상된 패키지의 제조 방법으로서, 전기적으로 절연인 다수의 기판으로 구성된 스트립 모양의 테이프를 제공하는 단계가 포함된다. 상기 기판 각각에는 열 싱크 구조체 및 그것에 부착된 전기적으로 도전성인 트레이스가 있는 제1 표면이 있다. 다음으로 상기 반도체 장치의 제1 표면의 중앙 영역이 상기 열 싱크 구조체에 부착되고 다음으로 상기 트레이스가 상기 본드 패드에 전기적으로 연결된다. 상기 테이프의 제1 표면에 커버레이(coverlay)를 적용하여 상기 기판의 제2 표면에 적용되게 한다. 캡슐화 단계를 적용하여 상기 본드 패드 및 상기 열 싱크 구조체의 측면을 감싸고 나서 상기 커버레이를 제거한다.
상기 트레이스의 부분위 및 상기 기판의 개구내에 상호접속 볼을 형성한 다음, 상기 테이프를 잘라 상기 패키지를 단일화 한다.
본 발명의 이러한 목적 및 다른 목적, 특징 및 장점을 첨부한 도면을 참고하여 아래 설명한 적절한 실시예의 상세한 설명을 통해 보다 쉽게 이해할 수 있을 것이다.
본 발명은 전자 패키지(electronic pakage) 분야에 관한 것으로, 보다 특정적으로는 열적으로 성능이 향상된 마이크로전자 패키지에 관한 것이다.
도 1은 종래기술에 따른 볼 그리드 어레이의 단면도;
도 2는 종래의 집적회로의 평면도;
도 3은 본 발명에 따른 열적으로 향상된 집적회로 패키지의 단면도;
도 4, 5, 6 및 7은 본 발명의 다른 실시예에 따른 열적으로 향상된 집적회로 패키지의 단면도; 및
도 8a, 8b, 8c, 8d, 8e 및 8f는 본 발명에 따른 도 3의 열적으로 향상된 집적회로 패키지의 제조과정을 도시하는 단면도이다.
이하의 도면에 있어서 다수의 구성요소는 실질적으로 동일하다. 따라서, 이들 동일한 구성요소에 대해서는 동일한 참조부호를 사용한다.
도 2는 종래의 집적회로(IC)(32)의 평면도이다. IC(32)는 1 이상의 본드 패드(36)를 구비한 제1 표면(34)을 포함한다. 본드 패드(36)는 IC(32)의 주변에 인접하여 IC(32)의 내부 회로(도시되지 않음)와의 전기적 상호접속을 허용한다. 또한, 본드 패드(36)는 본드 패드의 중앙, 즉 본드 패드(36)로 둘러싸이는 제1 표면(34)의 중앙 영역(CR)을 형성한다.
도 3은 본 발명에 따른 열적으로 향상된 집적회로 패키지(30)의 단면도이다. 집적회로 패키지(30)는 실리콘, 변형 에폭시, 변형 접착성 고무 또는 약 35 이하의 쇼어 경도를 갖는 탄성중합체등의 부드러운 저강도 접착제로 형성된 제1 접착층(38)을 포함한다. 제1 접착층(28)은 제1 표면(34)의 중앙 영역(CR)에 중첩된다. 제1 접착층(38) 위를 덮는 것은 열 싱크(40)이며, 열 싱크(40) 위를 덮는 것은 제2 접착층(42)이다. 열 싱크(40)는 높은 열전도성을 갖는 물질, 구리 또는 약 50W/M°K 미만의 열전달계수를 갖는 다른 물질로 형성된다. 제2 접착층(42)은 제1 접착층(38)을 형성하는 접착제와 유사한 또는 동일한 저강도 접착제로 형성된다. 제1 접착층(38), 열 싱크(40) 및 제2 접착층(42)은 함께 열 싱크 구조체(58)를 형성한다.
제2 접착층(42) 위를 덮는 것은 IC(32)로부터 떨어져 면하는 제1 표면(46) 및 IC(32)에 면하는 제2 표면(48)을 갖는 기판(44)이다. 기판(44)은 유연한 전기적 절연물질, 대표적으로 종래의 중합체 막 또는 테이프이지만, 다른 적절한 유연성 전기적 절연물질로 형성될 수 있다. 제2 기판 표면(48)에는 1 이상의 금속화층 또는 트레이스(50)가 형성되어 있다. 트레이스(50)는 전기전도성 물질, 즉 구리, 구리합금 또는 다른 금속물질로 형성된다. 한 실시예에 있어서, 열 싱크(40)는 질화알루미늄과 같은 높은 열전도성을 갖는 전기적 절연물질로 형성되어서 트레이스(50)가 열 싱크(40)로부터의 전기적 절연(즉, 트레이스(50)가 열 싱크(40)에 쇼트되는것을 방지하기 위한)이 확실하게 된다.
트레이스(50)는 후방 기판(44)으로 연장하여 대응하는 본드 패드(36)에 결합되는 오버행(overhang) 부분(52)을 가진다. 기판(44)을 통하여 대응 트레이스(50)로 연장하는 것은 범프 또는 상호접속 볼(54)이다. 각 상호접속 볼(54)은 대응 트레이스(50)에 의해 대응 본드 패드(36)에 전기적으로 접속되어 있다. 상호접속 볼(54)은 어레이내에 배치되어 볼 그리드 어레이(BGA)를 형성할 수 있다. 선택적으로, 상호접속 볼(54)은 기판(44)의 주변에 배치될 수 있다. 상호접속 볼(44)은 집적회로 패키지(30)와 다른 전기적 장치(도시되지 않음), 즉 인쇄회로기판(PCB) 사이를 전기적으로 상호접속한다.
전기적으로 절연인 캡슐화물질(56)은 IC(32)의 제1 표면(34)의 인접부를 포함하는 본드 패드(36), 트레이스(50)의 오버행 부분(52) 및 열 싱크 구조체(58)의 측면(60)을 감싼다. 또한, 캡슐화물질(56)은 IC(32)의 측면(62)(또는 그의 일부분) 및 기판(44)의 측면(64)을 감싸지만, 기판(44)의 제1 표면은 노출, 즉 캡슐화물질(56)로 덮이지 않는다. 캡슐화물질(56)은 본드 패드(36), 트레이스(50)의 오버행 부분(52) 및 그들 사이에 형성된 결합부를 주위 환경, 즉 습기 및 부식으로부터 보호한다. 또한, 캡슐화물질(56)은 오버행 부분(52)과 본드 패드(36)를 집적회로 패키지(30) 조정동안의 접촉으로부터 전기적으로 절연하여 보호한다.
열 싱크 구조체(58)은 종래 기술과 비교하여 집적회로 패키기(30)의 열적 특성을 강화한다. 특히, 내부 열 싱크(40)를 구비한 열 싱크 구조체(58)를 형성하는 것에 의해, IC(32)의 제1 표면(34)과 기판(44) 사이의 열전달은 종래 기술과 비교하여 증가된다(열저항은 감소됨). 도시한 바와 같이, IC(32)의 제1 표면(34)으로부터 주위 환경으로의 열저항은 본 발명에 따르면 약 80℃/W이며, 열 싱크가 없는 동일한 구조체에서는 약 140℃/W이다. 따라서, IC(32)에서 발생된 열은 주위 환경으로 더욱 효과적으로 전달된다. 또한, 열 싱크(40)가 열전도성 물질로 형성되어 있기 때문에 열은 열 싱크(40) 전체에 걸쳐 균일하게 분산되어(즉, 열 싱크(40)의 온도 분산이 실질적으로 균일함) IC(32)로부터 대기환경으로의 열전달이 향상된다.
특히, 제1 접착층(38)은 IC(32)와 열 싱크(40) 사이의 어떠한 열팽창계수(TCE) 불일치를 완화시키는데, 즉 IC(32)와 열 싱크(40) 사이의 어떠한 열팽창/수축 차이를 완화시킨다. 또한, 제2 접착층(42)은 기판(44)과 열 싱크(40) 사이의 어떠한 TCE 불일치를 완화시킨다. TCE 불일치를 완화하는 것에 의해, 제1 및 제2 접착층(38,42)은 IC(32), 열 싱크(40) 및 기판(44)사이의 열적 스트레스를 실질적으로 제거한다. 이는 집적회로 패키지(30)의 신뢰성을 증가시킬 뿐만 아니라 집적회로 패키지(30)와 다른 전기 구조체, 즉 상호접속 볼(54)에 접속되어지는 인쇄회로기판 사이의 어떠한 결합도 증가시킨다.
도 1을 참고하면, 종래 기술에서, 부드러운 탄성층(15)은 실리콘 캡슐화 물질(19)에 의해 집적 회로(10)의 제1 표면(22)에 부착되어 있다. 그러나, 당업자가 이해하듯이, 실리콘 캡슐화물질은 번지는 경향 및 본드 패드(12)와 커넥터(18)를 오염(contaminate)시키는 경향이 있으므로 수율(제조된 BGAs(11)의 주어진 총 수로부터 평균적으로 얻어지는 채택가능한 BGAs(11)의 수로서 일반적으로 비율로 표현된다)을 감소시키게 된다. 또한 부드러운 탄성층(15)은 주위 환경으로부터 습기를 흡수하며 나아가 BGA(11)의 수율과 신뢰도를 감소시킨다.
반대로, 도 3을 참고하면, 집적회로 패키지(30)는 실리콘 캡슐화 물질(즉, 도 1의 실리콘 캡슐화 물질(19))이 없는 상태에서 제조되며 그로 인해 종래 기술의 실리콘 캡슐화물질에 관련된 어려움을 없애게 된다(그러나, 대안적 실시예에서는 종래의 실리콘 캡슐화물질이 제1 및 제2 접착층(38,42)을 형성하기 위해 접착제 대신 사용된다).
계속 도 3을 참고하면, 집적회로 패키지(30)는 TCE 불일치를 완화시켜 부드러운 탄성층(즉, 도 1의 탄성층(15))의 사용을 피하게 하고 습기로부터 갈라지는 등의 관련된 비신뢰도를 완화하기 위해 제1 및 제2 점착층(38,42)을 사용하여 제조된다. 따라서, 본 발명에 따른 집적회로 패키지(30)는 향상된 수율로 제조되며 종래 기술에 비해 단위 비용이 줄어들게 된다. 또한, 집적회로 패키지(30)는 대체로 IC(32)의 크기 즉, 칩과 크기가 비슷한 패키지이다.
도 4는 본 발명의 대안적 실시예에 따라 열적으로 향상된 집적회로 패키지(120)의 단면도이다. 집적회로 패키지(120)는 하나 이상의 접착제로 채워진 개구(122)가 일련의 시트 모양의 열 싱크(40)(도 3)와 대조적으로 열 싱크 구조(58a)(도 4)의 열 싱크(40b)에서 형성되는 것을 제외하고는 도 3의 집적회로 패키지(30)와 실질적으로 유사하다. 도 4를 참고하면, 접착제로 채워진 개구(122)는 열 싱크(40b)를 통과하여 제1 접착층(38)으로부터 제2 접착층(42)까지 확장된다.
개구(122)와 함께 열 싱크(40b)를 형성하면 열 싱크(40b) 및 제1,제2 접착층(38,42)사이의 본딩을 향상시키게 되고 따라서 열 싱크(40b)의 박리 및 집적회로 패키지(120)의 관련된 고장을 막게 된다. 또한, 개구(122)와 함께 열 싱크(40b)를 형성하는 것은 열 싱크(40b)의 유연성을 증가시키고 따라서 열 싱크(40b)에 의해 발생한 IC(32) 및 기판(44)위의 스트레스를 감소시킨다.
도 5는 본 발명의 대안적 실시예에 따라 열적으로 향상된 집적회로 패키지(80)의 단면도이다. 집적회로 패키지(80)는 열 싱크 구조(58b)(도 5)를 제외하고는 실질적으로 집적회로 패키지(30)과 유사하다. 도 5를 참고하면 열 싱크 구조(58b)는 제1, 제2 및 제3 접착층(82,84,86 및 열 싱크(88))을 포함한다. 일반적으로, 제1, 제2 및 제3 접착층은 도 3의 접착층(38)과 같은 타입의 접착제로 이루어진다. 열 싱크(88)은 IC(32)의 제1 면(34)의 가운데 영역 부분(CR)의 단지 일부만을 덮고 있다. 한 실시예에서, 열 싱크(88)은 IC(32)의 제1 면(34) 전체 영역의 20 퍼센트 이하를 덮고 있다. 열 싱크(88)는 구리와 같은 높은 열전도성을 가진 물질로 이루어져 있다.
열 싱크(88)의 측면은 IC(32)의 제1 면(34)에서 기판(44)까지 확장되어 있는 제3 접착층(86)으로 둘러싸여 있다. 가운데 영역(CR)의 대부분 위로 제3 접착층(86)을 형성함으로써, 제3 접착층(86)은 기판(44)과 IC(32)사이의 TCE 불일치 모두를 실질적으로 완화한다. 열 싱크(88)와 IC(32), 기판(44) 각각의 사이에 위치한 제1 및 제2 접착층(82,84)은 또한 기판(44) 및 IC(32)사이의 TCE 불일치를 완화시킨다.
열 싱크(88)가 IC(32)의 제1 면(34)에 평면상 병렬인 면적(이하 열 싱크(88)의 면적)을 가지고 가운데 영역(CR)의 면적보다 작으므로, 열 싱크(88)의 열적 확장/수축시 IC(32), 기판(44)위에 가해진 힘은 도 3의 열 싱크(40)에 의해 가해진 힘보다 작다. 이것은 온도 ΔT 에서의 변화에 의해 생긴 물질의 길이 ΔL에서의 대략적 변화가
이기 때문이고, 여기서 L = 물질의 길이, α= 열팽창 계수이다. 식 1에서 분명하듯이, 길이 L을 증가시키면 주어진 온도 변화(ΔT)에 대한 길이 ΔL(면적상 변화)에서의 변화가 증가한다. 열 싱크(88)가 도 3의 열 싱크(40)와 비교하여 보다작은 전체적 팽창/수축을 보여주므로, 제1 및 제2 접착층(82,84)은 열 싱크(88) 및 IC(32),기판(44) 각각 사이의 보다작은 TCE 불일치를 완화한다. 이것은 제1, 제2 접착층(82,84)의 두께(TA1,TA2)를 감소시키게 된다. 따라서, 동일한 전체 높이(H)를 갖는 패키지에 대해서 열 싱크(88)의 두께(THS)는 도 3의 열 싱크(40)의 두께와 비교하여 더욱 감소된다.
IC(32)와 기판(44)사이의 주어진 온도차에 대하여, 두께(THS)에서의 증가(및 그에 따른 제1, 제2 접착층(82,84)의 두께(TA1,TA2)에서의 감소)는 열 싱크 (88)의 단위면적당 열 전달을 증가시킨다. 그러므로, 축소된 면적을 가진 열 싱크(88)를 형성함으로써, 열 싱크(88)의 단위면적당 열 전달은 더욱 촉진된다.
도 6은 본 발명의 대안적 실시예에 따라 열적으로 향상된 집적회로 패키지(100)의 단면도이다. 집적회로 패키지(100)는 열 싱크 구조(58c)(도 6)를 제외하고는 도 5의 집적회로 패키지(80)와 실질적으로 비슷하다. 도 6을 참고하면, 열 싱크 구조(58c)는 제1, 제2 및 제3 접착층(82c,84c,86c) 및 열 싱크(88c)를 포함한다. 본 실시예에서, 제3 접착층(86c)은 가운데 영역(CR)과 열 싱크(88c)의 중앙 일부 위로 위치하며, 제1 및 제2 접착층(82c,84c)은 가운데 영역(CR)의 최외각 부분위로 주변,즉 인접 본드 패드(36)가까이에 위치한다. 위쪽에서 바라봤을때(도시하지 않음), 열 싱크(88c)는 형태상 중앙 직교 개구를 갖는 직사각형, 즉 프레임 모양이다. 제1 및 제2 접착층(82c,84c)은 IC(32)와 기판(44)으로부터 각각 열 싱크(88c)를 분리시킨다. 제3 접착층(86c)은 IC(32)의 제 1 면(34)에서 기판(44)까지 확장되며 열 싱크(88c)의 개구를 채우는, 즉 열 싱크(88c)의 내부면과 접촉한다.
한 실시예에서, 열 싱크(88C)는 IC(32)의 제1 표면의 전체 영역의 20% 이하를 덮는다. 이것은 집적 회로 패키지(80)에 관하여 상기에서 기술한 바와 유사하기 때문에, 감소된 영역을 가지는 열 싱크(88C)를 형성하는 것에 의해, 열 싱크(88C)를 두껍게 만들 수 있고 이것에 의해 열 싱크(88C)의 단위 면적당 열전달율을 확장시킬 수 있다.
중심 개구가 있는 열 싱크(88C)를 형성하는 것에 의해, 중심 영역(CR)(이하 중심 본드 패드(180)라 한다)은 대응하는 상호접속 볼(54A)과 쉽게 접속될 수 있다. 보다 특별하게는, 중심 본드 패드(180)는 열 싱크(88C)의 중심 개구를 통하여 오버행 부분(182)이 있는 트레이스(50A)에 의해 대응하는 상호접속 볼(54A)과 전기적으로 연결된다.
도 7은 본 발명의 또 다른 실시예에 따라 열적으로 향상된 집적회로 패키지(140)의 횡단면도이다. 집적회로 패키지(140)는 열 싱크 구조(58D)(도 7)가 압력이 낮은 접착제의 열전도성보다 큰 높은 열전도성을 갖는 필러 물질을 포함하는 낮은 압력의 접착제 재료로 만들어진다는 것을 제외하고는 도 3의 집적 회로 패키지(30)와 실질적으로 유사하다.
이 실시예에서, 열 싱크 구조(58D)는 기판(44)의 제 2 표면(48)상에서 트레이스(50)와 직접 접촉하기 때문에 전기적으로 절연되는 물질이다. 예를들면, 열 싱크 구조(58D)는 다이아몬드, 질화 알루미늄 또는 더 다른 적절한 물질 등의 전기적으로 절연되고 열적으로 도전되는 필러와 접착재의 혼합물로 만들어진다. 예를들면, 열 싱크 구조(58D)는 3밀리의 크기보다 크지 않은 입자로 구성되는 다이아몬드 또는 질화 알루미늄 분말과 미국 미시간주 미드랜드에 위치한 다우코닝사(Dow Corning)가 제조한 실리콘 접착제 "577"의 혼합물이다.
열 싱크 구조(58D)는 열전도성을 향상시키기 위해서 필러 물질의 함유율을 높게 하는 것이 바람직하다. 그러나, 필러 물질의 함유율이 상승하면, 열 싱크 구조(58D)의 탄성이 떨어진다. 이 때문에 사용되는 필러 물질의 함유율은 열 싱크 구조(58D)의 탄성을 유지시키기 위하여 일반적으로 제한되는데, 예를들면, 열 싱크 구조는 50%이내, 바람직하게는 필러 물질이 약 15% 내지 40%의 범위가 되는 것이 바람직하다.
도 7를 참조하면, 대안적인 실시예(도시되지 않음)에서는, 전기적으로 절연되는 고체화 마스크가 트레이스(50)가 열 싱크(58D)로부터 열적으로 분리되는 것을 확실히 하기 위하여 제2 표면(48)과 트레이스(50)상에 적용된다.
또 다른 실시예에서는, 도시되는 바와같이 기판(44)의 제2 표면(48)상에 트레이스(50)를 형성하는 대신, 트레이스(50)를 기판(44)의 제1 표면(46)상에 형성한다. 이 실시예에서는, 기판(44)은 연속적인 시트형상의 구조이고 상호접속 볼은 대응하는 트레이스(50)상에서 직접 형성된다. 기판(44)은 전기적으로 절연되는 물질이기 때문에, 트레이스(50)는 열 싱크 구조(58D)로부터 전기적으로 분리된다. 따라서, 이 실시예(트레이스(50)가 솔더 마스크에 의해 전기적으로 분리되는 상기의 실시예)에서는 열 싱크 구조(58D)가 구리와 같이 전기적으로 도전되고 열적으로 도전되는 필러를 포함할 수 있는 전기적으로 도전성인 물질일 수 있다.
또 다른 실시예(도시되지 않음)에서는, 도 3, 4, 5, 및 6의 집적회로 패키지(30,120,80,100)가 기판(44)의 제2 표면 대신 기판(44)의 제1 표면(46)상에서 트레이스(50)와 형성된다. 이러한 실시예에서는, 기판(44)은 연속적인 시트형상의 구조이고 상호접속 볼(54)은 대응하는 트레이스(50)상에 직접 형성된다. 또한, 고체화 마스크는 일반적으로 기판(44)의 제 1 표면(46)과 트레이스(50)상에서 적용된다.
도 8a, 8b, 8c, 8d, 8e 및 8f는 본 발명에 따라 열적으로 향상된 집적 회로 패키지(30)의 제조를 설명하는 횡단면도이다. 도 8a에 도시된 바와같이, 종래의 스트립형상의 테이프(158)는 각각 트레이스(50)가 있는 제2 표면(48)과 그 지점에서 부착된 열 싱크 구조(58)를 구비하는 다수의 기판(44)을 포함하도록 제공된다. 열 싱크 구조(58)를 위를 덮도록 형성하여, 기판(44)안에 다수의 개구(160)가 존재한다. 개구(160)는 트레이스(50)의 부분에서 노출된다.
도 8b를 참고하면, IC 제1 표면(34)의 중심 영역(CR)은 일반적으로 열 싱크 구조(58)(예를들면, 도 3의 제1 접착층(38))의 접착층에 의해 열 싱크 구조(58)와 부착된다. 도 8c에서 도시되는 바와같이, 트레이스(50)의 오버행 부분(52)은 종래기술을 이용하는 본드 패드(36)의 하나와 대응하여 접착된다.
도 8d를 참조하면, 종래의 커버레이(162)는 테이프(158)의 제1 표면(164)에서 적용되고 전체 구조는 IC(32)가 테이프(158)위에서 존재하도록 반대로 된다. 그 때 캡슐화물질(56)은 IC(32)의 제1 표면(34)의 근접 부분, 트레이스(50)의 오버행 부분(52) 및 열 싱크 구조(58)의 측면(60)을 포함하는 본드 패드(36)를 감싸도록 적용된다. 또한 캡슐화물질(56)은 IC(32)의 측면(62)과 기판(44)의 측면(64)부분을 감싸게 된다.
도 8e를 참고하면, 조립 전체가 테이프(158)가 ICs(32)위에 놓여지도록 다시 반대로 된다. 커버레이(162)(도시되지 않음)를 제거하고 상호접속 볼(54)을 종래기술을 이용하여 개구(160)와 트레이스(50)상에 형성한다. 상호접속 볼(54)을 형성한 다음, 직접 회로 패키지(30)를 테스트 하고, 이러한 처리가 진행되는동안 어떠한 불완전한 집적 회로 패키지(30)를 마크한다. 이 때 테이프(158) 및 캡슐화물질(56)을 잘라내어 집적회로 패키지(30)를 단일화 한다. 도 4, 5, 6 및 7의 집적회로 패키지(120,80,100 및 140)는 도 8a, 8b, 8c, 8d, 8e 및 8f에서 설명되는 것과 유사한 기술을 이용하여 제조될 질 수 있다.
본 명세서에서 기술되는 바람직한 실시예는, 당 기술분야의 통상의 지식을 가진자라면 누구나 이해할 수 있고 본 발명의 정신 및 범위에 벗어남이 없이 변경할 수 있다. 예를들면, 대안적인 실시예인 도 3에서, 오버행 부분(52)을 형성하지 않을 수 있고, 본드 와이어를 바운드 패드(36)와 트레이스(50)의 전기적 결합을 위해 사용할 수 있다. 또한, 비록 기판(44)의 표면 영역이 IC(32)의 표면영역보다 작고 모든 상호접속 볼(54)이 본드 패드(36)(예를들면, 상호접속 볼(54)의 팬-내부)의 내부에 위치되지만, 대안적인 실시예에서는 기판(44)의 표면이 IC(32)의 표면 영역보다 더 클 수 있고 일부 또는 모든 상호접속 볼(54)이 본드 패드(36)(예를들면, 상호접속 볼(54)의 팬외부)의 외부에서 형성될 수 있다. 또한, 상호접속 볼(54)은 또 다른 상호접속 구조, 예를들면, 상호접속 패드와 교체될 수 있다. 따라서 본 발명은 첨부된 청구범위에 의해서만 제한된다.

Claims (26)

  1. 반도체 장치를 위한 열적으로 향상된 패키지에 있어서, 상기 반도체 장치는 그 위에 본드 패드가 형성된 제1 표면이 있으며, 상기 패키지는:
    상기 본드 패드의 안쪽으로 상기 반도체 장치의 제1 표면의 중앙 영역에 부착된 열 싱크 구조체; 및
    상기 열 싱크 구조체에 부착된 제1 표면이 있는 전기적으로 절연인 기판을 구비하고,
    상기 열 싱크 구조체는 열 싱크, 상기 열 싱크와 상기 반도체 장치의 제1 표면 사이의 제1 층 및 상기 기판의 제1 표면과 상기 열 싱크 사이의 제2 층으로 구성되는 것을 특징으로 하는 패키지.
  2. 제 1 항에 있어서,
    상기 기판에 부착되어 있고 상기 본드 패드와 전기적으로 연결된 전기적으로 도전성인 트레이스; 및
    상기 트레이스의 부분상에 형성된 상호접속 구조체를 더 구비하는 것을 특징으로 하는 패키지.
  3. 제 2 항에 있어서,
    상기 상호접속 구조체는 상호접속 볼 및 상호접속 패드로 구성된 그룹에서 선택되는 것을 특징으로 하는 패키지.
  4. 제 2 항에 있어서,
    상기 트레이스는 상기 기판의 제1 표면에 대향하는 상기 기판의 제2 표면에 부착되는 것을 특징으로 하는 패키지.
  5. 제 2 항에 있어서,
    상기 본드 패드, 상기 트레이스의 부분 및 상기 열 싱크 구조체의 측면을 감싸는 전기적으로 절연인 캡슐화물질을 더 구비하는 것을 특징으로 하는 패키지.
  6. 제 1 항에 있어서,
    상기 제1 층 및 상기 제2 층은 접착성을 가지는 것을 특징으로 하는 패키지.
  7. 제 1 항에 있어서,
    상기 기판은 중합체 테이프인 것을 특징으로 하는 패키지.
  8. 제 1 항에 있어서,
    상기 열 싱크는 상기 반도체 장치의 제1 표면의 상기 중앙 영역 위를 덮는 연속적인 시트 물질인 것을 특징으로 하는 패키지.
  9. 제 1 항에 있어서,
    상기 열 싱크는 그 내부에 하나 또는 그 이상의 개구가 형성된 시트 물질인 것을 특징으로 하는 패키지.
  10. 제 9 항에 있어서,
    상기 하나 또는 그 이상의 개구는 접착성을 가지는 것을 특징으로 하는 패키지.
  11. 제 1 항에 있어서,
    상기 열 싱크는 상기 반도체 장치의 제1 표면의 상기 중앙 영역의 제1 부분 위를 덮는 것을 특징으로 하는 패키지.
  12. 제 11 항에 있어서,
    상기 제1 부분은 상기 반도체 장치의 제1 표면의 20 퍼센트(20%)를 초과하지 않는 것을 특징으로 하는 패키지.
  13. 제 11 항에 있어서,
    상기 제1 부분은 상기 반도체 장치의 제1 표면의 상기 중앙 영역의 중앙부인 것을 특징으로 하는 패키지.
  14. 제 11 항에 있어서,
    상기 제1 부분은 상기 본드 패드에 인접하는 상기 반도체 장치의 제1 표면의 상기 중앙 영역의 가장 바깥 부분인 것을 특징으로 하는 패키지.
  15. 제 14 항에 있어서,
    상기 열 싱크는 중앙 개구를 구비하고, 상기 패키지는:
    상기 반도체 장치의 제1 표면의 상기 중앙 영역내에 위치한 적어도 하나의 중앙 본드 패드; 및
    상기 중앙 개구를 통해 상기 적어도 하나의 중앙 본드 패드로 확장되는 오버행 부분이 있는 적어도 하나의 트레이스를 더 구비하는 것을 특징으로 하는 패키지.
  16. 제 11 항에 있어서,
    상기 열 싱크 구조체는 상기 반도체 장치의 제1 표면의 상기 중앙 영역의 제2 부분 위를 덮는 제3 층을 더 구비하고, 상기 제3 층은 상기 반도체 장치의 제1 표면으로부터 상기 기판의 제1 표면까지 확장하는 것을 특징으로 하는 패키지.
  17. 제 16 항에 있어서,
    상기 제3 층은 접착성을 가지는 것을 특징으로 하는 패키지.
  18. 반도체 장치를 위한 열적으로 향상된 패키지에 있어서, 상기 반도체 장치에는 그 위에 본드 패드가 형성된 제1 표면이 있으며, 상기 패키지는:
    상기 본드 패드의 안쪽으로 상기 반도체 장치의 제1 표면의 중앙 영역에 부착된 열 싱크 구조체; 및
    상기 열 싱크 구조체에 부착된 제1 표면이 있는 전기적으로 절연인 기판을 구비하고,
    상기 열 싱크 구조체는 상기 반도체 장치와 상기 기판 사이의 열적 스트레스를 완화시키는 제1 구성성분 및 상기 제1 구성성분 보다 열적 도전성이 더 높은 제2 구성성분으로 구성된 혼합물인 것을 특징으로 하는 패키지.
  19. 제 18 항에 있어서,
    상기 제1 구성성분 및 상기 제2 구성성분은 전기적으로 절연 물질인 것을 특징으로 하는 패키지.
  20. 제 18 항에 있어서,
    상기 제1 구성성분은 접착성을 가지는 것을 특징으로 하는 패키지.
  21. 제 18 항에 있어서,
    상기 제2 구성성분은 다이아몬드, 질화 알루미늄 및 은 분말로 구성된 그룹에서 선택되는 것을 특징으로 하는 패키지.
  22. 제 18 항에 있어서,
    상기 혼합물내의 제2 구성성분의 함유율은 50 퍼센트(50%) 이하인 것을 특징으로 하는 패키지.
  23. 반도체 장치를 위한 열적으로 향상된 패키지를 제조하는 방법에 있어서:
    열 싱크 구조체 및 그에 부착된 전기적으로 도전성인 트레이스가 있고 각각에 제1 표면이 있는 전기적으로 절연인 다수의 기판으로 구성된 스트립 모양의 테이프를 제공하는 단계;
    상기 열 싱크 구조체에 상기 반도체 장치의 제1 표면의 중앙 영역을 부착시키는 단계, 상기 중앙 영역은 상기 반도체 장치의 제1 표면상의 본드 패드의 안쪽에 있고;
    상기 트레이스를 상기 본드 패드에 전기적으로 연결시키는 단계;
    상기 테이프의 제1 표면에 커버레이를 인가시켜 상기 기판의 제1 표면에 대향하는 상기 기판의 제2 표면에 인가되게 하는 단계;
    캡슐화물질을 인가하여 상기 열 싱크 구조체의 측면 및 상기 본드 패드를 감싸는 단계;
    상기 커버레이를 제거하는 단계;
    상기 기판내 개구내에 상기 트레이스의 부분상에 상호접속 구조체를 형성하는 단계; 및
    상기 테이프를 잘라 상기 열적으로 향상된 패키지를 단일화 하는 단계를 구비하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    상기 상호접속 구조체를 형성하는 단계 다음에, 상기 열적으로 향상된 패키지를 테스트하는 단계를 구비하는 것을 특징으로 하는 방법.
  25. 제 23 항에 있어서,
    상기 상호접속 구조체는 상호접속 볼 및 상호접속 패드로 구성된 그룹에서 선택되는 것을 특징으로 하는 방법.
  26. 제 23 항에 있어서,
    상기 트레이스를 상기 본드 패드로 전기적으로 연결시키는 단계는 상기 트레이스를 상기 본드 패드로 와이어접착시키는 단계로 구성되는 것을 특징으로 하는 방법.
KR1020007004000A 1997-10-14 1998-10-02 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체 KR20010031110A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/949,585 US6028354A (en) 1997-10-14 1997-10-14 Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US8/949,585 1997-10-14
PCT/US1998/019899 WO1999019907A1 (en) 1997-10-14 1998-10-02 Method and construction for thermally enhancing a microelectronic package

Publications (1)

Publication Number Publication Date
KR20010031110A true KR20010031110A (ko) 2001-04-16

Family

ID=25489285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007004000A KR20010031110A (ko) 1997-10-14 1998-10-02 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체

Country Status (6)

Country Link
US (2) US6028354A (ko)
EP (1) EP1025585A1 (ko)
JP (1) JP2001520460A (ko)
KR (1) KR20010031110A (ko)
CA (1) CA2306475A1 (ko)
WO (1) WO1999019907A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6468830B1 (en) * 1998-01-26 2002-10-22 Tessera, Inc. Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6428641B1 (en) 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP2000138262A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP2000138317A (ja) 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
KR100319609B1 (ko) * 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
US6239489B1 (en) 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP2002217338A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置の放熱装置、及び、その製造方法
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
DE10126568B4 (de) * 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7126218B1 (en) * 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
JP3400440B2 (ja) * 2001-09-18 2003-04-28 沖電気工業株式会社 半導体装置及びその製造方法
US20050051859A1 (en) * 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
DE10206818A1 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
JP2004335710A (ja) * 2003-05-07 2004-11-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4519424B2 (ja) * 2003-06-26 2010-08-04 ルネサスエレクトロニクス株式会社 樹脂モールド型半導体装置
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
KR100662848B1 (ko) * 2005-12-20 2007-01-02 삼성전자주식회사 인덕터 집적 칩 및 그 제조방법
FR2899763B1 (fr) * 2006-04-06 2008-07-04 Valeo Electronique Sys Liaison Support, notamment pour composant electronique de puissance, module de puissance comprenant ce support, ensemble comprenant le module et organe electrique pilote par ce module
US8860178B2 (en) 2006-07-03 2014-10-14 Renesas Electronics Corporation Semiconductor device having an inductor
JP2008205422A (ja) * 2006-07-03 2008-09-04 Nec Electronics Corp 半導体装置
KR100908416B1 (ko) 2007-07-19 2009-07-21 이태환 타이어
US9005577B2 (en) * 2008-04-30 2015-04-14 Siemens Medical Solutions Usa, Inc. Substrate based PET imaging agents
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
US20150249069A1 (en) * 2012-09-25 2015-09-03 Sharp Kabushiki Kaisha Display device and method for manufacturing display device
DE102014105618A1 (de) 2014-04-22 2015-10-22 Terex Cranes Germany Gmbh Verfahren und Vorrichtung zum Betreiben eines Mobilkrans sowie Mobilkran
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN105489542B (zh) * 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
CN106785218A (zh) * 2017-01-19 2017-05-31 清华大学深圳研究生院 热管理结构及使用该热管理结构的无人机
US11355403B2 (en) * 2018-06-28 2022-06-07 Western Digital Technologies, Inc. Semiconductor device including through-package debug features
CN113539091B (zh) * 2021-07-13 2023-11-24 京东方科技集团股份有限公司 一种显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675840A (en) 1969-12-15 1972-07-11 Computer Ind Inc Wire cutting apparatus for reflow wiring machines
FR2435883A1 (fr) 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
JPS62144346A (ja) * 1985-12-19 1987-06-27 Matsushita Electric Ind Co Ltd 半導体集積回路素子
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
WO1992018003A1 (en) 1991-04-18 1992-10-29 University Of Georgia Research Foundation, Inc. Inhibitors of kynureninase
JPH05160292A (ja) 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
US5197655A (en) 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
EP1213754A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5832600A (en) 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JP3224978B2 (ja) * 1995-10-27 2001-11-05 富士通株式会社 半導体装置
JPH09246416A (ja) * 1996-03-08 1997-09-19 Shinko Electric Ind Co Ltd 半導体装置
KR100231276B1 (ko) 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
JP3337911B2 (ja) * 1996-06-28 2002-10-28 新光電気工業株式会社 半導体装置及びその製造方法
US5781412A (en) * 1996-11-22 1998-07-14 Parker-Hannifin Corporation Conductive cooling of a heat-generating electronic component using a cured-in-place, thermally-conductive interlayer having a filler of controlled particle size
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5950070A (en) 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US6028354A (en) 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package

Also Published As

Publication number Publication date
JP2001520460A (ja) 2001-10-30
CA2306475A1 (en) 1999-04-22
EP1025585A1 (en) 2000-08-09
US6423576B1 (en) 2002-07-23
US6028354A (en) 2000-02-22
WO1999019907A1 (en) 1999-04-22

Similar Documents

Publication Publication Date Title
KR20010031110A (ko) 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체
US6563712B2 (en) Heak sink chip package
US8269326B2 (en) Semiconductor device assemblies
US6127724A (en) Packaged microelectronic elements with enhanced thermal conduction
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US6753613B2 (en) Stacked dice standoffs
JP4828164B2 (ja) インタポーザおよび半導体装置
US20060249852A1 (en) Flip-chip semiconductor device
US7344916B2 (en) Package for a semiconductor device
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
JP3724954B2 (ja) 電子装置および半導体パッケージ
US8039956B2 (en) High current semiconductor device system having low resistance and inductance
JP3547303B2 (ja) 半導体装置の製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
TWI416698B (zh) 半導體封裝結構
KR20030059575A (ko) 칩 스케일 패키지
JPH11102927A (ja) ボール・グリッド・アレイ・チップサイズ・パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application