KR20030059575A - 칩 스케일 패키지 - Google Patents

칩 스케일 패키지 Download PDF

Info

Publication number
KR20030059575A
KR20030059575A KR1020020000021A KR20020000021A KR20030059575A KR 20030059575 A KR20030059575 A KR 20030059575A KR 1020020000021 A KR1020020000021 A KR 1020020000021A KR 20020000021 A KR20020000021 A KR 20020000021A KR 20030059575 A KR20030059575 A KR 20030059575A
Authority
KR
South Korea
Prior art keywords
protective layer
insulating protective
solder mask
thickness
scale package
Prior art date
Application number
KR1020020000021A
Other languages
English (en)
Inventor
송경호
Original Assignee
주식회사 다산 씨.앤드.아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 다산 씨.앤드.아이 filed Critical 주식회사 다산 씨.앤드.아이
Priority to KR1020020000021A priority Critical patent/KR20030059575A/ko
Publication of KR20030059575A publication Critical patent/KR20030059575A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

이면에 복수개의 본딩패드들이 형성된 반도체 칩과, 반도체 칩의 이면에 적층되는 절연보호층과, 절연보호층을 관통하여 본딩패드에 일단이 전기적으로 연결되는 배선과, 절연보호층과 접촉하여 적층되며 배선의 타단에 대응하여 개구가 형성된 솔더 마스크와, 개구를 통하여 배선의 타단에 전기적으로 연결되는 솔더 볼을 포함하는 칩 스케일 패키지에 있어서, 절연보호층의 탄성계수는 솔더 마스크의 탄성계수보다 낮으며, 절연보호층의 두께는 적어도 10㎛ 이상인 칩 스케일 패키지이 개시된다. 따라서, 솔더 접합부의 접합신뢰성 문제를 근본적으로 해결함과 동시에 솔더 마스크 또는 절연보호층의 균열을 방지할 수 있게 된다

Description

칩 스케일 패키지{Chip scale package}
본 발명은 칩 스케일 패키지(Chip Scale Package)에 관한 것으로, 더욱 상세하게는 반도체 칩의 하부에 위치하는 절연보호층의 두께를 일정한 두께 이상으로 형성하고 솔더 마스크의 탄성계수보다 낮은 탄성계수를 갖도록 하여 솔더 접합부의 신뢰성을 향상시킨 칩 스케일 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩을 리드 프레임(lead frame)에 의하여 지지하고 이를 외부 기판 등에 장착하여, 반도체 칩과 외부 기판을 연결하는 기능을 한다. 이러한 반도체 패키지는 반도체 칩과, 반도체 칩과 회로 기판의 연결 통로로 작용하는 리드를 가지는 리드 프레임과, 리드와 반도체 칩을 연결하는 본딩 와이어와, 반도체 칩, 리드 프레임 및 본딩 와이어를 밀봉하여 보호하는 밀봉 수지를 구비하여 이루어진다.
이와 같은 반도체 패키지는 그 구조나 기능에 따라 칩-온-보드(chip on board) 패키지, 볼 그리드 어레이(ball grid array; BGA) 패키지 등 여러 가지로 구분된다.
특히, 집적 회로 등에 사용되는 패키지의 한 종류로서 칩 크기와 같거나 약간 큰 패키지를 칩 스케일 패키지(Chip Scale Package; CSP)라 부르며, 이들은 여러 종류가 있다. 칩 스케일 패키지는 칩 표면에 각 패드 간에 매우 가깝게 이웃하고 있는 본드 패드를 인쇄회로기판에 실장을 용이하게 하고, 또한 이들을 표준화시키기 위하여 본드 패드 위에 절연층을 형성하고, 그 위에 전기적인 도선을 재배치시키며, 그 끝단에 패드를 만들고, 그 위에 솔더 볼을 얹어서 만든다. 또한, 칩과 크기가 같고, 면이 평면이고 사각이며, 그 한쪽에 범프라 불리는 작은 돌출부 또는 솔더 볼로 이루어진 것을 플립 칩(flip chip)이라고 한다. 이 범프는 칩의 회로와인쇄회로기판 간의 전기적인 연결을 해 주는 기능을 갖고 있다.
칩 스케일 패키지에 있어서, 가장 중요한 것은 솔더 볼과 배선과의 솔더 접합의 신뢰성을 확보하는 것이다.
일반적으로 절연보호층의 탄성계수가 솔더 마스크의 탄성계수보다 낮은 경우에는 온도상승 등에 의한 응력발생으로 솔더 마스크 또는 솔더 마스크와 절연보호층에 균열이 발생하게 된다. 이와 같이 균열이 발생하게 되면, 균열이 진전되어 반도체 칩을 보호하는 기능을 상실하며, 심한 경우 배선이 끊어지기도 한다.
이를 방지하기 위하여 절연보호층의 탄성계수가 솔더 마스크의 탄성계수보다 크거나 대략 비슷한 재질을 이용하는 경우에는 실장 후에 열응력에 의해 솔더 볼과 배선과의 솔더 접합부에서의 접합신뢰성에 영향을 주게 된다.
따라서, 본 발명의 목적은 절연보호층과 솔더 마스크의 탄성계수의 차이에도 불구하고 솔더 접합부의 접합신뢰성을 확보함과 동시에 솔더 마스크와 절연보호층에서의 균열을 방지할 수 있는 칩 스케일 패키지를 제공하는데 있다.
본 발명의 다른 목적과 특징들은 이하에 서술되는 본 발명의 바람직한 실시예를 통하여 명확하게 제공될 것이다.
도 1은 본 발명에 적용되는 칩 스케일 패키지의 일실시예를 도시한 부분 단면도이다.
도 2는 본 발명에 적용되는 칩 스케일 패키지의 다른 실시예를 도시한 부분 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 반도체 칩2: 본딩패드
3: 절연보호층4: 솔더 볼
5: 개구9: 배선
10: 솔더 마스크
본 발명에 따르면, 이면에 복수개의 본딩패드들이 형성된 반도체 칩과, 반도체 칩의 이면에 적층되는 절연보호층과, 절연보호층을 관통하여 본딩패드에 일단이 전기적으로 연결되는 배선과, 절연보호층과 접촉하여 적층되며 배선의 타단에 대응하여 개구가 형성된 솔더 마스크와, 개구를 통하여 배선의 타단에 전기적으로 연결되는 솔더 볼을 포함하는 칩 스케일 패키지에 있어서, 절연보호층의 탄성계수는 솔더 마스크의 탄성계수보다 낮으며, 절연보호층의 두께는 적어도 10㎛ 이상인 칩 스케일 패키지가 개시된다.
바람직하게, 절연보호층의 탄성계수는 1.8GPa 이내이고, 솔더 마스크의 탄성계수는 0.5 내지 4GPa이다.
선택적으로, 솔더 볼은 UBM(Under Bumper Metal)을 개재하여 배선에 연결될 수 있으며, 바람직하게, UBM은 니켈, 구리, 니켈-인, 금, 은, 코발트, 팔라듐 및 백금으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 조합이다.
또한, 솔더마스크의 두께는 10mm 이상이며, 절연보호층의 두께가 10 내지 30 ㎛일 때 솔더 마스크의 두께는 절연보호층 두께의 1/2 이상이며, 절연보호층의 두께가 30㎛보다 클 때 솔더 마스크의 두께는 절연보호층 두께의 1/3이상이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 설명한다.
도 1은 본 발명에 적용되는 칩 스케일 패키지의 일실시예를 도시한 부분 단면도이다.
도시된 바와 같이, 이면에 복수개의 본딩패드들(2)이 형성된 반도체 칩(1)과, 반도체 칩(1)의 이면에 적층되는 절연보호층(패시베이션; 3)과, 절연보호층(3)을 관통하여 본딩패드(2)에 일단이 전기적으로 연결되는 배선(9)과, 절연보호층(3)과 접촉하여 적층되며 배선의 타단에 대응하여 개구(5)가 형성된 솔더 마스크(10)와, 개구(5)를 통하여 배선의 타단에 전기적으로 연결되는 솔더 볼(4)을 포함한다.
본 발명에 따르면, 절연보호층(3)의 탄성계수는 솔더 마스크(10)의 탄성계수보다 낮으며, 절연보호층(3)의 두께는 적어도 10㎛ 이상이다. 또한, 솔더마스크의 두께는 10mm 이상이며, 절연보호층의 두께가 10 내지 30 ㎛일 때 솔더 마스크의 두께는 절연보호층 두께의 1/2 이상이며, 절연보호층의 두께가 30㎛보다 클 때 솔더 마스크의 두께는 절연보호층 두께의 1/3 이상인 것이 바람직하다.
이와 같이 절연보호층의 탄성계수가 낮은 재료로 사용하고 이때 사용되는 솔더 마스크의 탄성계수는 절연보호층보다 높은 재질을 적용함으로서, 일반적으로 씨에스피(CSP)등에서 사용되는 절연보호층의 탄성계수가 수 GPa로 매우 높아서 발생되는 솔다 접합부의 신뢰성 문제를 근본적으로 해결할수 있다.
동시에 절연보호층의 탄성계수가 솔더 마스크의 탄성계수보다 낮아서 발생하는 솔더 마스크 또는 절연보호층의 균열은 절연보호층의 두께를 적어도 10㎛ 이상으로 형성함으로서 방지할 수 있게 된다.
바람직하게, 본 발명에 따르면, 절연보호층의 탄성계수는 1.8GPa 이내이고, 솔더 마스크의 탄성계수는 0.5 내지 4GPa에서 적절하게 선택될 수 있다.
도 2는 본 발명에 적용되는 칩 스케일 패키지의 다른 실시예를 도시한 부분 단면도이다.
도 1의 일실시예와 대부분 동일하며, 솔더 볼(4)이 UBM(Under Bumper Metal; 6)을 개재하여 배선(9)에 연결된다.
이와 같이 UBM(6)을 적용함으로서 주석성분의 솔더 볼(4)과 구리 배선(9)이 직접 접촉함으로서 이 부분이 취약하여 열응력에 의해 크랙이 발생하는 것을 방지할 수 있다.
바람직하게, UBM(6)은 니켈, 구리, 니켈-인, 금, 은, 코발트, 팔라듐 및 백금으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 조합으로 이루어진다.
이상에서는 본 발명의 바람직한 실시예를 중심으로 서술하였으나, 당업자의 여러 가지의 변형이 가능함을 물론이다. 이러한 변형들은 본 발명의 개념을 벗어나지 않는 범위내에서 본 발명에 속하는 것은 당연하다.
이상에서 설명한 바와 같이, 절연보호층의 탄성계수를 낮은 것으로 사용하고 그 위에 사용하는 솔더마스크의 탄성계수가 절연보호층보다 높은 재질을 적용함으로서, 절연보호층의 탄성계수가 커서 발생하는 솔더 접합부의 접합신뢰성 문제를 근본적으로 해결함과 동시에 절연보호층을 일정한 두께 이상으로 형성하고 솔더마스크 층의 두께를 조절함으로서 절연보호층의 탄성계수가 솔더 마스크의 탄성계수보다 낮아서 발생하는 솔더 마스크 또는 절연보호층의 균열을 방지할 수 있게 된다.
더욱이, 선택적으로 솔더 볼과 배선 사이에 UBM을 개재함으로서 주석성분의 솔더 볼과 구리 배선이 직접 접촉함으로서 이 부분이 취약하여 열응력에 의해 크랙이 발생하는 것을 방지할 수 있다.

Claims (6)

  1. 이면에 복수개의 본딩패드들이 형성된 반도체 칩과, 상기 반도체 칩의 이면에 적층되는 절연보호층과, 상기 절연보호층을 관통하여 상기 본딩패드에 일단이 전기적으로 연결되는 배선과, 상기 절연보호층과 접촉하여 적층되며 상기 배선의 타단에 대응하여 개구가 형성된 솔더 마스크와, 상기 개구를 통하여 상기 배선의 타단에 전기적으로 연결되는 솔더 볼을 포함하는 칩 스케일 패키지에 있어서,
    상기 절연보호층의 탄성계수는 상기 솔더 마스크의 탄성계수보다 낮으며, 상기 절연보호층의 두께는 적어도 10㎛ 이상인 칩 스케일 패키지.
  2. 제 1 항에 있어서, 상기 절연보호층의 탄성계수는 1.8GPa 이내이고, 상기 솔더 마스크의 탄성계수는 0.5 내지 4GPa인 칩 스케일 패키지.
  3. 제 1 항에 있어서, 상기 솔더 볼은 UBM(Under Bumper Metal)을 개재하여 상기 배선에 연결되는 칩 스케일 패키지.
  4. 제 3 항에 있어서, 상기 UBM은 니켈, 구리, 니켈-인, 금, 은, 코발트, 팔라듐 및 백금으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들의 조합인 칩 스케일 패키지.
  5. 제 1 항에 있어서, 상기 솔더마스크의 두께는 10mm 이상인 칩 스케일 패키지.
  6. 제 5 항에 있어서, 상기 절연보호층의 두께가 10 내지 30 ㎛일 때 상기 솔더 마스크의 두께는 상기 절연보호층 두께의 1/2 이상이며, 상기 절연보호층의 두께가 30㎛보다 클 때 상기 솔더 마스크의 두께는 상기 절연보호층 두께의 1/3 이상인 칩 스케일 패키지.
KR1020020000021A 2002-01-02 2002-01-02 칩 스케일 패키지 KR20030059575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020000021A KR20030059575A (ko) 2002-01-02 2002-01-02 칩 스케일 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020000021A KR20030059575A (ko) 2002-01-02 2002-01-02 칩 스케일 패키지

Publications (1)

Publication Number Publication Date
KR20030059575A true KR20030059575A (ko) 2003-07-10

Family

ID=32291511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020000021A KR20030059575A (ko) 2002-01-02 2002-01-02 칩 스케일 패키지

Country Status (1)

Country Link
KR (1) KR20030059575A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034118A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 스케일 패키지(csp)
US5858815A (en) * 1996-06-21 1999-01-12 Anam Semiconductor Inc. Semiconductor package and method for fabricating the same
JPH11168148A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
KR20000059938A (ko) * 1999-03-10 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
KR20010061888A (ko) * 1999-12-29 2001-07-07 윤종용 와이어 본딩 칩 스케일 패키지
KR20010065116A (ko) * 1999-12-29 2001-07-11 마이클 디. 오브라이언 칩 스케일 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858815A (en) * 1996-06-21 1999-01-12 Anam Semiconductor Inc. Semiconductor package and method for fabricating the same
KR19980034118A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 스케일 패키지(csp)
JPH11168148A (ja) * 1997-12-05 1999-06-22 Sony Corp 半導体装置
KR20000059938A (ko) * 1999-03-10 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
KR20010061888A (ko) * 1999-12-29 2001-07-07 윤종용 와이어 본딩 칩 스케일 패키지
KR20010065116A (ko) * 1999-12-29 2001-07-11 마이클 디. 오브라이언 칩 스케일 반도체 패키지

Similar Documents

Publication Publication Date Title
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6198165B1 (en) Semiconductor device
KR100266698B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP4828164B2 (ja) インタポーザおよび半導体装置
US6340793B1 (en) Semiconductor device
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JPH06510396A (ja) 集積回路チップ・キャリア
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR100809698B1 (ko) 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법
US20050062154A1 (en) Electronically grounded heat spreader
US20080237855A1 (en) Ball grid array package and its substrate
US6992380B2 (en) Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
JP5968713B2 (ja) 半導体装置
US7847414B2 (en) Chip package structure
JP2002026073A (ja) 半導体装置およびその製造方法
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
KR20030059575A (ko) 칩 스케일 패키지
CN101615607A (zh) 芯片封装结构
KR100831968B1 (ko) 반도체 패키징 방법 및 이에 의해 제조되는 반도체 패키지
KR20070079654A (ko) 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법
KR100808579B1 (ko) 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application