KR101119473B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101119473B1
KR101119473B1 KR1020090095359A KR20090095359A KR101119473B1 KR 101119473 B1 KR101119473 B1 KR 101119473B1 KR 1020090095359 A KR1020090095359 A KR 1020090095359A KR 20090095359 A KR20090095359 A KR 20090095359A KR 101119473 B1 KR101119473 B1 KR 101119473B1
Authority
KR
South Korea
Prior art keywords
region
substrate
semiconductor device
semiconductor package
pad
Prior art date
Application number
KR1020090095359A
Other languages
English (en)
Other versions
KR20110037791A (ko
Inventor
이성규
Original Assignee
이성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이성규 filed Critical 이성규
Priority to KR1020090095359A priority Critical patent/KR101119473B1/ko
Publication of KR20110037791A publication Critical patent/KR20110037791A/ko
Application granted granted Critical
Publication of KR101119473B1 publication Critical patent/KR101119473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패드가 구비된 제1영역과 상기 제1영역과 다른 위치에 제2영역이 구비된 반도체 소자와; 상기 패드에 대응되는 위치에 돌출부가 형성된 회로패턴을 구비하는 기판과, 상기 제1영역에 배치되어 상기 제1영역과 기판을 접착시키며 상기 패드와 돌출부에 각각 접촉되는 도전체를 구비하는 제1접착층, 및 상기 제2영역에 배치되며 상기 제2영역과 기판을 접착시키는 비도전성 재질의 제2접착층을 포함하는 반도체 패키지 및 그 제조방법을 개시한다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자가 실장된 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 패키지(Semiconductor Package)는 반도체 소자를 외부의 물리적, 전기적 충격으로부터 보호하고 반도체 소자를 전자기기와 전기적으로 연결시킴으로써 반도체가 그 기능을 구현하도록 하기 위한 구조를 말하며, 메모리, 주문형 반도체 등 다양한 형태로 구현되고 있다.
이러한 반도체 패키지는 일반적으로 반도체 소자가 실장된 기판의 형태를 가지며, 이러한 반도체 패키지는 전자 기기의 메인 보드에 실장된다.
반도체 소자를 기판에 전기적으로 연결시키는 방법으로 와이어 본딩(wire bonding)과 플립칩 본딩(flip-chip bonding)을 들 수 있다.
와이어 본딩은 반도체 소자를 기판에 연결할 때 와이어를 사용하는 방법으로, 대부분의 일반적인 반도체 패키지에 사용되고 있다.
플립칩 본딩은 와이어를 사용하지 않고 반도체 소자에 볼 형태의 범프를 형 성시킨 다음, 이를 기판에 직접 부착하여 반도체 소자와 기판을 전기적으로 연결하는 방법이다. 플립칩 본딩을 이용한 반도체 패키지는 전기적 연결통로의 길이가 와이어 본딩과 대비하여 훨씬 짧아져 향상된 전기적 성능을 얻을 수 있고, 배선 밀도를 증가시켜 패키지의 크기를 작게 할 수 있는 장점이 있다.
그러나 플립칩 본딩을 이용할 경우, 웨이퍼(wafer) 상에 RDL(Re-Distribution Layer)를 형성하여야 함과 아울러 반도체 소자 상에 범프를 형성시키는 공정이 추가적으로 수행되어야 하므로 비용이 증가한다. 아울러, 기판의 배선 밀도를 증가시키기 위한 공정의 증가 또한 비용 상승의 원인이 된다.
이와 같이, 플립칩 본딩을 이용한 반도체 패키지는 그 성능의 우수성에도 불구하고 고비용이 소요되는 문제로 인하여 널리 이용되지 못하고 있는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 간단한 구조로서 저비용으로 제조 가능하면서도 우수한 전기적 성능을 갖는 반도체 패키지의 구조 및 그 제조방법을 제공하기 위한 것이다.
상기한 과제를 실현하기 위해 본 발명은 패드가 구비된 제1영역과 상기 제1영역과 다른 위치에 제2영역이 구비된 반도체 소자와, 상기 패드에 대응되는 위치에 돌출부가 형성된 회로패턴을 구비하는 기판과, 상기 제1영역에 배치되어 상기 제1영역과 기판을 접착시키며 상기 패드와 돌출부에 각각 접촉되는 도전체를 구비하는 제1접착층, 및 상기 제2영역에 배치되며 상기 제2영역과 기판을 접착시키는 비도전성 재질의 제2접착층을 포함하는 반도체 패키지를 개시한다.
상기 반도체 소자는 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼로 형성될 수 있다.
상기 제1접착층은 이방성 전도 필름(ACF; Anisotropic Conductive Film) 또는 이방성 전도 페이스트(Anisotropic Conductive Paste)으로 구현되며, 상기 제2접착층은 비전도성 필름(NCF; Non-Conductive Film) 또는 비전도성 페이스트(Non-Conductive Paste)으로 구현될 수 있다.
상기 제2접착층은 상기 제2영역 중 일부 면적에 대응되는 크기를 가질 수 있다.
한편, 본 발명은 패드가 구비된 제1영역과, 상기 제1영역과 다른 위치에 제2영역이 구비된 반도체 소자를 구비하는 반도체 패키지의 제조 방법에 있어서, 기판의 일면에 회로패턴을 형성하는 단계와, 상기 회로패턴의 일면에 돌출부를 형성시키는 단계, 및 도전체가 구비된 제1접착필름으로 상기 도전체가 상기 패드와 돌출부에 접촉되도록 상기 제1영역과 기판을 접착시키고, 비도전성 재질의 제2접착필름으로 상기 제2영역과 기판을 접착시키는 단계를 포함하는 반도체 패키지의 제조방법을 개시한다.
본 발명에 의하면, 와이어 본딩용 웨이퍼를 반도체 소자로 사용함으로써 제조 비용을 절감하였으며, 반도체 소자와 기판을 부착하기 위한 구조로서 도전체를 갖는 접착 물질을 사용하여 전기적 연결 통로의 길이를 감소시킴으로써 우수한 전기적 성능을 얻을 수 있다.
또한, 본 발명은 기판의 회로패턴에 돌출부를 형성시킴으로써 플립칩 본딩에 대비하여 간단한 제조 공정을 통하여 기판과 반도체 소자 사이의 전기적 연결의 안정성을 향상시킬 수 있다.
또한, 본 발명은 플립칩 본딩과 같이 기판의 재배선 공정을 추가하지 않고 본딩용 범프를 추가하지 않아도 되기 때문에 그에 따른 비용 절감 효과를 가질 수 있다.
또한, 반도체의 패드가 구비된 영역을 제외한 영역은 비교적 저렴한 비도전성 재질의 접착필름(또는 페이스트)으로 기판에 부착하여 제조 비용을 감소시킬 수 있다. 아울러, 반도체 소자와 기판이 접착 면적을 최소화함으로써, 제조 공정 상에 있어서 반도체 패키지의 열변형에 대한 대응력을 향상시킬 수 있다.
이하, 본 발명에 관련된 반도체 패키지 및 그 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
도 1 내지 도 7은 본 발명의 일실시예와 관련된 반도체 패키지의 제조공정을 나타내는 도면들이다.
도 1을 참조하면, 기판(110)에 회로패턴(120)을 형성시킨다. 기판(110)은 반도체 소자(140, 도 5 참조)를 지지함과 아울러 전기 신호를 전달하기 위한 매개체로서의 기능을 하기 위한 것이다. 기판(110)은 절연성 재질로 형성되며, 에폭시 수지, 페놀 수지, 폴리이미드 등의 재질로 형성될 수 있다.
도 8은 본 발명과 관련된 반도체 패키지에 적용되는 반도체 소자의 일 예를 나타내는 사시도이다.
본 실시예에 의하면, 반도체 소자(140, 또는 반도체 칩, 웨이퍼 등)로서 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼가 사용된다. 플립칩 본딩용 웨이퍼는 웨이퍼 상에 RDL(Re-Distribution Layer)를 형성하여야 함과 아울러 반도체 소자 상에 범프를 형성시키는 공정이 추가적으로 수행되어야 하므로 제조 비용이 증가하게 된다.
본 발명에서는 제조 비용의 감소를 위하여 도 8과 같은 저가의 와이어 본딩용 웨이퍼를 사용하였다. 물론, 플립칩 본딩용으로 만들어져 있는 웨이퍼의 사용도 가능하다 할 것이다.
반도체 소자(140)의 일면에는 제1영역(Ⅰ)과, 제1영역(Ⅰ)과 다른 위치에 형성된 제2영역(Ⅱ)이 구비된다. 제1영역(Ⅰ)은 반도체 소자(140)의 중앙 영역에 형성되며, 제2영역(Ⅱ)은 제1영역(Ⅰ)의 주변을 한정하도록 형성될 수 있다.
제1영역(Ⅰ)에는 기판(110)과의 전기적 연결을 위한 복수의 패드(141)들이 구비되어 있다. 본 실시예에 의하면, 패드(141)들은 2열의 형태로서 사이에 일정 간격을 갖도록 배열되어 있다.
다시 도 1을 참조하면, 기판(110) 상에 형성된 도전성 물질을 일정 패턴을 갖도록 에칭하여 회로패턴(120)을 형성시킨다.
회로패턴(120)을 형성시키기 전 또는 후, 기판(110) 상에 비아홀(111)을 형성시킨다. 비아홀(111)은 기판(110)의 양면을 전기적으로 도통시키기 위한 것으로서, 기판(110)을 드릴, 레이저 드릴로 가공하거나 플라즈마 또는 약품에 의한 에칭함으로써 형성될 수 있다.
다음으로, 도 2와 같이 회로패턴(120)의 일면에 돌출부(121)를 형성시킨다. 돌출부(121)는 반도체(140)의 실장치 패드(141)의 위치에 대응되는 위치에 형성된다.
본 실시예에 의하면,회로패턴(120)의 일부 영역을 에칭하여 일정 두께의 단차(t)를 형성시킴으로써 돌출부(121)를 형성시켰다. 다만, 돌출부(121)는 이러한 방법 이외에도 애디티브 방식으로 도금을 실시함에 의하여 형성될 수 있다.
다음으로, 도 3과 같이 돌출부(121)의 표면에 산화 방지를 위한 산화 방지 층(122)을 형성시킬 수 있다. 산화 방지층(122)은 금(Au), 은(Ag), 주석(Sn)과 같은 물질을 돌출부(121)의 표면에 도금 처리함으로써 형성될 수 있다.
그리고, 회로패턴(120)의 표면을 보호하기 위하여 회로패턴(120)의 표면을 산화 처리할 수 있다. 산화 처리에 의하여 회로패턴(120)의 표면에는 산화 피막(123)이 형성된다. 이러한 산화 피막(123)은 회로패턴(120)의 보호 이외에도 회로패턴(120)과 몰드(160, 도 9 참조) 또는 접착 필름(130, 또는 페이스트)과의 접착력을 향상시키는 기능을 한다.
다음으로, 도 4와 같이 회로패턴(120)의 일면에 제1접착필름(130)과 제2접착필름(230)들을 위치시킨다. 제1 및 제2접착필름(130,140)은 페이스트(paste)로 대체 가능하며, 이하에서는 접착필름을 사용하는 것을 기초로 설명하기로 한다.
제1접착필름(130)은 반도체 소자(140)의 실장시 반도체 소자(140)의 제1영역(Ⅰ)에 대응되는 위치에 놓이게 된다. 제1접착필름(130)은 반도체 소자(140)의 제1영역(Ⅰ)과 기판(110)을 접착시키고, 반도체 소자(140)와 기판(110)을 전기적으로 연결하기 위한 것이다.
제1접착필름(130)은 비도전성 재질의 접착 물질로 형성되며, 내부에 도전체(131)들이 복수로 배열된다. 도전체(131)들은 입자 형태로 형성될 수 있으며, 그 밖에 로드 형태를 가질 수 있다. 이하에서는 도전체(131)를 도전 입자(131)라 지칭하기로 한다.
도전입자(131)들은 접착 필름(130)의 내부에 일정한 간격을 갖도록 복수로 배열된다. 접착 필름(130)의 일 형태로서 이방전도성 물질이 사용될 수 있으며, 본 실시예에서는 이방전도성 필름(ACF: An-isotropic Conductive Film)이 사용되었다.
제2접착필름(230)들은 반도체 소자(140)의 실장시 반도체(140)의 제2영역(Ⅱ)에 대응되는 위치에 놓이게 된다. 즉, 제2접착필름(230)들은 제1접착필름(130)의 외부에 각각 놓일 수 있다. 제2접착필름(230)은 반도체 소자(140)의 제2영역(Ⅱ)과 기판(110)을 접착시키기 위한 것으로서, 비도전성 재질의 접착 물질로 형성된다.
특히, 본 실시예와 같이 반도체 소자(140)의 중앙 영역에 패드(141)들이 배열되어 있는 경우, 제2접착필름(230)들은 위와 같은 접착 기능을 함과 아울러 반도체 소자(140)의 접착 과정에서 반도체 소자(140)가 좌우로 기울어지는 것을 방지한다. 즉, 반도체 소자(140)의 접착시 반도체 소자(140)의 수평 자세를 유지시키는 기능도 함께 수행한다 할 것이다.
제2접착필름(230)들은 반도체 소자(140)의 제2영역(Ⅱ) 전체를 기판에 부착시키도록 구성될 수도 있으나, 본 실시예에 따르면 제2접착필름(230)들은 제2영역(Ⅱ) 중 일부 면적만을 기판(110)에 부착시키도록 구성된다. 예를 들어, 제2접착필름(230)들은 도 8에 도시된 접착 면적(Ⅲ)에 해당하는 부분만 접착시키기 위한 크기와 위치를 갖는다.
제2영역(Ⅱ)의 일부 면적 만이 기판(110)에 부착되는 경우, 제2영역(Ⅱ)의 나머지 부분은 기판(110)에 접착되지 않게 된다. 이는 반도체 소자(140)와 기판(110)의 접착 면적을 최소화함으로써, 반도체 소자(140)와 기판(110)의 열팽창 계수(CTE)의 차이로 인해 박리 현상으로 인한 불량이 발생하는 것을 방지하기 위함 이다.
다음으로, 도 5와 같이 제1 및 제2접착필름(130,230)에 부착되어 있는 보호 필름들(132,232)을 벗겨 내고, 제1 및 제2접착필름(130,230)의 일면에 반도체 소자(140)를 위치시킨다.
반도체 소자(140)의 패드(141)에는 회로패턴(142)이 연결되며, 회로패턴(142)의 표면에는 회로패턴(142)을 보호하기 위한 보호층(143)이 형성될 수 있다. 여기서 보호층(143)은 패드(141)의 주변을 한정하도록 회로패턴(142)에 형성된다.
반도체 소자(140)를 접착 필름(130) 상에 위치시킬 때, 반도체 소자(140)의 패드(141)와 기판(110)의 돌출부(121)가 서로 대응하는 위치에서 마주볼 수 있도록 반도체 소자(140)를 위치시킨다.
다음으로, 도 6과 같이 반도체 소자(140)와 기판(110)을 열압착하여 반도체 소자(140)와 기판(110)을 접착시킨다. 반도체 소자(140)와 기판(110) 사이에 위치한 제1 및 제2접착필름(130,230)이 열에 의하여 용융된 후 경화되게 되며, 이에 따라 반도체 소자(140)와 기판(110)이 접착되게 된다. 앞서 설명된 바와 같이, 반도체 소자(140)의 제1영역(Ⅰ)은 제1접착필름(130)에 의해 기판(110)에 접착되며, 반도체 소자(140)의 제2영역(Ⅱ)은 제2접착필름(230)에 의해 기판(110)에 접착되게 된다.
이 과정에서, 복수의 도전입자(131)들 중 적어도 하나의 도전입자(131)가 패드(141)와 돌출부(121)에 각각 접촉하게 된다. 도전입자(131)는 패드(141)와 돌출 부(121)에 각각 접촉됨으로써, 반도체 소자(140)의 회로패턴(142)과 기판(110)의 회로패턴(120)을 전기적으로 연결시킨다.
본 발명에 의한 반도체 패키지는 기판(110)의 회로패턴(120)에 돌출부(121)가 형성된 구조를 가짐으로써, 기판(110)과 반도체 소자(140)의 전기적 접속이 보다 안정적으로 이루어질 수 있도록 한다. 예를 들어, 반도체 소자(140)의 보호층(143)은 패드(141)에 대하여 일정 깊이의 단차(d)를 형성하며, 이러한 단차(d)는 도전입자(131)가 패드(141)에 접촉되지 못하게 하는 하나의 요인이 될 수 있다. 돌출부(121)는 도전입자(131)가 패드(141)에 안정적으로 접촉될 수 있도록 도전입자(131)의 접촉을 가이드하는 기능을 한다.
참고로, 기판(110)은 와이어 본딩용 웨이퍼, 즉 반도체 소자(140)에 대응되는 크기를 갖거나, 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기로 형성될 수 있다. 기판(110)이 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기를 갖는 경우, 기판(110)과 웨이퍼의 접착 후 절단하는 공정이 추가될 것이다.
다음으로, 도 7과 같이 기판(110)의 타면에 솔더볼(150)을 충전시킨다. 솔더볼(150)은 반도체 패키지를 다른 기판에 실장하도록 하기 위한 것으로서, 솔더볼(150)은 비아홀(111)이 내부로 충전되어 기판(110)의 회로패턴(120)에 연결된다. 이와 같이, 솔더볼(150)의 충전 단계는 도 1과 같은 회로패턴(120)의 형성 단계에서 행하여지는 것도 가능하다 할 것이다.
여기서. 기판(110)에 솔더볼(150)의 접착을 위한 접착 패드(151)가 추가적으로 구비될 수 있다. 솔더볼(150)의 충전시 솔더볼(150)이 접착 패드(151)에 부착됨 에 따라 솔더볼(150)은 안정적으로 자리매김될 수 있다.
이와 같이 기판(110)의 일면에 산화 처리된 회로패턴(120)을 형성시키고, 이를 기판(110) 타면의 솔더볼(150)로 연결하는 구조에 의하면, 회로패턴(120)을 땜납으로부터 보호하기 위한 솔더 레지스트의 적층과 같은 추가적인 공정이 필요치 않게 되며, 이에 따라 보다 단순한 제조공정과 간단한 구조의 반도체 패키지가 제공될 수 있다.
도 9는 본 발명과 관련된 반도체 패키지에 적용되는 반도체 소자의 다른 예를 나타내는 사시도이다.
본 실시예에 의하면, 제2영역(Ⅱ)이 반도체 소자(140)의 중앙 영역에 형성되고, 제1영역(Ⅰ)이 제2영역(Ⅱ)의 주변을 한정하도록 형성된다. 제1영역(Ⅰ)에 기판과의 전기적 연결을 위한 복수의 패드(141)들이 배치된다. 패드들(141)은 제2영역(Ⅱ)의 주변을 따라 배열되며, 이러한 배열은 소위 '주변 배열'이라 불릴 수 있다.
이러한 경우, 앞서 설명된 제2접착필름(230)이 반도체 소자(140) 중앙 영역의 제2영역(Ⅱ)에 위치하며, 제1접착필름(130)이 그 외곽의 제1영역(Ⅰ)에 위치하게 될 것이다.
도 10은 이상에서 설명된 바와 같은 제조공정에 의하여 제조된 반도체 패키지의 일예를 나타내는 도면이다.
반도체 패키지는 제1영역(Ⅰ)과 제2영역(Ⅱ)이 구비된 반도체 소자(140)와, 돌출부(121)가 형성된 회로패턴(120)을 구비하는 기판(110)과, 반도체 소자(140)의 제1영역(Ⅰ)과 기판(110)을 접착시키는 제1접착층(130')과, 반도체 소자(140)의 제2영역(Ⅱ)과 기판(110)을 접착시키는 제2접착층(230')들을 포함한다. 여기서, 제1접착층(130')과 제2접착층(230')은 앞서 설명된 제1접착필름(130)과 제2접착필름(230)에 의해 형성된다.
인쇄회로기판(110)의 일면에는 반도체 소자(140)를 외부로부터 보호하기 위한 몰드(160)가 구비될 수 있다. 몰드(160)는 합성 수지 재질로 형성될 수 있으며, 반도체 소자(140)를 덮도록 형성된다.
이와 같은, 반도체 패키지(100)는 솔더볼(150)에 의하여 다른 기판, 예를 들면 전자기기의 메인 기판(200)에 실장될 수 있다.
본 발명에 따르면, 와이어 본딩용 웨이퍼를 반도체 소자(140)로 사용함으로써 제조 비용을 절감하였다. 그리고, 반도체 소자(140)와 기판(110)의 부착하기 위한 구조로서 도전입자(131)를 갖는 제1접착필름(130)을 사용하여, 전기적 연결 통로의 길이를 감소시킴으로써 우수한 전기적 성능을 얻을 수 있다.
또한, 기판(110)의 회로패턴(120)에 돌출부(121)를 형성시킴으로써, 간단한 제조 공정을 통하여 기판(110)과 반도체 소자(140) 사이의 전기적 연결의 안정성을 향상시킬 수 있다. 그리고, 플립칩 본딩과 같이 기판의 배선 밀도를 증가시키지 않아도 되기 때문에 그에 따른 비용 절감 효과 또한 가질 수 있다.
아울러, 패드(141)가 구비된 영역을 제외한 영역, 즉 제2영역(Ⅱ)은 비교적 저렴한 비도전성 재질의 제2접착필름으로 부착하여 제조 비용을 감소시켰다. 또한, 제2영역(Ⅱ)의 일부만을 기판(110)과 접착시켜 반도체 소자(140)와 기판(110)의 접 착 면적을 감소시킴으로써, 반도체 소자(140)와 기판(110)의 열팽창 계수(CTE)의 차이로 인해 반도체 소자(140)와 기판(110) 사이에 박리 현상이 발생하는 것을 방지할 수 있다.
이상에서 설명한 반도체 패키지 및 그 제조방법은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
도 1 내지 도 7은 본 발명의 일실시예와 관련된 반도체 패키지의 제조공정을 나타내는 도면.
도 8은 본 발명과 관련된 반도체 패키지에 적용되는 반도체 소자의 일 예를 나타내는 사시도.
도 9는 본 발명과 관련된 반도체 패키지에 적용되는 반도체 소자의 다른 예를 나타내는 사시도.
도 10은 본 발명의 일실시예와 관련된 반도체 패키지를 나타내는 도면.

Claims (6)

  1. 패드가 구비된 제1영역과, 상기 제1영역과 다른 위치에 제2영역이 구비된 반도체 소자;
    상기 패드에 대응되는 위치에 돌출부가 형성된 회로패턴을 구비하는 기판;
    상기 제1영역에 배치되어 상기 제1영역과 기판을 접착시키며, 상기 패드와 돌출부에 각각 접촉되는 도전체를 구비하는 제1접착층; 및
    상기 제2영역에 배치되며, 상기 제2영역과 기판을 접착시키는 비도전성 재질의 제2접착층을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 소자는 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼로 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1접착층은 이방성 전도 필름 또는 이방성 전도 페이스트으로 구현되며,
    상기 제2접착층은 비전도성 필름 또는 비전도성 페이스트로 구현되는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제2접착층은 상기 제2영역 중 일부 면적에 대응되는 크기를 갖는 것을 특징으로 하는 반도체 패키지.
  5. 패드가 구비된 제1영역과, 상기 제1영역과 다른 위치에 제2영역이 구비된 반도체 소자를 구비하는 반도체 패키지의 제조 방법에 있어서,
    기판의 일면에 회로패턴을 형성하는 단계;
    상기 회로패턴의 일면에 돌출부를 형성시키는 단계; 및
    도전체가 구비된 제1접착필름으로 상기 도전체가 상기 패드와 돌출부에 접촉되도록 상기 제1영역과 기판을 접착시키고, 비도전성 재질의 제2접착필름으로 상기 제2영역과 기판을 접착시키는 단계를 포함하는 반도체 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 기판과 반도체 소자는 상기 제1 및 제2접착필름이 상기 기판과 반도체 소자의 사이에 위치한 상태에서 열압착에 의하여 서로 접착되는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020090095359A 2009-10-07 2009-10-07 반도체 패키지 및 그 제조방법 KR101119473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090095359A KR101119473B1 (ko) 2009-10-07 2009-10-07 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095359A KR101119473B1 (ko) 2009-10-07 2009-10-07 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110037791A KR20110037791A (ko) 2011-04-13
KR101119473B1 true KR101119473B1 (ko) 2012-03-16

Family

ID=44045215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095359A KR101119473B1 (ko) 2009-10-07 2009-10-07 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101119473B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069638A (ko) * 1998-02-11 1999-09-06 윤종용 칩 스케일 패키지 및 그 제조방법
JP2005286028A (ja) 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
KR20070095865A (ko) * 2004-10-18 2007-10-01 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
KR20080084299A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069638A (ko) * 1998-02-11 1999-09-06 윤종용 칩 스케일 패키지 및 그 제조방법
JP2005286028A (ja) 2004-03-29 2005-10-13 Sharp Corp 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
KR20070095865A (ko) * 2004-10-18 2007-10-01 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
KR20080084299A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
KR20110037791A (ko) 2011-04-13

Similar Documents

Publication Publication Date Title
US7061125B2 (en) Semiconductor package with pattern leads and method for manufacturing the same
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7420814B2 (en) Package stack and manufacturing method thereof
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
KR100266698B1 (ko) 반도체 칩 패키지 및 그 제조방법
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100324708B1 (ko) 반도체장치
US20020125556A1 (en) Stacking structure of semiconductor chips and semiconductor package using it
US7863729B2 (en) Circuit board structure embedded with semiconductor chips
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2002026198A (ja) 半導体装置及びその製造方法
KR100699892B1 (ko) 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
US6992380B2 (en) Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
US20070075415A1 (en) Semiconductor device and semiconductor device production method
US20020179692A1 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
US7847414B2 (en) Chip package structure
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR101083004B1 (ko) 반도체 패키지 및 그 제조방법
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 5

R401 Registration of restoration
LAPS Lapse due to unpaid annual fee