KR101083004B1 - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101083004B1
KR101083004B1 KR1020090001364A KR20090001364A KR101083004B1 KR 101083004 B1 KR101083004 B1 KR 101083004B1 KR 1020090001364 A KR1020090001364 A KR 1020090001364A KR 20090001364 A KR20090001364 A KR 20090001364A KR 101083004 B1 KR101083004 B1 KR 101083004B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
circuit pattern
substrate
circuit board
semiconductor package
Prior art date
Application number
KR1020090001364A
Other languages
English (en)
Other versions
KR20100082061A (ko
Inventor
이성규
Original Assignee
이성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이성규 filed Critical 이성규
Priority to KR1020090001364A priority Critical patent/KR101083004B1/ko
Publication of KR20100082061A publication Critical patent/KR20100082061A/ko
Application granted granted Critical
Publication of KR101083004B1 publication Critical patent/KR101083004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전기적 연결을 위한 패드들을 구비하는 반도체 소자와; 일면에 상기 반도체 소자가 실장되는 인쇄회로기판; 및 상기 반도체 소자와 인쇄회로기판을 접착시키며, 복수의 도전체들을 구비하는 절연성 재질의 접착층을 포함하고, 상기 인쇄회로기판은, 절연부재의 일면에 형성된 회로패턴; 및 상기 회로패턴의 일면으로부터 돌출 형성되며, 상기 패드에 접촉된 도전체에 접촉되는 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지 및 그 제조방법을 개시한다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 간단한 구조를 통하여 저비용으로도 우수한 전기적 성능을 구현할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 패키지(Semiconductor Package)는 반도체 소자를 외부의 물리적, 전기적 충격으로부터 보호하고 반도체 소자를 전자기기와 전기적으로 연결시킴으로써 반도체가 그 기능을 구현하도록 하기 위한 구조를 말하며, 메모리, 주문형 반도체 등 다양한 형태로 구현되고 있다.
이러한 반도체 패키지는 일반적으로 반도체 소자와, 반도체 소자를 지지하며 전기 신호를 전달하는 역할을 하는 기판과, 반도체 소자를 외부로부터 보호하기 위한 몰드, 및 반도체 패키지를 전자기기의 메인보드에 연결시키기 위한 솔더볼을 포함한다.
반도체 소자를 기판에 전기적으로 연결시키는 방법으로 와이어 본딩(wire bonding)과 플립칩 본딩(flip-chip bonding)을 들 수 있다.
와이어 본딩은 반도체 소자를 기판에 연결할 때 와이어를 사용하는 방법으 로, 대부분의 일반적인 반도체 패키지에 사용되고 있다.
플립칩 본딩은 와이어를 사용하지 않고 반도체 소자에 볼 형태의 범프를 형성시킨 다음, 이를 기판에 직접 부착하여 반도체 소자와 기판을 전기적으로 연결하는 방법이다. 플립칩 본딩을 이용한 반도체 패키지는 전기적 연결통로의 길이가 와이어 본딩과 대비하여 훨씬 짧아져 향상된 전기적 성능을 얻을 수 있고, 배선 밀도를 증가시켜 패키지의 크기를 작게 할 수 있는 장점이 있다.
그러나 플립칩 본딩을 이용할 경우, 웨이퍼(wafer) 상에 RDL(Re-Distribution Layer)를 형성하여야 함과 아울러 반도체 소자 상에 범프를 형성시키는 공정이 추가적으로 수행되어야 하므로 비용이 증가한다. 아울러, 기판의 배선 밀도를 증가시키기 위한 공정의 증가 또한 비용 상승의 원인이 된다.
이와 같이, 플립칩 본딩을 이용한 반도체 패키지는 그 성능의 우수성에도 불구하고 고비용이 소요되는 문제로 인하여 널리 이용되지 못하고 있는 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 간단한 구조로서 저비용으로 제조 가능하면서도 우수한 전기적 성능을 갖는 반도체 패키지의 구조 및 그 제조방법을 제공하기 위한 것이다.
상기한 과제를 실현하기 위해 본 발명은 전기적 연결을 위한 패드들을 구비하는 반도체 소자와; 일면에 상기 반도체 소자가 실장되는 인쇄회로기판; 및 상기 반도체 소자와 인쇄회로기판을 접착시키며, 복수의 도전체들을 구비하는 절연성 재질의 접착층을 포함하고, 상기 인쇄회로기판은, 절연부재의 일면에 형성된 회로패턴; 및 상기 회로패턴의 일면으로부터 돌출 형성되며, 상기 패드에 접촉된 도전체에 접촉되는 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지를 개시한다.
상기 반도체 소자는 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼로 형성될 수 있다. 그리고, 상기 패드와 돌출부는 서로 마주하도록 형성되며, 서로 대응되는 위치에 배열될 수 있다.
상기 접착층은 이방전도성 물질에 의하여 형성되며, 상기 반도체 소자와 인쇄회로기판은 상기 이방전도성 물질이 사이에 위치한 상태에서 열압착에 의하여 서로 접착될 수 있다.
상기 절연부재의 타면에는 상기 인쇄회로기판을 다른 기판에 실장하기 위한 솔더볼이 구비될 수 있으며, 상기 절연부재에는 비아홀이 형성되고, 상기 솔더볼은 상기 비아홀에 충전되어 상기 회로패턴에 연결될 수 있다.
한편 본 발명은 기판의 일면에 회로패턴을 형성하는 단계와; 상기 회로패턴의 일면에 돌출부를 형성시키는 단계; 및 도전체가 구비된 접착 필름을 통해 상기 기판과 반도체 소자를 접착시키는 단계를 포함하고, 상기 기판과 반도체 소자는 상기 도전체가 상기 반도체 소자에 형성된 패드와 상기 돌출부에 각각 접촉되도록 접착되는 것을 특징으로 하는 반도체 패키지의 제조방법을 개시한다.
상기 돌출부는 상기 회로패턴의 일부 영역을 에칭하여 형성된 단차에 의하여 형성될 수 있다.
상기 기판은 상기 와이어 본딩용 웨이퍼에 대응되는 크기로 형성되거나 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기로 형성될 수 있다.
한편 본 발명에 의한 반도체 패키지의 제조방법은 상기 돌출부에 산화 방지를 위한 산화 방지층을 형성하는 단계와, 상기 회로패턴의 표면 보호 및 절연을 위하여 상기 회로패턴의 표면을 산화 처리하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 와이어 본딩용 웨이퍼를 반도체 소자로 사용함으로써 제조 비용을 절감하였으며, 반도체 소자와 기판을 부착하기 위한 구조로서 도전체를 갖는 접착 물질을 사용하여 전기적 연결 통로의 길이를 감소시킴으로써 우수한 전기적 성능을 얻을 수 있다.
또한, 기판의 회로패턴에 돌출부를 형성시킴으로써 플립칩 본딩에 대비하여 간단한 제조 공정을 통하여 기판과 반도체 소자 사이의 전기적 연결의 안정성을 향 상시킬 수 있다.
또한, 플립칩 본딩과 같이 기판의 재배선 공정을 추가하지 않고 본딩용 범프를 추가하지 않아도 되기 때문에 그에 따른 비용 절감 효과를 가질 수 있다.
이하, 본 발명에 관련된 반도체 패키지 및 그 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
도 1 내지 도 7은 본 발명의 일실시예와 관련된 반도체 패키지의 제조공정을 나타내는 도면들이다.
도 1을 참조하면, 기판(110, 절연부재)에 회로패턴(120)을 형성시킨다. 기판(110)은 반도체 소자(140, 도 5 참조)를 지지함과 아울러 전기 신호를 전달하기 위한 매개체로서의 기능을 하기 위한 것이다. 기판(110)은 에폭시 수지, 페놀 수지, 폴리이미드 등의 재질로 형성될 수 있다.
회로패턴(120)은 기판(110)에 형성된 도전성 물질을 일정 패턴을 갖도록 에칭함으로써 형성될 수 있다.
비아홀(111)은 회로패턴(120)을 형성시키기 전 또는 후, 기판(110)에 비아홀(111)을 형성시킬 수 있다. 비아홀(111)은 기판(110)의 양면을 전기적으로 도통시키기 위한 것으로서, 기판(110)을 드릴 또는 레이저 드릴로 가공하여 형성될 수 있다.
다음으로, 도 2와 같이 회로패턴(120)의 일면에 돌출부(121)를 형성시킨다. 돌출부(121)의 형성을 위하여 회로패턴(120)의 일부 영역을 에칭하여 일정 두께의 단차(t)를 형성시킨다. 돌출부(121)는 이러한 방법 이외에도 애디티브 방식으로 도금을 실시함에 의하여 형성될 수 있다.
다음으로, 도 3과 같이 돌출부(121)의 표면에 산화 방지를 위한 산화 방지층(122)을 형성시킬 수 있다. 산화 방지층(122)은 금(Au), 은(Ag), 주석(Sn)과 같은 물질을 돌출부(121)의 표면에 도금 처리함으로써 형성될 수 있다.
그리고, 회로패턴(120)의 표면을 보호하기 위하여 회로패턴(120)의 표면을 산화 처리할 수 있다. 산화 처리에 의하여 회로패턴(120)의 표면에는 산화 피막(123)이 형성된다. 이러한 산화 피막(123)은 회로패턴(120)의 보호 이외에도 회로패턴(120)과 몰드(160, 도 9 참조) 또는 접착 필름(130)과의 접착력을 향상시키는 기능을 한다.
다음으로, 도 4와 같이 회로패턴(120)의 일면에 접착 필름(130)을 위치시킨다. 접착 필름(130)은 기판(110)과 반도체 소자(140, 또는 반도체 칩, 웨이퍼 등)를 접착시키고, 기판(110)과 반도체 소자(140)를 전기적으로 연결하기 위한 것이다.
접착 필름(130)은 절연성 재질의 접착 물질로 형성되며, 내부에 도전체(131)들이 복수로 배열된다. 도전체(131)들은 입자 형태로 형성될 수 있으며, 그 밖에 로드 형태를 가질 수 있다. 이하에서는 도전체(131)를 도전 입자(131)라 지칭하기로 한다.
도전입자(131)들은 접착 필름(130)의 내부에 일정한 간격을 갖도록 복수로 배열된다. 접착 필름(130)의 일 형태로서, 이방전도성 물질{예를 들어, ACF(An- isotropic Conductive Film) 등}이 사용될 수 있다.
다음으로, 도 5와 같이 접착 필름(130)에 부착되어 있는 보호 필름(132)을 벗겨 내고, 접착 필름(130)의 일면에 반도체 소자(140)를 위치시킨다.
본 실시예에 의한 반도체 소자(140)는 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼로 형성된다. 플립칩 본딩용 웨이퍼는 웨이퍼 상에 RDL(Re-Distribution Layer)를 형성하여야 함과 아울러 반도체 소자 상에 범프를 형성시키는 공정이 추가적으로 수행되어야 하므로 제조 비용이 증가하게 된다.
본 발명에서는 저가의 와이어 본딩용 웨이퍼를 사용하여 제조 비용을 절감하였다. 도 8은 와이어 본딩을 위하여 제조된 반도체 소자의 일예를 나타내는 사시도이다.
도 8을 참조하면, 반도체 소자(140)의 일면에는 기판(110)과의 전기적 연결을 위한 복수의 패드(141)들이 형성되어 있다. 패드(141)들은 반도체 소자(140)의 중앙 영역에 일정한 간격을 갖도록 배열될 수 있다.
다시 도 5를 참조하면, 반도체 소자(140)의 패드(141)에는 회로패턴(142)이 연결되며, 회로패턴(142)의 표면에는 회로패턴(142)을 보호하기 위한 보호층(143)이 적층될 수 있다. 여기서 보호층(143)은 패드(141)의 주변을 한정하도록 회로패턴(142)에 적층된다.
반도체 소자(140)를 접착 필름(130) 상에 위치시킬 때, 반도체 소자(140)의 패드(141)와 기판(110)의 돌출부(121)가 서로 대응하는 위치에서 마주볼 수 있도록 반도체 소자(140)를 위치시킨다.
다음으로, 도 6과 같이 반도체 소자(140)와 기판(110)을 열압착하여 반도체 소자(140)와 기판(110)을 접착시킨다. 반도체 소자(140)와 기판(110) 사이에 위치한 접착 필름(130)이 열에 의하여 용융된 후 경화되면서 반도체 소자(140)와 기판(110)이 접착되게 된다.
이 과정에서, 복수의 도전입자(131)들 중 적어도 하나의 도전입자(131)가 패드(141)와 돌출부(121)에 접촉하게 된다. 도전입자(131)는 패드(141)와 돌출부(121)에 각각 접촉됨으로써, 반도체 소자(140)의 회로패턴(142)과 기판(110)의 회로패턴(120)을 전기적으로 연결시킨다.
본 발명은 기판(110)의 회로패턴(120)에 돌출부(121)를 형성시켜 기판과 반도체 소자의 전기적 접속이 보다 안정적으로 이루어질 수 있도록 한다. 예를 들어, 반도체 소자(140)의 보호층(143)은 패드(141)에 대하여 일정 깊이의 단차(d)를 형성하며, 이러한 단차(d)는 도전입자(131)가 패드(141)에 접촉되지 못하게 하는 하나의 요인이 될 수 있다. 돌출부(121)는 도전입자(131)가 패드(141)에 안정적으로 접촉될 수 있도록 도전입자(131)의 접촉을 가이드하는 기능을 한다.
참고로, 기판(110)은 와이어 본딩용 웨이퍼, 즉 반도체 소자(140)에 대응되는 크기를 갖거나, 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기로 형성될 수 있다. 기판(110)이 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기를 갖는 경우, 기판(110)과 웨이퍼의 접착 후 절단하는 공정이 추가될 것이다.
다음으로, 도 7과 같이 기판(110)의 타면에 솔더볼(150)을 충전시킨다. 솔더볼(150)은 반도체 패키지를 다른 기판에 실장하도록 하기 위한 것으로서, 솔더 볼(150)은 비아홀(111)이 내부로 충전되어 기판(110)의 회로패턴(120)에 연결된다. 이와 같이, 솔더볼(150)의 충전 단계는 도 1과 같은 회로패턴(120)의 형성 단계에서 행하여지는 것도 가능하다 할 것이다.
여기서. 기판(110)에 솔더볼(150)의 접착을 위한 접착 패드(151)가 추가적으로 구비될 수 있다. 솔더볼(150)의 충전시 솔더볼(150)이 접착 패드(151)에 부착됨에 따라 솔더볼(150)은 안정적으로 자리매김될 수 있다.
이와 같이 기판(110)의 일면에 산화 처리된 회로패턴(120)을 형성시키고, 이를 기판(110) 타면의 솔더볼(150)로 연결하는 구조에 의하면, 회로패턴을 땜납으로부터 보호하기 위한 솔더 레지스트의 적층과 같은 추가적인 공정이 필요치 않게 되며, 이에 따라 보다 단순한 제조공정과 간단한 구조의 반도체 패키지가 제공될 수 있다.
도 9는 이상에서 설명된 바와 같은 제조공정에 의하여 제조된 반도체 패키지의 일예를 나타내는 도면이다.
도 9를 참조하면, 반도체 패키지(100)는 반도체 소자(140)와, 반도체 소자(140)를 지지하며 전기 신호를 전달하기 위한 인쇄회로기판(110), 및 반도체 소자(140)와 인쇄회로기판(110)을 접착시키기 위한 접착층(130')을 포함한다.
접착층(130')은 앞서 설명된 접착 필름(130)에 의하여 형성되며, 내부의 도전 입자(131) 중 적어도 하나가 반도체 소자(140)의 패드(141)와 인쇄회로기판(110)이 갖는 회로패턴(120)의 돌출부(121)에 접촉된다. 이를 위하여 패드(141)와 돌출부(121)는 앞서 설명된 바와 같이 서로 마주하도록 서로 대응되는 위치에 배열된다.
인쇄회로기판(110)의 일면에는 반도체 소자(140)를 외부로부터 보호하기 위한 몰드(160)가 구비될 수 있다. 몰드(160)는 합성 수지 재질로 형성될 수 있으며, 반도체 소자(140)를 덮도록 형성된다.
이와 같은, 반도체 패키지(100)는 솔더볼(150)에 의하여 다른 기판, 예를 들면 전자기기의 메인 기판(200)에 실장될 수 있다.
본 발명에 따르면, 와이어 본딩용 웨이퍼를 반도체 소자(140)로 사용함으로써 제조 비용을 절감하였다. 그리고, 반도체 소자(140)와 기판(110)의 부착하기 위한 구조로서 도전입자(131)를 갖는 접착 필름(130)을 사용하여, 전기적 연결 통로의 길이를 감소시킴으로써 우수한 전기적 성능을 얻을 수 있다.
또한, 기판(110)의 회로패턴(120)에 돌출부(121)를 형성시킴으로써, 간단한 제조 공정을 통하여 기판(110)과 반도체 소자(140) 사이의 전기적 연결의 안정성을 향상시킬 수 있다. 그리고, 플립칩 본딩과 같이 기판의 배선 밀도를 증가시키지 않아도 되기 때문에 그에 따른 비용 절감 효과 또한 가질 수 있다.
이상에서 설명한 반도체 패키지 및 그 제조방법은 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
도 1 내지 도 7은 본 발명의 일실시예와 관련된 반도체 패키지의 제조공정을 나타내는 도면.
도 8은 와이어 본딩을 위하여 제조된 반도체 소자의 일예를 나타내는 사시도.
도 9는 본 발명의 일실시예와 관련된 반도체 패키지를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 또는 절연부재 120: 회로패턴
121: 돌출부 130: 접착 필름
131: 도전입자 140: 반도체 소자
141: 패드 150: 솔더볼

Claims (10)

  1. 전기적 연결을 위한 패드들을 구비하는 반도체 소자;
    일면에 상기 반도체 소자가 실장되는 인쇄회로기판; 및
    상기 반도체 소자와 인쇄회로기판을 접착시키며, 복수의 도전체들을 구비하는 절연성 재질의 접착층을 포함하고,
    상기 인쇄회로기판은,
    비아홀이 형성되는 절연부재;
    절연부재의 일면에 상기 비아홀을 덮도록 형성된 회로패턴; 및
    상기 회로패턴의 일면으로부터 돌출 형성되며, 상기 패드에 접촉된 도전체에 접촉되는 돌출부 및
    상기 돌출부의 표면에 형성되는 산화 방지층을 포함하고,
    상기 돌출부는 상기 비아홀의 외측에 형성되도록 이루어지는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 소자는 와이어 본딩을 위하여 제조된 와이어 본딩용 웨이퍼로 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 삭제
  4. 제1항에 있어서,
    상기 접착층은 이방전도성 물질에 의하여 형성되며,
    상기 반도체 소자와 인쇄회로기판은 상기 이방전도성 물질이 사이에 위치한 상태에서 열압착에 의하여 서로 접착되는 것을 특징으로 하는 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 절연부재의 타면에는 상기 인쇄회로기판을 다른 기판에 실장하기 위한 솔더볼이 구비되고,
    상기 솔더볼은 상기 절연부재에 형성된 비아홀에 충전되어 상기 회로패턴에 연결되는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 절연부재와 솔더볼의 사이에는 상기 솔더볼의 접착을 위한 접착 패드가 구비되는 것을 특징으로 하는 반도체 패키지.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 기판은 와이어 본딩용 웨이퍼에 대응되는 크기로 형성되거나 복수의 와이어 본딩용 웨이퍼가 배열 가능한 크기로 형성되는 것을 특징으로 하는 반도체 패키지.
  10. 제1항에 있어서,
    상기 회로패턴의 표면 보호 및 절연을 위하여 상기 회로패턴의 표면에 산화 피막이 형성된 것을 특징으로 하는 반도체 패키지.
KR1020090001364A 2009-01-08 2009-01-08 반도체 패키지 및 그 제조방법 KR101083004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090001364A KR101083004B1 (ko) 2009-01-08 2009-01-08 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001364A KR101083004B1 (ko) 2009-01-08 2009-01-08 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100082061A KR20100082061A (ko) 2010-07-16
KR101083004B1 true KR101083004B1 (ko) 2011-11-15

Family

ID=42642270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001364A KR101083004B1 (ko) 2009-01-08 2009-01-08 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101083004B1 (ko)

Also Published As

Publication number Publication date
KR20100082061A (ko) 2010-07-16

Similar Documents

Publication Publication Date Title
KR100714917B1 (ko) 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP5183949B2 (ja) 半導体装置の製造方法
US7420814B2 (en) Package stack and manufacturing method thereof
KR100324708B1 (ko) 반도체장치
JP2007103737A (ja) 半導体装置
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20070054553A (ko) 반도체 패키지 및 그 제조 방법
JP2016076617A (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
US6992380B2 (en) Package for semiconductor device having a device-supporting polymeric material covering a solder ball array area
CN111987078A (zh) 半导体装置及制造半导体装置的方法
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
US20040070080A1 (en) Low cost, high performance flip chip package structure
US6543676B2 (en) Pin attachment by a surface mounting method for fabricating organic pin grid array packages
US20070075415A1 (en) Semiconductor device and semiconductor device production method
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR101083004B1 (ko) 반도체 패키지 및 그 제조방법
KR20090098076A (ko) 플립 칩 패키지
US11418002B2 (en) Electronic package and method for fabricating the same
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee