CN111987078A - 半导体装置及制造半导体装置的方法 - Google Patents

半导体装置及制造半导体装置的方法 Download PDF

Info

Publication number
CN111987078A
CN111987078A CN202010433142.2A CN202010433142A CN111987078A CN 111987078 A CN111987078 A CN 111987078A CN 202010433142 A CN202010433142 A CN 202010433142A CN 111987078 A CN111987078 A CN 111987078A
Authority
CN
China
Prior art keywords
electronic device
bond
wire
conductive pad
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010433142.2A
Other languages
English (en)
Inventor
郑季洋
李在河
裴炳日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Amkor Technology Inc
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN111987078A publication Critical patent/CN111987078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H01L2224/49422—Ball bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

半导体装置及制造半导体装置的方法。一种电子装置结构包含衬底，衬底有邻近于表面的导电结构。导电结构包含多个导电衬垫。第一和第二电子装置安置成邻近于顶表面。第一电子装置插置于第一与第二导电衬垫之间，且第二电子装置插置于第二与第三导电衬垫之间。包含第一键合结构的连续导线结构连接到第一导电衬垫，第二键合结构连接到第二导电衬垫，第三键合结构连接到第三导电衬垫，第一导线部分互连于第一与第二键合结构之间且安置成覆于第一电子装置上方，且第二导线部分互连于第二与第三键合结构之间且安置成位于第二电子装置上方。

Description

半导体装置及制造半导体装置的方法
技术领域
本公开总体上涉及电子装置，并且更具体地说，涉及半导体装置和用于制造半导体装置的方法。
背景技术
现有技术半导体封装体和用于形成半导体封装体的方法是不足的，例如导致成本过高、可靠性下降、性能相对较低或封装体尺寸太大。通过此种方法与本公开相比较并参考附图，常规和传统的方法的另外的局限性和缺点对本领域内的技术人员而言将变得显而易见。
发明内容
在一实例中，一种电子装置结构包括：衬底，所述衬底具有导电结构；电子装置，所述电子装置耦接到所述衬底；以及第一导线结构，所述第一导线结构在至少三个位置中耦接到所述导电结构，其中：所述第一导线结构位于至少两个电子装置上方；并且所述第一导线结构包括连续单个导线结构。
在所述实例中，所述衬底包括：顶表面；以及底表面，所述底表面与所述顶表面相对；所述导电结构邻近于所述顶表面；所述电子装置包括：第一电子装置，所述第一电子装置被安置成在第一位置处邻近于所述顶表面；以及第二电子装置，所述第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面；并且所述第一导线结构包括：第一键合结构，所述第一键合结构连接到所述导电结构的第一部分；第二键合结构，所述第二键合结构连接到所述导电结构的第二部分；第三键合结构，所述第三键合结构连接到所述导电结构的第三部分；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方。
在所述实例中，所述导电结构的所述第一部分包括第一导电衬垫；所述导电结构的所述第二部分包括第二导电衬垫；所述导电结构的所述第三部分包括第三导电衬垫；所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；并且所述第二键合结构与所述第一键合结构的类型不同。
在所述实例中，所述导电结构进一步包括：第四导电衬垫，所述第四导电衬垫接近所述第一导电衬垫；第五导电衬垫，所述第五导电衬垫接近所述第二导电衬垫；以及第六导电衬垫，所述第六导电衬垫接近所述第三导电衬垫；所述电子装置结构进一步包含第二导线结构，所述第二导线结构包括：第四键合结构，所述第四键合结构连接到所述第四导电衬垫；第五键合结构，所述第五键合结构连接到所述第五导电衬垫；第六键合结构，所述第六键合结构连接到所述第六导电衬垫；第三导线部分，所述第三导线部分互连于所述第四键合结构与所述第五键合结构之间并且被安置成位于所述第一电子装置上方；以及第四导线部分，所述第四导线部分互连于所述第五键合结构与所述第六键合结构之间并且被安置成位于所述第二电子装置上方；所述第五键合结构包括与所述第四键合结构不同的键合结构；所述第二导线结构包括第二连续单个导线结构；并且所述电子装置结构进一步包含用于所述第一电子装置的屏蔽结构，并且所述第二电子装置包括所述第一导线结构和所述第二导线结构。
在所述实例中，所述第二键合结构包括压缩键合结构，所述压缩键合结构包括：第一压缩键合部分，所述第一压缩键合部分具有第一斜率；第二压缩键合部分，所述第二压缩键合部分具有第二斜率；以及第三压缩键合部分，所述第三压缩键合部分将所述第一压缩部分电性地和机械地耦接到所述第二压缩部分；在横截面视图中，所述第三压缩键合部分与所述第二压缩键合部分形成钝角；并且所述第三压缩键合部分的厚度小于所述第一压缩部分和所述第二压缩键合部分的厚度。
在所述实例中，所述第一导线结构的所述第二导线部分包括：连接到所述第二键合结构的第一部分，所述第一部分在第一方向上以向上且远离所述第二键合结构延伸；以及连接到所述第一部分的第二部分，所述第二部分在第二方向上朝着所述第二键合结构侧向地往回弯曲。
在另一实例中，一种电子装置结构包括：衬底，所述衬底包括：顶表面；底表面，所述底表面与所述顶表面相对；以及导电结构，所述导电结构邻近于所述顶表面形成并且包括：第一导电衬垫；第二导电衬垫；以及第三导电衬垫；第一电子装置，所述第一电子装置被安置成在第一位置处邻近于所述顶表面；第二电子装置，所述第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面，其中：所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；并且所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；以及第一导线结构，所述第一导线结构包括：第一键合结构，所述第一键合结构连接到所述第一导电衬垫；第二键合结构，所述第二键合结构连接到所述第二导电衬垫；第三键合结构，所述第三键合结构连接到所述第三导电衬垫；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。
在所述另一实例中，所述第二键合结构包括与所述第一键合结构不同的键合类型。
在所述另一实例中，所述第二键合结构包括压缩键合结构，所述压缩键合结构包括：第一压缩键合部分，所述第一压缩键合部分具有第一宽度和第一斜率；第二压缩键合部分，所述第二压缩键合部分具有第二宽度和第二斜率；以及第三压缩键合部分，所述第三压缩键合部分将所述第一压缩键合部分电性地和机械地耦接到所述第二压缩键合部分。
在所述另一实例中，所述第三压缩键合部分的厚度小于所述第一压缩键合部分和所述第二压缩键合部分的厚度。
在所述另一实例中，所述第一宽度大于所述第二宽度。
在所述另一实例中，所述导电结构进一步包括：第四导电衬垫，所述第四导电衬垫接近所述第一导电衬垫；第五导电衬垫，所述第五导电衬垫接近所述第二导电衬垫；以及第六导电衬垫，所述第六导电衬垫接近所述第三导电衬垫；所述电子装置结构进一步包含第二导线结构，所述第二导线结构包括：第四键合结构，所述第四键合结构连接到所述第四导电衬垫；第五键合结构，所述第五键合结构连接到所述第五导电衬垫；第六键合结构，所述第六键合结构连接到所述第六导电衬垫；第三导线部分，所述第三导线部分互连于所述第四键合结构与所述第五键合结构之间并且被安置成覆于所述第一电子装置上方；以及第四导线部分，所述第四导线部分互连于所述第五键合结构与所述第六键合结构之间并且被安置成覆于所述第二电子装置上方，所述第五键合结构包括与所述第四键合结构不同的键合类型；所述第二导线结构包括第二连续单个导线结构；并且所述电子装置结构进一步包含用于所述第一电子装置和所述第二电子装置的屏蔽结构，所述屏蔽结构包括所述第一导线结构和所述第二导线结构。
在所述另一实例中，所述第一导线结构的所述第二导线部分包括：连接到所述第二键合结构的第一部分，所述第一部分在第一方向上向上并远离所述第二键合结构延伸；以及连接到所述第一部分的第二部分，所述第二部分在第二方向上朝着所述第二键合结构侧向地往回弯曲。
在所述另一实例中，所述电子装置结构进一步包括：包封料，所述包封料被安置成覆盖所述衬底的所述顶表面、所述第一电子装置、所述第二电子装置和所述第一导线结构的至少一部分。
在所述另一实例中，所述第一导线结构的一部分暴露在所述包封料的顶部部分外部。
在所述另一实例中，所述第一键合结构包括球键合结构；并且所述第二键合结构包括压缩键合结构。
在又一实例中，一种形成电子装置结构的方法包括：提供衬底，所述衬底包括：顶表面；底表面，所述底表面与所述顶表面相对；以及导电结构，所述导电结构邻近于所述顶表面形成并且包括：第一导电衬垫；第二导电衬垫；以及第三导电衬垫；提供第一电子装置，所述第一电子装置在第一位置处邻近于所述顶表面；提供第二电子装置，所述第二电子装置在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面，其中：所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；并且所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；以及提供第一导线结构，所述第一导线结构包括：第一键合结构，所述第一键合结构连接到所述第一导电衬垫；第二键合结构，所述第二键合结构连接到所述第二导电衬垫；第三键合结构，所述第三键合结构连接到所述第三导电衬垫；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。
在所述又一实例中，提供所述第一导线结构包括：通过将所述第一导线结构压缩键合到所述第二导电衬垫来提供所述第二键合结构，使得所述第二键合结构包括压缩键合结构，所述压缩键合结构具有通过第三压缩键合部分电性地和机械地连接的第一压缩键合部分和第二压缩键合部分，其中：所述第一压缩键合部分包括第一宽度和第一斜率；所述第二压缩键合部分包括第二宽度和第二斜率；所述第一宽度与所述第二宽度不同；并且所述第一斜率与所述第二斜率不同。
在所述又一实例中，所述方法进一步包括提供包封料，所述包封料被安置成覆盖所述衬底的所述顶表面、所述第一电子装置、所述第二电子装置和所述第一导线结构的至少一部分。
在所述又一实例中，提供所述第一导线结构包括：提供包括球键合结构的所述第一键合结构；提供包括压缩键合结构的所述第二键合结构；以及提供包括针脚键合结构的所述第三键合结构；提供所述压缩键合结构包括：提供第一压缩键合部分；提供第二压缩键合部分；提供第三压缩键合部分，所述第三压缩键合部分将所述第一压缩键合部分电性地和机械地耦接到所述第二压缩键合部分；所述第三压缩键合部分比所述第一压缩键合部分和所述第二压缩键合部分薄；并且在横截面视图中，所述第三压缩键合部分与所述第二压缩键合部分形成钝角。
附图说明
图1示出了示例半导体装置的横截面视图。
图2A到2F示出了用于制造示例半导体装置的示例方法的横截面视图。
图3A示出了示出图2C中示出的导线结构包括导线笼的情况的透视图。
图3B和3C分别示出了导电层上的示例导线结构的透视图和平面视图。
图3D示出了示出压缩键合通过毛细管执行的情况的横截面视图。
图4示出了另一个示例半导体装置的横截面视图。
图5A和5B示出了用于制造另一个示例半导体装置的示例方法的横截面视图。
具体实施方式
以下讨论提供了半导体装置和制造半导体装置的方法的各种实例。此类实例是非限制性的，并且所附权利要求的范围不应限于所公开的具体实例。在以下讨论中，术语“实例”和“例如”是非限制性的。
附图展示了总体构造方式，并且可以省略众所周知的特征和技术的描述和细节以避免不必要地模糊本公开。另外，附图中的元件不一定按比例绘制。例如，附图中的元件中的一些元件的尺寸可能相对于其它元件而被放大以有助于改善对本公开中讨论的实例的理解。不同附图中的相同附图标记表示相同元件。
术语“和/或”包含通过“和/或”连接的列表中的任何单个项或所述项的任何组合。如本公开所使用的，单数形式旨在同样包含复数形式，除非上下文另有明确指示。
术语“包括(comprises)”、“包括有(comprising)”、“包含(includes)”和/或“含有(including)”是“开放式”术语并且限定所叙述的特征的存在，但是不排除一个或多个其它特征的存在或添加。
本文中可以使用术语“第一”、“第二”等来描述各种元件，并且这些元件不应受这些术语的限制。这些术语仅用来将一个元件与另一个元件相区分。因此，例如，在不背离本公开的教导的情况下，本公开中讨论的第一元件可以被称为第二元件。
除非另有指定，否则术语“耦接”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接的两个元件。例如，如果元件A耦接到元件B，则元件A可以直接接触元件B或通过中间元件C间接连接到元件B。类似地，术语“之上”或“上”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接的两个元件。应进一步理解，下文适当说明和描述的实例可以具有实例和/或可以在不存在未在本文中具体公开的任何元件的情况下实践。
除其它特征之外，本描述包含封装电子装置结构和相关联的方法，所述封装电子装置结构包括附接到衬底的一个或多个导线结构。在一些实例中，所述导线结构包括覆盖在一对电子装置上的连续单个导线结构，所述连续单个导线结构可以连接到所述衬底。在一些实例中，所述导线结构用第一键合结构连接到第一导电衬垫，延伸以覆于所述第一电子装置上方，用第二键合结构连接到第二导电衬垫，延伸以覆于所述第二电子装置上方，并且用第三键合结构连接到第三导电衬垫。在一些实例中，所述第二键合结构包括针脚键合结构或压缩键合结构，所述针脚键合结构或压缩键合结构促进所述第一电子装置更靠近所述第二电子装置放置。在一些实例中，所述导线结构配置有笼或屏蔽结构以减少例如到或来自所述封装电子装置的电磁干扰的影响。除其它外，所述导线结构的配置降低衬底尺寸要求并且节约制造成本。
更具体地说，在一个实例中，一种电子装置结构包括具有导电结构的衬底。电子装置耦接到所述衬底。第一导线结构在至少三个位置中连接到所述导电结构。所述第一导线结构位于至少两个电子装置上方并且包括连续单个导线结构。在一些实例中，所述电子装置中的一个或多个电子装置包括半导体装置。在其它实例中，所述电子装置中的至少一个电子装置是附接到所述衬底的倒装芯片。
在另一个实例中，一种电子装置结构包括衬底，所述衬底具有顶表面、与所述顶表面相对的底表面和邻近于所述顶表面形成的导电结构。第一电子装置被安置成在第一位置处邻近于所述顶表面，并且第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面。第一导线结构包括：第一键合结构，所述第一键合结构连接到所述导电结构的第一部分；第二键合结构，所述第二键合结构连接到所述导电结构的第二部分；第三键合结构，所述第三键合结构连接到所述导电结构的第三部分；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方。所述第一导线结构包括连续单个导线结构。在一些实例中，包封料可以被安置成覆盖所述衬底的所述顶表面、所述第一电子装置、所述第二电子装置和所述第一导线结构的至少一部分。
在另外的实例中，一种电子装置结构包括衬底，所述衬底具有顶表面、与所述顶表面相对的底表面和邻近于所述顶表面形成的导电结构。所述导电结构包括第一导电衬垫、第二导电衬垫和第三导电衬垫。第一电子装置被安置成在第一位置处邻近于所述顶表面，并且第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面。在一些实例中，所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间，并且所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间。第一导线结构包括：第一键合结构，所述第一键合结构连接到所述第一导电衬垫；第二键合结构，所述第二键合结构连接到所述第二导电衬垫；第三键合结构，所述第三键合结构连接到所述第三导电衬垫；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。在一些实例中，所述第二键合结构包括与所述第一键合结构或所述第三键合结构中的一个或多个不同的键合结构。
在仍另外的实例中，一种形成电子装置结构的方法包括提供衬底，所述衬底具有顶表面、与所述顶表面相对的底表面和邻近于所述顶表面形成的导电结构，其中所述导电结构包括第一导电衬垫、第二导电衬垫和第三导电衬垫。所述方法包含提供在第一位置处邻近于所述顶表面的第一电子装置和在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面的第二电子装置。在一些实例中，所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间，并且所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间。所述方法包含提供第一导线结构，所述第一导线结构包括：第一键合结构，所述第一键合结构连接到所述第一导电衬垫；第二键合结构，所述第二键合结构连接到所述第二导电衬垫；第三键合结构，所述第三键合结构连接到所述第三导电衬垫；第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。在其它实例中，所述第二键合结构包括与所述第一键合结构或所述第三键合结构中的一个或多个不同的键合结构。
本公开中包含其它实例。可以在附图中、在权利要求中和/或在本公开的描述中找到此类实例。
图1展示了封装电子装置结构或电子装置结构(如半导体装置或半导体装置结构100)的实例的横截面视图。在图1中示出的实例中，半导体装置100可以包括衬底110、电子装置120、导线结构130、包封料180和互连件190。
衬底110可以包括具有一个或多个介电层的介电结构111以及具有一个或多个导电层112、113和114的导电结构。电子装置120可以包括多个电子装置，例如至少两个电子装置121和122。另外，电子装置121和122可以包括端子121a和122a以及电连接到端子121a和122a的互连件121b和122b。导线结构130可以包括导线。导线结构130可以单独地界定多个电子装置。包封料180可以覆盖衬底110、电子装置120和导线结构130。互连件190可以定位在衬底110的表面上。
衬底110、导线结构130、包封料180和互连件190可以被称为半导体封装体101或封装体101。半导体封装体101可以保护多个电子装置120免于暴露于外部元件和/或环境暴露。另外，半导体封装体101可以提供外部组件与电子装置120之间的电连接。
图2A到2F示出了用于制造示例半导体装置100的示例方法的横截面视图。图2A展示了处于制造的初始阶段的半导体装置100。
在图2A中示出的实例中，衬底110可以是基本上平面的。另外，衬底110可以包括介电结构111和导电结构，所述导电结构具有在介电结构111的顶表面111a处形成的导电层112、在介电结构111的底表面111b处形成的导电层113以及在穿过介电结构111时将导电层112电连接到导电层113的一个或多个导电层114。在一些实例中，导电层112和/或导电层113可以包括或被称为迹线、衬垫、电路图案、布线图案或地，并且一个或多个导电层114可以包括或被称为导电通孔或导电路径。在相同或其它实例中，导电层114可以是与导电层112或导电层113中的任一个相同的层的一部分。虽然衬底110中仅示出了两个导电层112和113以及一个导电层114，但是这并非是对本公开的限制。在其它实例中，多于三个导电层112和113以及多于两个导电层114可以形成于介电层111之上。
介电结构111可以是基本上平面的。在一些实例中，介电结构111可以包括多于一个或两个介电层。介电结构111可以包括电绝缘材料，包含例如Si3N4、SiO2、SiON、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并噁唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚醛树脂、硅树脂或丙烯酸酯聚合物。在一些实例中，介电结构111可以包括一个或多个芯层(例如，玻璃纤维)以便提高刚性，但是可能存在省略一个或多个此种芯层的其它实例。在一些实例中，介电结构111可以包括或被称为例如绝缘结构、钝化结构或保护结构。介电结构111的厚度可以在大约10微米到大约500微米的范围内。介电结构111可以为衬底110提供结构完整性，和/或可以根据需要在定位在介电结构111上的导电层112和113的部分与定位在介电结构111中的导电层114之间提供绝缘。
导电层112和113可以包括或被称为导电衬垫、微衬垫、键合衬垫或地。在一些实例中，导电衬垫112可以形成为具有距介电结构111的顶表面111a的高度。在一些实例中，导电衬垫113可以形成为具有距介电结构111的底表面111b的高度。
另外，导电层112和113可以包括导电材料，如钛、钨、钛/钨、金、银、钯、铝、铜或镍。导电层112和113的线厚度、线宽度和/或线距(间距)可以在大约30微米到大约500微米的范围内。
导电层114可以被称为导电通孔、导电路径或导电桩。在一些实例中，导电层114可以包括导电材料，如钛、钨、钛/钨、金、银、钯、铝、铜或镍。导电层114的线厚度、线宽度和/或线距(间距)可以在大约30微米到大约500微米的范围内。
衬底110可以被称为互连结构、印刷电路板(PCB)、印刷布线板、单侧PCB、双侧PCB、多层PCB、通孔PCB、非通孔PCB、刚性PCB、柔性PCB、纸苯酚PCB、玻璃环氧PCB、聚酰亚胺PCB、聚酯PCB、模制塑料PCB、陶瓷PCB、蚀刻箔工艺PCB、加成工艺PCB、积聚PCB或预模制引线框。例如，当衬底110为积聚结构时，可以提供载体，并且可以在不使用芯(例如，玻璃纤维)层的情况下形成介电层和导电层，交替地将所述介电层和所述导电层堆叠在载体上。在一些实例中，衬底110可以是仅包含导电层而没有介电层或模制材料的引线框。衬底110的厚度可以在大约50微米到大约500微米的范围内。
图2B展示了处于制造的后期阶段的半导体装置100。在图2B中示出的实例中，电子装置121和122可以电连接到衬底110的导电衬垫112。
在一些实例中，拾取和放置设备可以拾取电子装置121和122以将其放置在衬底110的导电衬垫112上。在相同或其它实例中，电子装置121和122可以通过质量回流、热压缩或激光辅助键合电连接到衬底110。
电子装置121和122可以彼此间隔开地安装在衬底110上。衬底110可以包括定位在电子装置121与电子装置122之间的至少一个导电衬垫112b。另外，衬底110可以进一步包括在长度方向x的任一侧处的至少一个导电衬垫112a、112c，电子装置121和122顺序地布置在所述长度方向上。
在一些实例中，电子装置121和122可以被称为半导体管芯或半导体芯片，或者任一个电子装置可以是含有一个或多个半导体管芯的封装体。另外，在一些实例中，电子装置121、122可以包括逻辑管芯、微控制单元、存储器、数字信号处理器、网络处理器、功率管理单元、音频处理器、RF电路、芯片处理器上的无线基带系统、专用集成电路、传感器或等效物中的至少一个。
在一些实例中，电子装置121和122可以包括有源区域和无源区域。另外，在一些实例中，有源区域可以被安置成面对衬底110。另外，在一些实例中，有源区域可以包括端子121a和122a。在一些实例中，端子121a和122a可以被称为管芯衬垫、键合衬垫、铝衬垫、导电柱或导电桩。
另外，端子121a和122a可以使用端子耦接器121b和122b连接到衬底110的导电衬垫112，所述端子耦接器可以包括或被称为低熔点材料121b和122b。可以存在端子耦接器121b和122b可以是相应端子121a和122a的一部分的实例。在一个实例中，端子耦接器121b和122b可以包括由以下组成的组中选出的一个：Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi、Sn-Ag-Cu和等效物。在一些实例中，端子耦接器121b和122b可以被称为焊料球、焊料凸块、焊料盖、导电球、导电凸块或导电盖。电子装置121和122的端子121a和122a和衬底110的导电衬垫112可以通过端子耦接器121b和122b彼此电连接。端子121a和122a和/或端子耦接器121b和122b的厚度可以在大约5微米到大约500微米的范围内。
虽然所展示的电子装置121和122属于例如倒装芯片类型，但是有源区域可以设置在与面对衬底110的表面相对的表面上。在此，端子耦接器121b和122b可以被称为导线。另外，电子装置121和122可以使用粘合剂安装在衬底110上，并且然后互连件121a和122a可以通过导线121b和122b电连接到衬底110的导电衬垫112。
图2C展示了处于制造的后期阶段的半导体装置100。在图2C中示出的实例中，导线结构130可以电连接到衬底110的相应导电衬垫112a、112b和112c。
导线结构130可以电连接到导电衬垫112a、112b和112c并且可以单独地界定电子装置121和122中的每个电子装置的至少相对端。在一些实例中，导线结构130可以用电连接到导电层112a和导电层112b两者的导线结构130的一部分覆盖电子装置121，并且可以用电连接到导电衬垫112b和导电衬垫112c两者的导线结构130的另一部分覆盖电子装置122。导线结构130可以包括例如导电材料，如金、银、铝、钯或铜。另外，导线结构130可以通过导电衬垫112a、112b和112c电连接到半导体装置100的接地或外部接地。
导线结构130可以包括导线。导线结构或导线130可以包括导线部分131和导线部分132。
导线部分131可以与电子装置121的侧部部分和顶部部分间隔开。在一些实例中，多于两个导线部分131可以被形成为在电子装置121之上延伸，其中在一些实施方案中，此类导线部分131可以彼此平行。多于两个导电部分131可以被称为导线笼或法拉第笼(Faraday cage)151。电子装置121可以定位在导线笼151内部。导线笼151可以屏蔽到或来自电子装置121的电磁干扰。
导线部分132可以与电子装置122的侧部部分和顶部部分间隔开。在一些实例中，多于两个导线部分132可以被形成为在电子装置122之上延伸，其中在一些实施方案中，此类导线部分132可以彼此平行。多于两个导电部分132可以被称为屏蔽、屏蔽结构或导线笼152，如法拉第笼。电子装置122可以定位在导线笼152内部。导线笼152可以屏蔽到或来自电子装置122的电磁干扰。
导线结构130可以进一步包括与电子装置121和122间隔开并电连接到导电衬垫112a、112b和112c的导线键合135、136和137。
在一些实例中，导线键合135、136和137和导线部分131和132可以顺序地安置在纵长方向x上。在一些实例中，导线键合135可以键合到导电衬垫112a，导电部分131可以与电子装置121间隔开，导线键合136可以键合到导电衬垫112b，导线部分132可以与电子装置122间隔开，并且导线键合137可以键合到导电衬垫112c。
导线键合135、136和137可以包括不同的键合结构类型。例如，导线键合135首先可以球键合到导电衬垫112a，导线部分131然后可以环绕在电子装置121的侧部部分和顶部部分之上并与所述侧部部分和顶部部分间隔开，导线键合136然后可以压缩键合到导电衬垫112b，导线部分132然后可以环绕在电子装置122的侧部部分和顶部部分之上并与所述侧部部分和顶部部分间隔开，并且导线键合137然后可以通过键合工具(例如，毛细管)最终针脚键合到导电衬垫112c。
在一些实例中，导电衬垫112a、112b和112c可以被称为键合衬垫，所述键合衬垫是有待键合到导线结构130的衬垫。导线结构130可以是单个或连续导线，所述单个或连续导线一体地形成为顺序地按所述顺序键合到键合衬垫112a、112b和112c。在一些实例中，导线结构130可以被称为导线或键合导线。导线结构130的厚度可以在大约15微米到大约50微米的范围内。
电子装置121可以定位在包含导线部分131和导线键合135和136的导线笼151内部。在一些实例中，导线笼151可以包括多于两个导线部分131，所述多于两个导线部分可以彼此平行。导线笼151可以屏蔽到或来自电子装置121的电磁干扰。电子装置122可以定位在包含导线部分132和导线键合136和137的导线笼152内部。在一些实例中，导线笼152可以包括多于两个导线部分132，所述多于两个导线部分可以彼此平行。导线笼152可以屏蔽到或来自电子装置122的电磁干扰。随后将参考图3A到3D更详细地描述此种导线结构130。
图2D展示了处于制造的后期阶段的半导体装置100。在图2D中示出的实例中，包封料180可以形成为完全覆盖衬底110的顶表面110a、电子装置120和导线结构130。在一些实例中，包封料180可以被称为环氧模制化合物、环氧模制树脂或密封剂。另外，在一些实例中，包封料180可以被称为模制部件、密封部件、包封部件、保护部件、封装体或主体部件。在一些实例中，包封料180可以包括但不限于有机树脂、无机填料、固化剂、催化剂、着色剂和阻燃剂。基于包封料180的模制可以通过各种工艺中的任何一种工艺形成。在一些实例中，包封料180可以通过但不限于压缩模制、传递模制、液相包封料模制、真空层压、焊膏印刷或薄膜辅助模制来形成。包封料180的厚度可以在大约100微米到大约1000微米的范围内。包封料180可以包封电子装置120和导线结构130，由此保护电子装置120和导线结构130免受外部元件或环境暴露。
图2E展示了处于制造的后期阶段的半导体装置100。在图2E示出的实例中，互连件190可以形成于暴露于衬底110的底表面110b的导电衬垫113上。
互连件190可以电连接到导电衬垫113的底表面。互连件190可以通过衬底110的导电层112、113和114电连接到电子装置120。另外，互连件190可以通过导电层112、113和114电连接到导线结构130，并且电连接到导线结构130的互连件190可以电连接到接地。
在一些实例中，互连件190可以包括锡(Sn)、银(Ag)、铅(Pb)、铜(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。互连件190可以通过例如落球(ball drop)工艺、丝网印刷工艺或电镀工艺形成。在一些实例中，互连件190可以通过使用落球工艺在衬底110的导电衬垫113的底表面上形成包含焊料的导电材料、然后通过回流工艺来形成。在此阶段，衬底110的底表面110b可以被安置成面向上。互连件190可以被称为导电球(如焊料球)、导电柱(如铜柱)或铜柱上具有焊料盖的导电桩。互连件190的厚度可以在大约80微米到大约500微米的范围内。
图2F展示了处于制造的后期阶段的半导体装置100。在图2F中示出的实例中，多个半导体装置可以被分成单独的半导体装置100。
包封料180和衬底110可以被分割成包含至少两个电子装置121和122的离散半导体装置100。例如，包封料180和衬底110可以使用如金刚石砂轮或激光束等分割工具来分割，由此完成离散半导体装置100。所完成的半导体装置100可以包括衬底110、至少两个电子装置121和122、通过使用导线笼151和152界定至少两个电子装置121和122来屏蔽电磁干扰的导线结构130、保护电子装置120和导线结构130免于外部环境暴露的包封料180以及作为输入端子/输出端子的互连件190。
图3A展示了示出图2C中示出的导线结构包括导线笼的情况的透视图。在图3A中示出的实例中，导线结构130可以包括导线笼151和152。导线笼151可以包括例如多个导线部分131，所述多个导线部分覆盖电子装置121，由此屏蔽到或来自电子装置121的电磁干扰。导线笼152可以包括例如多个导线部分132，所述多个导线部分彼此平行并覆盖电子装置122，由此屏蔽到或来自电子装置122的电磁干扰。虽然示出了每个导线笼两个导线部分，但是这并非是对本公开的限制。在其它实例中，可以提供每个导线笼三个或更多个导线部分。
在一些实例中，导线部分131和132中的每个导线部分的间距可以根据有待截止的电磁波的波长来确定。例如，导线部分131和132中的每个导线部分的间距可以小于有待截止的电磁波的波长。
在一些实例中，导线结构130的导线键合可以通过具有毛细管、导线夹具和导线卷轴的键合工具来执行。导线键合135可以通过毛细管首先键合到导电衬垫112a，这可以大致具有球键合形状。在一些实例中，导线部分131可以覆盖电子装置121和/或通过毛细管与电子装置121间隔开，这可以形成从衬底110的表面测量的环路高度。
在一些实例中，导线键合136可以通过毛细管压缩键合到导电衬垫112b，这可能具有非对称滑移。在一些实例中，当毛细管从导电衬垫112b上升时，导线夹具未闭合。例如，当毛细管从导电衬垫112b抬升时，拖尾操作未执行。因此，一对压缩键合部分可以彼此连接，而不需要切割。
在一些实例中，导线部分132可以覆盖电子装置121和/或通过毛细管与电子装置122间隔开，这可以形成从衬底110的表面测量的环路高度。在一些实例中，导线键合137可以通过毛细管最终针脚键合到导电衬垫112c，这可能具有滑移。在一些实例中，当毛细管从导电衬垫112c上升时，导线夹具闭合。例如，当毛细管从导电衬垫112c抬升时，拖尾操作被执行。因此，针脚键合部分和尾键合部分可以断开连接。在一些实例中，导线键合137的针脚键合部分可以保留在导电衬垫112c上，而导线键合137的尾键合部分可以在导电衬垫112c上移除。
以这种方式，导电结构或单个导线130可以提供连续导线部分131和132，而导线键合135、136和/或137的形状可以彼此不同。在一些实例中，导线键合135可以大致具有球键合形状，导线键合136可以大致具有压缩键合形状，并且导线键合137可以大致具有针脚键合形状。
以这种方式，形成了相互连接的压缩键合部分，而没有在电子装置121与电子装置122之间形成球键合部分和针脚键合部分，由此允许缩小电子装置121与电子装置122之间所需的空间。
例如对于SiP(系统级封装)技术而言，空间可能是重要因素，因为更多的电子装置和/或组件可以装载在衬底110中的有限区域上。例如，如果针脚键合和球键合要在电子装置121与电子装置122之间的导电衬垫112b中形成以制造导线笼，则空间对于针脚键合形成、对于球键合形成以及还对于毛细管运动(包含球键合形成之后针对环路开始的向前运动和针对针脚键合的向后运动)将是必需的。
相比之下，因为不需要在电子装置121与电子装置122之间形成针脚键合和球键合两者，本公开所提出的连续压缩键合可以减小电子装置121与电子装置122之间的空间。
图3B和3C分别示出了导电层上的示例导线结构的透视图和平面视图。图3D展示了示出压缩键合通过毛细管执行的情况的横截面视图。
在图3B到3D中示出的实例中，导线键合136可以包括压缩键合部分136a和136b。在一些实例中，压缩键合部分136a可以主要通过毛细管尖端301的下端外表面301a形成，并且压缩键合部分136b可以主要通过毛细管尖端301的下端内表面301b形成。在一些实例中，压缩键合部分136a和136b可以彼此电性地和机械地耦接，压缩键合部分136a可以具有低斜率表面136c，并且压缩键合部分136b可以具有陡斜率表面136d。
进一步地，压缩键合部分136a的宽度和/或面积可以比压缩键合部分136b的宽度和/或面积宽。这可能是由于毛细管尖端301的下端外表面301a与下端内表面301b之间的形状差异所造成的。
在一些实例中，压缩键合部分136a与压缩键合部分136b之间的边界部分136c的厚度可以相对小于其它外周部分(例如，压缩键合部分136a和136b)的厚度。这可能是由于毛细管尖端301的下端外表面301a与下端内表面301b之间的下部部分可以以钝角突出所造成的。虽然边界部分136c在图3D中示出为具有钝角，但是这并非是对本公开的限制。在其它实例中，边界部分136c可以形成为圆形形状。因此，在一些实例中，边界部分136c不需要在压缩键合部分136a与压缩键合部分136b之间清楚地区分。通常，边界部分136c可以取决于毛细管尖端301的下端外表面301a与下端内表面301b之间的下部部分的形状。在一些实例中，导线部分132包含在第一方向上向上并侧向地远离压缩键合136延伸的连接到压缩键合部分136b的第一部分132a，并且包含在导线部分132再次弯曲以在电子装置122之上延伸之前在第二方上朝着压缩键合136侧向地往回弯曲的第二部分132b。在一些实例中，在侧视图中，第一部分132a和第二部分132b形成S状形状。这种配置提供例如导线部分132，所述导线部分的形状促进电子装置121与电子装置122之间的较近间隔。
图4展示了另一个示例半导体装置200的横截面视图。由于处理差异，图4中示出的半导体装置200与图1中示出的半导体装置100略微不同。在图4中示出的实例中，半导体装置200可以包括衬底110、电子装置120、导线结构130、包封料280和互连件190。
包封料280可以覆盖衬底110的顶表面、电子装置120和导线结构130的一部分。在此，导线结构130的一部分可以暴露于包封料280的顶部部分。在一些实例中，导线部分131和132的每个部分区域可以通过包封料280的顶部部分暴露于外部。在一些实例中，导线部分131和132的其它区域中的每个区域可以仍定位在包封料280内部。以这种方式，根据本公开的半导体装置200可以具有相对小的厚度。
图5A和5B示出了用于制造另一个示例半导体装置200的示例方法的横截面视图。
图5A展示了处于制造的后期阶段的半导体装置200，以下阶段与上文针对图2A-2C所描述的那些阶段类似。在图5A中示出的实例中，包封料280可以形成为完全覆盖衬底110的顶表面110a、电子装置120和导线结构130。在一些实例中，包封料280的顶部部分可以通过磨削或蚀刻来移除，由此将导线结构130的顶部部分130x暴露于外部。例如，导线结构130的顶部部分130x可以定位在导线部分131和132或导线笼151和152的最顶端处。导线结构130的顶部部分130x可以通过包封料280的顶表面280a暴露于外部。包封料280的顶表面280a可以通过研磨或蚀刻来移除以将导线结构130的顶部部分130x暴露于外部，由此减小半导体装置200的总体厚度。另外，导线结构130可以暴露于包封料280外部，由此改善半导体装置200的热辐射效率。包封料280的厚度可以在大约100微米到大约1000微米的范围内。
图5B展示了处于制造的后期阶段的半导体装置200。在图5B中示出的实例中，多个半导体装置可以被分成单独的半导体装置200。包封料280和衬底110可以被分割成包含至少两个电子装置121和122的离散半导体装置200。例如，包封料280和衬底110可以使用如金刚石砂轮或激光束等分割工具来分割，由此完成离散半导体装置200。
总之，已经描述了一种封装电子装置结构和相关联的方法，所述封装电子装置结构包括导线结构，所述导线结构键合到衬底并且被安置成位于至少两个电子装置上方。在一些实例中，所述导线结构包括连续单个导线结构，所述连续单个导线结构用第一键合结构键合到第一导电衬垫，延伸以位于第一电子装置上方，用第二键合结构键合到第二导电衬垫，延伸以位于第二电子装置上方，并且用第三键合结构键合到第三导电衬垫。所述第二键合结构与所述第一键合结构不同，并且在一些实例中，包括压缩键合结构。所述第二键合结构被配置成使得第一电子装置与第二电子装置之间的间隔可以减小，由此节省衬底空间。除其它外，这支持较小且更具成本效益的封装电子装置。
虽然用具体示例步骤和示例实施例描述了本公开的主题，但是其上述附图和描述仅描绘了主题的典型实例，并且因此不被视为是对其范围的限制。显然，许多替代方案和变化对于本领域技术人员而言将是显而易见的。
如下文权利要求所反映的，创造性方面所具备的特征少于单个前述公开实施例的所有特征。因此，下文所表达的权利要求在此明确地结合到此具体实施方式中，其中每项权利要求独自代表本发明的单独实例。此外，虽然本文所描述的一些实例包含在其它实例中包含的一些但不是其它特征，但是不同实例的特征的组合意指在本发明的范围内并且意指形成如本领域技术人员将理解的不同实例。

Claims (20)

1.一种电子装置结构，其包括：
衬底，所述衬底具有导电结构；
电子装置，所述电子装置耦接到所述衬底；以及
第一导线结构，所述第一导线结构在至少三个位置中耦接到所述导电结构，其中：
所述第一导线结构位于至少两个电子装置上方；并且
所述第一导线结构包括连续单个导线结构。
2.根据权利要求1所述的电子装置结构，其中：
所述衬底包括：
顶表面；以及
底表面，所述底表面与所述顶表面相对；
所述导电结构邻近于所述顶表面；
所述电子装置包括：
第一电子装置，所述第一电子装置被安置成在第一位置处邻近于所述顶表面；以及
第二电子装置，所述第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面；并且
所述第一导线结构包括：
第一键合结构，所述第一键合结构连接到所述导电结构的第一部分；
第二键合结构，所述第二键合结构连接到所述导电结构的第二部分；
第三键合结构，所述第三键合结构连接到所述导电结构的第三部分；
第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及
第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方。
3.根据权利要求2所述的电子装置结构，其中：
所述导电结构的所述第一部分包括第一导电衬垫；
所述导电结构的所述第二部分包括第二导电衬垫；
所述导电结构的所述第三部分包括第三导电衬垫；
所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；
所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；并且
所述第二键合结构与所述第一键合结构的类型不同。
4.根据权利要求3所述的电子装置结构，其中：
所述导电结构进一步包括：
第四导电衬垫，所述第四导电衬垫接近所述第一导电衬垫；
第五导电衬垫，所述第五导电衬垫接近所述第二导电衬垫；以及
第六导电衬垫，所述第六导电衬垫接近所述第三导电衬垫；
所述电子装置结构进一步包含第二导线结构，所述第二导线结构包括：
第四键合结构，所述第四键合结构连接到所述第四导电衬垫；
第五键合结构，所述第五键合结构连接到所述第五导电衬垫；
第六键合结构，所述第六键合结构连接到所述第六导电衬垫；
第三导线部分，所述第三导线部分互连于所述第四键合结构与所述第五键合结构之间并且被安置成位于所述第一电子装置上方；以及
第四导线部分，所述第四导线部分互连于所述第五键合结构与所述第六键合结构之间并且被安置成位于所述第二电子装置上方；
所述第五键合结构包括与所述第四键合结构不同的键合结构；
所述第二导线结构包括第二连续单个导线结构；并且
所述电子装置结构进一步包含用于所述第一电子装置的屏蔽结构，并且所述第二电子装置包括所述第一导线结构和所述第二导线结构。
5.根据权利要求3所述的电子装置结构，其中：
所述第二键合结构包括压缩键合结构，所述压缩键合结构包括：
第一压缩键合部分，所述第一压缩键合部分具有第一斜率；
第二压缩键合部分，所述第二压缩键合部分具有第二斜率；以及
第三压缩键合部分，所述第三压缩键合部分将所述第一压缩部分电性地和机械地耦接到所述第二压缩部分；
在横截面视图中，所述第三压缩键合部分与所述第二压缩键合部分形成钝角；并且
所述第三压缩键合部分的厚度小于所述第一压缩部分和所述第二压缩键合部分的厚度。
6.根据权利要求2所述的电子装置结构，其中：
所述第一导线结构的所述第二导线部分包括：
连接到所述第二键合结构的第一部分，所述第一部分在第一方向上以向上且远离所述第二键合结构延伸；以及
连接到所述第一部分的第二部分，所述第二部分在第二方向上朝着所述第二键合结构侧向地往回弯曲。
7.一种电子装置结构，其包括：
衬底，所述衬底包括：
顶表面；
底表面，所述底表面与所述顶表面相对；以及
导电结构，所述导电结构邻近于所述顶表面形成并且包括：
第一导电衬垫；
第二导电衬垫；以及
第三导电衬垫；
第一电子装置，所述第一电子装置被安置成在第一位置处邻近于所述顶表面；
第二电子装置，所述第二电子装置被安置成在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面，其中：
所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；并且
所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；以及
第一导线结构，所述第一导线结构包括：
第一键合结构，所述第一键合结构连接到所述第一导电衬垫；
第二键合结构，所述第二键合结构连接到所述第二导电衬垫；
第三键合结构，所述第三键合结构连接到所述第三导电衬垫；
第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及
第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。
8.根据权利要求7所述的电子装置结构，其中：
所述第二键合结构包括与所述第一键合结构不同的键合类型。
9.根据权利要求7所述的电子装置结构，其中：
所述第二键合结构包括压缩键合结构，所述压缩键合结构包括：
第一压缩键合部分，所述第一压缩键合部分具有第一宽度和第一斜率；
第二压缩键合部分，所述第二压缩键合部分具有第二宽度和第二斜率；以及
第三压缩键合部分，所述第三压缩键合部分将所述第一压缩键合部分电性地和机械地耦接到所述第二压缩键合部分。
10.根据权利要求9所述的电子装置结构，其中：
所述第三压缩键合部分的厚度小于所述第一压缩键合部分和所述第二压缩键合部分的厚度。
11.根据权利要求9所述的电子装置结构，其中：
所述第一宽度大于所述第二宽度。
12.根据权利要求7所述的电子装置结构，其中：
所述导电结构进一步包括：
第四导电衬垫，所述第四导电衬垫接近所述第一导电衬垫；
第五导电衬垫，所述第五导电衬垫接近所述第二导电衬垫；以及
第六导电衬垫，所述第六导电衬垫接近所述第三导电衬垫；
所述电子装置结构进一步包含第二导线结构，所述第二导线结构包括：
第四键合结构，所述第四键合结构连接到所述第四导电衬垫；
第五键合结构，所述第五键合结构连接到所述第五导电衬垫；
第六键合结构，所述第六键合结构连接到所述第六导电衬垫；
第三导线部分，所述第三导线部分互连于所述第四键合结构与所述第五键合结构之间并且被安置成覆于所述第一电子装置上方；以及
第四导线部分，所述第四导线部分互连于所述第五键合结构与所述第六键合结构之间并且被安置成覆于所述第二电子装置上方，
所述第五键合结构包括与所述第四键合结构不同的键合类型；
所述第二导线结构包括第二连续单个导线结构；并且
所述电子装置结构进一步包含用于所述第一电子装置和所述第二电子装置的屏蔽结构，所述屏蔽结构包括所述第一导线结构和所述第二导线结构。
13.根据权利要求7所述的电子装置结构，其中所述第一导线结构的所述第二导线部分包括：
连接到所述第二键合结构的第一部分，所述第一部分在第一方向上向上并远离所述第二键合结构延伸；以及
连接到所述第一部分的第二部分，所述第二部分在第二方向上朝着所述第二键合结构侧向地往回弯曲。
14.根据权利要求7所述的电子装置结构，其进一步包括：
包封料，所述包封料被安置成覆盖所述衬底的所述顶表面、所述第一电子装置、所述第二电子装置和所述第一导线结构的至少一部分。
15.根据权利要求14所述的电子装置结构，其中：
所述第一导线结构的一部分暴露在所述包封料的顶部部分外部。
16.根据权利要求7所述的电子装置结构，其中：
所述第一键合结构包括球键合结构；并且
所述第二键合结构包括压缩键合结构。
17.一种形成电子装置结构的方法，所述方法包括：
提供衬底，所述衬底包括：
顶表面；
底表面，所述底表面与所述顶表面相对；以及
导电结构，所述导电结构邻近于所述顶表面形成并且包括：
第一导电衬垫；
第二导电衬垫；以及
第三导电衬垫；
提供第一电子装置，所述第一电子装置在第一位置处邻近于所述顶表面；
提供第二电子装置，所述第二电子装置在与所述第一电子装置侧向间隔开的第二位置处邻近于所述顶表面，其中：
所述第一电子装置插置于所述第一导电衬垫与所述第二导电衬垫之间；并且
所述第二电子装置插置于所述第二导电衬垫与所述第三导电衬垫之间；以及
提供第一导线结构，所述第一导线结构包括：
第一键合结构，所述第一键合结构连接到所述第一导电衬垫；
第二键合结构，所述第二键合结构连接到所述第二导电衬垫；
第三键合结构，所述第三键合结构连接到所述第三导电衬垫；
第一导线部分，所述第一导线部分互连于所述第一键合结构与所述第二键合结构之间并且被安置成覆于所述第一电子装置上方；以及
第二导线部分，所述第二导线部分互连于所述第二键合结构与所述第三键合结构之间并且被安置成覆于所述第二电子装置上方，其中所述第一导线结构包括连续单个导线结构。
18.根据权利要求17所述的方法，其中提供所述第一导线结构包括：
通过将所述第一导线结构压缩键合到所述第二导电衬垫来提供所述第二键合结构，使得所述第二键合结构包括压缩键合结构，所述压缩键合结构具有通过第三压缩键合部分电性地和机械地连接的第一压缩键合部分和第二压缩键合部分，其中：
所述第一压缩键合部分包括第一宽度和第一斜率；
所述第二压缩键合部分包括第二宽度和第二斜率；
所述第一宽度与所述第二宽度不同；并且
所述第一斜率与所述第二斜率不同。
19.根据权利要求17所述的方法，其进一步包括提供包封料，所述包封料被安置成覆盖所述衬底的所述顶表面、所述第一电子装置、所述第二电子装置和所述第一导线结构的至少一部分。
20.根据权利要求17所述的方法，其中：
提供所述第一导线结构包括：
提供包括球键合结构的所述第一键合结构；
提供包括压缩键合结构的所述第二键合结构；以及
提供包括针脚键合结构的所述第三键合结构；提供所述压缩键合结构包括：
提供第一压缩键合部分；
提供第二压缩键合部分；
提供第三压缩键合部分，所述第三压缩键合部分将所述第一压缩键合部分电性地和机械地耦接到所述第二压缩键合部分；所述第三压缩键合部分比所述第一压缩键合部分和所述第二压缩键合部分薄；并且
在横截面视图中，所述第三压缩键合部分与所述第二压缩键合部分形成钝角。
CN202010433142.2A 2019-05-24 2020-05-21 半导体装置及制造半导体装置的方法 Pending CN111987078A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,771 2019-05-24
US16/422,771 US11342276B2 (en) 2019-05-24 2019-05-24 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
CN111987078A true CN111987078A (zh) 2020-11-24

Family

ID=73442087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010433142.2A Pending CN111987078A (zh) 2019-05-24 2020-05-21 半导体装置及制造半导体装置的方法

Country Status (3)

Country Link
US (2) US11342276B2 (zh)
CN (1) CN111987078A (zh)
TW (1) TW202101708A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200043864A1 (en) * 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5614694A (en) 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
JP3741184B2 (ja) 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3745156B2 (ja) 1999-04-02 2006-02-15 シャープ株式会社 光通信用半導体受光デバイス
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US8258616B1 (en) 2002-01-16 2012-09-04 Marvell International Ltd. Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
US7002763B2 (en) 2003-08-08 2006-02-21 International Business Machines Corporation Identification of laterally positioned servo bands employing differentiating characteristics of servo patterns
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6853055B1 (en) 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US20070257348A1 (en) 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US20080310114A1 (en) 2007-06-18 2008-12-18 Lucent Technologies Inc. Heat-transfer device for an electromagnetic interference (emi) shield using conductive bristles
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US8012868B1 (en) 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
JP2011049243A (ja) 2009-08-25 2011-03-10 Elpida Memory Inc 半導体装置
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9179538B2 (en) * 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US9153543B1 (en) 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US9362209B1 (en) 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
US20200075501A1 (en) * 2016-03-31 2020-03-05 Intel Corporation Electromagnetic interference shielding for semiconductor packages using bond wires

Also Published As

Publication number Publication date
TW202101708A (zh) 2021-01-01
US20220246542A1 (en) 2022-08-04
US11342276B2 (en) 2022-05-24
US20200373247A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US20200144164A1 (en) Method of forming a packaged semiconductor device having enhanced wettable flank and structure
CN211578748U (zh) 半导体装置
EP1952440B1 (en) Metal cuboid semiconductor device and method
US9117684B1 (en) Semiconductor package having a plurality of input/output members
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US9165900B2 (en) Semiconductor package and process for fabricating same
US8193624B1 (en) Semiconductor device having improved contact interface reliability and method therefor
CN106505045B (zh) 具有可路由囊封的传导衬底的半导体封装及方法
US20220246542A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US10937761B2 (en) Semiconductor device package and method for manufacturing the same
KR102582827B1 (ko) 차폐층에 향상된 접촉을 갖기 위한 도전성 비아를 형성하는 반도체 디바이스 및 방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
CN114068514A (zh) 半导体封装件及其制造方法
US20180108602A1 (en) Fan-out ball grid array package structure and process for manufacturing the same
US11915998B2 (en) Semiconductor device and a method of manufacturing a semiconductor device
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US7015591B2 (en) Exposed pad module integrating a passive device therein
US10115673B1 (en) Embedded substrate package structure
CN112038328A (zh) 半导体装置及相关方法
US20170025386A1 (en) Semiconductor device
US20060220245A1 (en) Flip chip package and the fabrication thereof
US6812567B2 (en) Semiconductor package and package stack made thereof
CN114171491A (zh) 半导体装置和相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination