WO2021039325A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2021039325A1
WO2021039325A1 PCT/JP2020/029991 JP2020029991W WO2021039325A1 WO 2021039325 A1 WO2021039325 A1 WO 2021039325A1 JP 2020029991 W JP2020029991 W JP 2020029991W WO 2021039325 A1 WO2021039325 A1 WO 2021039325A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
wire
module
module according
bond
Prior art date
Application number
PCT/JP2020/029991
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
元彦 楠
孝紀 上嶋
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2021039325A1 publication Critical patent/WO2021039325A1/ja
Priority to US17/651,273 priority Critical patent/US11961830B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a module.
  • Patent Document 1 A structure in which wire bonding is performed for the purpose of shielding electromagnetic waves is described in US Patent US 9,761,537B2 (Patent Document 1). 7 and 9 of this document also describe a configuration in which wire bonding is performed so as to straddle the mounted components.
  • wire bonding is performed by a two-step process of first bond and second bond.
  • first bond the tip of the wire held by the tool is melted into a ball shape, and then the wire is joined to the first target portion.
  • second bond a wire whose one end is already joined to the first target portion by the first bond is routed, and one point in the middle of the wire is pressed against the second target portion to melt the wire, thereby joining the wire. Cut the following wire.
  • the inclination of the wire is different between the part joined by the first bond and the part joined by the second bond.
  • the part joined by the first bond can be joined so that the wire extends in a direction close to vertical from the first target part, but in the part joined by the second bond, the surface of the second target part and the wire can be joined.
  • the sharpening angle is relatively small. In other words, the wire is in a tilted state.
  • an object of the present invention is to provide a module that can save as much space as possible along the surface of the substrate while realizing a compartment shield by a wire.
  • the module based on the present invention is arranged so as to straddle the substrate having the first surface, the first component and the second component mounted on the first surface, and the first component. It comprises a wire having one end and the other end, the one end being connected to the second component, and the wire being grounded.
  • the space along the surface of the substrate can be saved as much as possible while realizing the compartment shield by the wire.
  • FIG. 2 is a cross-sectional view taken along the line III-III in FIG. It is a top view of the state in which the upper surface part of the shield film and the sealing resin were removed from the module in Embodiment 1 based on this invention. It is an enlarged view near the first bond end of the wire provided in the module in Embodiment 1 based on this invention. It is an enlarged view near the second bond end of the wire provided in the module in Embodiment 1 based on this invention.
  • FIG. 1 A perspective view of the module 101 according to this embodiment is shown in FIG.
  • the upper surface and the side surface of the module 101 are covered with the shield film 8.
  • a plan view of the module 101 is shown in FIG.
  • the module 101 includes a first component 3a, a second component 3b, and components 3c, 3d, and 3e inside.
  • a cross-sectional view taken along the line III-III in FIG. 2 is shown in FIG.
  • the shape of the second component 3b is a substantially rectangular parallelepiped. Electrodes are provided at both ends of the second component 3b. The electrodes of the second component 3b cover a part of the upper surface of the second component 3b.
  • the module 101 in the present embodiment is arranged so as to straddle the substrate 1 having the first surface 1a, the first component 3a and the second component 3b mounted on the first surface 1a, and the first component 3a. It includes a wire 4 having one end and the other end.
  • the first component 3a is, for example, an IC element. More specifically, the first component 3a is, for example, an LNA (low noise amplifier).
  • the first component 3a may be, for example, a PA (power amplifier).
  • the second component 3b has an electrode exposed on the surface of the component. It is preferable that at least a part of the electrodes exposed on the surface of the second component 3b is on the upper surface of the second component 3b.
  • the second component 3b may be, for example, a chip capacitor or a chip resistor. Further, the second component 3b, together with the first component 3a, may be one of the shield targets in the module, that is, for example, a transmission system circuit, a reception system circuit, or the like.
  • the above one end is connected to the second component 3b.
  • the wire 4 is grounded.
  • the one end is the second bond end 42, and the other end is the first bond end 41. That is, the one end is the end point side of the wire bonding, and the other end is the start point side of the wire bonding.
  • the substrate 1 is formed by stacking a plurality of insulating layers 2.
  • the substrate 1 may be, for example, a ceramic multilayer substrate or a resin multilayer substrate such as a printed wiring board. As illustrated here, it is preferable that the portion where one end is connected to the second component 3b is the upper surface of the second component 3b.
  • first component 3a and the second component 3b may be mounted on the first surface 1a of the substrate 1.
  • the component 3c is also mounted on the first surface 1a.
  • the plurality of parts mounted on the first surface 1a and the wire 4 are sealed by the first sealing resin 6a.
  • the upper surface and the side surface of the first sealing resin 6a are covered with the shield film 8.
  • the shield film 8 is grounded.
  • a conductor pattern 16 is arranged inside the substrate 1.
  • the conductor via 15 is electrically connected to the conductor pattern 16.
  • An external terminal 17 is provided on the second surface 1b of the substrate 1.
  • FIG. 4 shows a view from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed. Parts 3c and 3d are also mounted on the first surface 1a.
  • a plurality of wires 4 are arranged parallel to each other.
  • the plurality of wires 4 are arranged parallel to the sides of the first component 3a.
  • a plurality of second parts 3b are arranged along one side of the first part 3a.
  • the plurality of wires 4 are arranged so as to straddle a part of the first component 3a and the plurality of second components 3b.
  • the arrangement of the second component 3b shown here is just an example, and is not always the same. It is not essential that the plurality of wires are arranged in parallel, and the wires may not be arranged in parallel depending on the arrangement of the second component 3b.
  • FIG. 5 shows an enlarged view of the vicinity of the first bond end 41, which is the other end.
  • the first bond end 41 is electrically connected to the upper surface of the pad electrode 18 provided on the first surface 1a.
  • a hemispherical material of the wire 4 is formed at the first bond end 41. This hemispherical model is formed by melting the tip of the wire 4 once to form a ball, pressing it against the pad electrode 18, and then solidifying it.
  • the rising angle of the wire 4 is A.
  • FIG. 6 shows an enlarged view of the vicinity of the second bond end 42, which is one of the above ends.
  • the second bond end 42 is electrically connected to the electrode 31 of the second component 3b.
  • the hemispherical portion as at the first bond end 41 is almost not formed.
  • the rising angle of the wire 4 of the second bond end 42 is B.
  • the angle A is larger than the angle B. That is, on the second bond side, the wire is tilted more than on the first bond side.
  • an intermediate portion, not the end of the wire 4 is brought into contact with the electrode 31, and this intermediate portion is melted and electrically connected to the electrode 31.
  • the continuation of the wire 4 is torn off.
  • a part of the wire 4 is arranged so as to lie along the surface of the electrode 31, and is fixed to the electrode 31 by melting once and then solidifying.
  • first bond end 41 and the second bond end 42 shown here are shown as an example, and are not necessarily the same.
  • the space along the surface of the substrate can be saved as much as possible while realizing the compartment shield by the wire.
  • the second bond end 42 as the one end is connected so as to form a first angle B with respect to the upper surface of the second component 3b, and the first as the other end.
  • the bond end 41 is preferably connected to the first surface 1a or the upper surface of another component so as to form a second angle A larger than the first angle B.
  • the one end is preferably the end point side of the wire bonding.
  • the height of the upper surface of the second component 3b is preferably lower than the height of the upper surface of the first component.
  • the "height" referred to here is a height based on the first surface 1a.
  • the second component 3b is provided with an electrode 31 at the end far from the first component 3a, and the second bond end 42 as the one end of the wire 4 is connected to the electrode 31. It is preferable that it is. By adopting this configuration, it is possible to realize a configuration in which the second component 3b is also substantially contained inside the compartment shield. Further, the electrode 31 is a ground terminal of the second component 3b. This enables shielding by the wire 4.
  • the module 101 includes a sealing resin for sealing the first component 3a and the second component 3b, and a shielding film 8 formed so as to cover the sealing resin.
  • a sealing resin for sealing the first component 3a and the second component 3b
  • a shielding film 8 formed so as to cover the sealing resin.
  • the first sealing resin 6a corresponds to the "sealing resin”.
  • FIG. 7 shows the module 102 in the present embodiment as viewed from directly above with the upper surface portion of the shield film 8 and the sealing resin 6a removed.
  • the plurality of wires 4 are arranged parallel to the side of the first component 3a, but in the present embodiment, the plurality of wires 4 are arranged obliquely with respect to the side of the first component 3a. ing. That is, when viewed from the direction perpendicular to the first surface 1a, the wires 4 are arranged obliquely with respect to the side of the first component 3a.
  • any end of the wire 4 is arranged along the more side of the first component 3a. be able to. Therefore, the compartment shield can be made stronger.
  • FIG. 3 A cross-sectional view of the module 103 in this embodiment is shown in FIG.
  • the module 103 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • the second component 3bi is mounted on the first surface 1a.
  • the second component 3bi is a die bond type component.
  • the second component 3bi is provided with electrodes 32 and 33 on the upper surface.
  • the second component 3bi is provided with an electrode 32 as a connection terminal on the upper surface, and the lower surface 35 of the second component 3bi is adhered to the first surface 1a, and the second bond as the one end of the wire 4 is provided.
  • the end 42 is connected to the electrode 32 as the connection terminal.
  • a pad electrode 19 is provided on the first surface 1a of the substrate 1.
  • the electrode 33 and the pad electrode 19 are connected by a wire 34.
  • the electrode 32 is electrically connected to the electrode 33 via a circuit in the die bond type second component 3bi.
  • the pad electrode 19 is connected to the ground through wiring (not shown) in the substrate 1. That is, the second component 3bi is a die-bond type component, further includes a wire 34 different from the wire 4, and the other wire 34 is grounded.
  • the wire 4 is connected to the electrode 32, the electrodes 32 and 22 are electrically connected, and the electrode 33 is connected to the pad electrode 19 by the wire 34. In this way, the wire 4 is connected to the ground via the electrode 32, the electrode 33, the wire 34, and the pad electrode 19, so that the compartment shield can be formed.
  • FIG. 4 A cross-sectional view of the module 104 in this embodiment is shown in FIG.
  • the module 104 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • Module 104 has a double-sided mounting structure. That is, in the module 104, the substrate 1 has a second surface 1b as a surface opposite to the first surface 1a, and at least one component is mounted on the second surface 1b. Specifically, in the module 104, as an example, the components 3f and 3g are mounted on the second surface 1b of the substrate 1. The parts 3f and 3g are sealed with the second sealing resin 6b.
  • An external terminal 24 is provided on the lower surface of the module 104. In the example shown here, the lower surface of the columnar conductor 23 is the external terminal 24.
  • the columnar conductor 23 is arranged on the second surface 1b.
  • the columnar conductor 23 may be a pin, an electrode formed by plating, or a metal block.
  • the columnar conductor 23 penetrates the second sealing resin 6b. Solder bumps may be connected to the lower end of the columnar conductor 23.
  • the configuration of the external terminal 24 shown here is just an example, and is not always the same.
  • a bump may be provided instead of the columnar conductor 23.
  • the same effect as described in the first embodiment can be obtained. Since the present embodiment has a double-sided mounting structure, more components can be mounted on the substrate 1.
  • FIG. 5 A cross-sectional view of the module 105 according to this embodiment is shown in FIG.
  • the module 105 in this embodiment has the same basic configuration as the module 103 described in the third embodiment, but has the following configurations.
  • the module 105 has a double-sided mounting structure.
  • the structure on the second surface 1b side of the substrate 1 is the same as that described in the fourth embodiment.
  • the same effect as described in the third embodiment can be obtained. Since the present embodiment has a double-sided mounting structure, more components can be mounted on the substrate 1.
  • FIG. 6 A cross-sectional view of the module 106 in this embodiment is shown in FIG.
  • the module 106 in the present embodiment is the same as the module 101 described in the first embodiment in terms of the basic configuration, but includes the following configurations.
  • the component 3h is mounted on the first surface 1a of the substrate 1.
  • the component 3h is provided with electrodes at both ends.
  • the electrodes of the component 3h cover a part of the upper surface of the component 3h.
  • the first bond end 41 as the other end is electrically connected to the first surface 1a, but in the module 106 of the present embodiment, the first bond end 41 is the upper surface of the component 3h. Is electrically connected to.
  • Such a configuration may be used.
  • the module according to the seventh embodiment based on the present invention will be described with reference to FIG.
  • the components 301, 302, and 303 as the first component are mounted on the first surface 1a.
  • the component 301 is a power amplifier (PA).
  • the component 302 is a low noise amplifier (LNA).
  • the component 303 is an antenna switch (ANT SW).
  • Several other electronic components are mounted on the first surface 1a. For example, parts 3c and 3d are mounted on the first surface 1a.
  • a matching circuit 311 for the power amplifier is mounted in the vicinity of the component 301 which is the power amplifier.
  • a matching circuit 312 for a low noise amplifier is mounted in the vicinity of the component 302 which is a low noise amplifier.
  • a matching circuit 313 for the antenna switch is mounted in the vicinity of the component 303 which is an antenna switch.
  • the matching circuit is shown as two small rectangular parts, but the size, shape, and number of parts as the matching circuit are not always the same.
  • Power amplifiers, etc. are implemented as transmission devices.
  • a low noise amplifier or the like is implemented as a receiving device.
  • Antenna switches and the like are implemented as common devices.
  • a plurality of second parts 3b are mounted in the vicinity of the parts 301, 302, and 303 as the first parts, respectively.
  • the wire 4 is arranged so as to collectively straddle the components 301, 302, 303 as the first component and the matching circuit corresponding to each, and one end of the wire 4 is connected to the upper surface of the second component 3b. ing. The other end of the wire 4 is connected to the first surface 1a.
  • One end of the wire 4 referred to here is electrically connected to a terminal provided on the upper surface of the second component 3b.
  • a plurality of wires 4 are shown for each device.
  • the wire 4 When straddling the component 301 as the first component, the wire 4 is arranged so as to collectively straddle not only the component 301 but also the matching circuit 311 mounted in the vicinity of the component 301.
  • the wire 4 when there are a plurality of wires 4, not all of the plurality of wires 4 straddle the component 301 and the matching circuit 311 at once, and depending on the part, the wire 4 is the component 301 and the matching circuit 311. It is possible to straddle only one of them.
  • the wire 4 When straddling the component 302 as the first component, the wire 4 is arranged so as to collectively straddle not only the component 302 but also the matching circuit 312 mounted in the vicinity of the component 302. When straddling the component 303 as the first component, the wire 4 is arranged so as to collectively straddle not only the component 303 but also the matching circuit 313 mounted in the vicinity of the component 303.
  • the cause of the deterioration of the isolation between devices is the magnetic flux coupling brought about by the inductor as a matching circuit. Therefore, surrounding the matching circuit with a shield is effective for preventing isolation deterioration.
  • each device and the matching circuit associated with the device are collectively surrounded by a shield by a plurality of wires 5, deterioration of isolation can be prevented.
  • the group is divided into three groups of a transmitting device, a receiving device, and a common device, and each of these three groups is surrounded by a shield with a plurality of wires 5 for each group. Only a part of the three groups of the device and the common device may be surrounded by a shield by the wire 4.
  • FIG. 13 shows a modified example of the module in the present embodiment.
  • the wire 4 does not straddle the components 301, 302, 303, but straddles only the matching circuits 311, 312, 313. That is, only the matching circuits 311, 312, and 313 are surrounded by a shield. From the viewpoint of suppressing the magnetic flux coupling by the matching circuit, it is also meaningful to shield only the matching circuits 311, 312, 313 in this way.
  • the matching circuits 311, 312, 313 are regarded as the first component instead of the components 301, 302, 303, the same thing as described above can be said.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された第１部品（３ａ）および第２部品（３ｂ）と、第１部品（３ａ）をまたぐように配置され、一方端および他方端を有するワイヤ（４）とを備える。前記一方端は、第２部品（３ｂ）に接続されている。ワイヤ（４）は接地されている。

Description

モジュール
　本発明は、モジュールに関するものである。
　電磁波のシールドを目的としてワイヤボンディングがなされた構造が、米国特許ＵＳ９，７６１，５３７Ｂ２（特許文献１）に記載されている。この文献の図７および図９では、実装部品をまたぐようにワイヤボンディングがなされた構成も記載されている。
　一般的に、ワイヤボンディングは、ファーストボンドとセカンドボンドという２段階の工程によって行なわれる。第１対象箇所と第２対象箇所との間をワイヤで電気的に接続するものとして、以下、説明する。まず、ファーストボンドにおいては、ツールによって保持したワイヤの先端を溶融させてボール状にした状態で、第１対象箇所への接合が行なわれる。次に、セカンドボンドにおいては、既に一端がファーストボンドによって第１対象箇所に接合された状態のワイヤを引き回し、そのワイヤの途中の一点を第２対象箇所に押しつけて溶融させることによって接合し、その続きのワイヤを切断する。
米国特許ＵＳ９，７６１，５３７Ｂ２
　通常、ファーストボンドで接合された箇所とセカンドボンドで接合された箇所とでは、ワイヤの傾きが異なる。ファーストボンドで接合された箇所は、第１対象箇所から垂直に近い方向にワイヤが延在するような接合が可能であるが、セカンドボンドで接合された箇所では、第２対象箇所の表面とワイヤとがなす角度は比較的小さくなる。言い換えれば、ワイヤが傾いた状態となる。第１対象箇所、第２対象箇所の両方が基板の表面にある場合には、第２接合箇所でワイヤが傾くことを考慮に入れて、第２接合箇所の近傍にはワイヤを接合するための余分なスペースが必要となる。
　そこで、本発明は、ワイヤによるコンパートメントシールドを実現しつつ、基板の表面に沿ったスペースをなるべく節約することができるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された第１部品および第２部品と、上記第１部品をまたぐように配置され、一方端および他方端を有するワイヤとを備え、上記一方端は、上記第２部品に接続され、上記ワイヤは接地されている。
　本発明によれば、ワイヤによるコンパートメントシールドを実現しつつ、基板の表面に沿ったスペースをなるべく節約することができる。
本発明に基づく実施の形態１におけるモジュールの斜視図である。 本発明に基づく実施の形態１におけるモジュールの平面図である。 図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態１におけるモジュールに備わるワイヤのファーストボンド端の近傍の拡大図である。 本発明に基づく実施の形態１におけるモジュールに備わるワイヤのセカンドボンド端の近傍の拡大図である。 本発明に基づく実施の形態２におけるモジュールからシールド膜の上面部分および封止樹脂を取り除いた状態の平面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。 本発明に基づく実施の形態６におけるモジュールの断面図である。 本発明に基づく実施の形態７におけるモジュールの透視平面図である。 本発明に基づく実施の形態７におけるモジュールの変形例の透視平面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図６を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の斜視図を図１に示す。モジュール１０１の上面および側面はシールド膜８によって覆われている。モジュール１０１の平面図を図２に示す。図２に示すように、モジュール１０１は内部に第１部品３ａ、第２部品３ｂ、部品３ｃ，３ｄ，３ｅを備える。図２におけるＩＩＩ－ＩＩＩ線に関する矢視断面図を図３に示す。第２部品３ｂの形状は、ほぼ直方体である。第２部品３ｂの両端部には電極が設けられている。第２部品３ｂの電極は第２部品３ｂの上面の一部を覆っている。
　本実施の形態におけるモジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品３ａおよび第２部品３ｂと、第１部品３ａをまたぐように配置され、一方端および他方端を有するワイヤ４とを備える。第１部品３ａは、たとえばＩＣ素子である。第１部品３ａは、より具体的には、たとえばＬＮＡ（ローノイズアンプ）である。第１部品３ａは、たとえばＰＡ（パワーアンプ）であってもよい。第２部品３ｂは、部品表面に露出する電極を有する。第２部品３ｂの表面に露出する電極の少なくとも一部は、第２部品３ｂの上面にあることが好ましい。第２部品３ｂは、具体的には、たとえばチップコンデンサであってもよく、チップ抵抗であってもよい。また、第２部品３ｂは、第１部品３ａとともに、モジュール内でひとつのシールド対象となるもの、すなわち、たとえば、送信系回路、受信系回路などのいずれかであってもよい。
　上記一方端は、第２部品３ｂに接続されている。ワイヤ４は接地されている。上記一方端は、セカンドボンド端４２であり、上記他方端は、ファーストボンド端４１である。すなわち、上記一方端がワイヤボンディングの終点側であり、上記他方端がワイヤボンディングの始点側である。基板１は、複数の絶縁層２を積み重ねて形成されている。基板１は、たとえばセラミック多層基板であってもよく、プリント配線基板のような樹脂多層基板であってもよい。ここで例示したように、上記一方端が第２部品３ｂに接続されている箇所は、第２部品３ｂの上面であることが好ましい。
　基板１の第１面１ａには、第１部品３ａおよび第２部品３ｂだけでなく、さらに他の部品も実装されていてよい。図３に示した例では、第１面１ａに部品３ｃも実装されている。第１面１ａに実装された複数の部品と、ワイヤ４とは、第１封止樹脂６ａによって封止されている。第１封止樹脂６ａの上面および側面はシールド膜８によって覆われている。シールド膜８は接地されている。基板１の内部には導体パターン１６が配置されている。導体パターン１６に対して導体ビア１５が電気的に接続されている。基板１の第２面１ｂには、外部端子１７が設けられている。
　シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図４に示す。第１面１ａには、部品３ｃ，３ｄも実装されている。複数のワイヤ４が互いに平行に配置されている。複数のワイヤ４は第１部品３ａの辺に平行に配置されている。複数の第２部品３ｂが第１部品３ａの１辺に沿うように配列されている。複数のワイヤ４は、第１部品３ａ、および複数の第２部品３ｂの一部をまたぐように配置されている。ただし、ここで示す第２部品３ｂの配列はあくまで一例であって、このとおりとは限らない。複数のワイヤが平行に配置されることは必須ではなく、第２部品３ｂの配置によっては、ワイヤが平行になっていなくてもよい。
　上記他方端であるファーストボンド端４１の近傍を拡大したところを図５に示す。ファーストボンド端４１は、第１面１ａに設けられたパッド電極１８の上面に電気的に接続されている。図５に示すように、ファーストボンド端４１においては、ワイヤ４の材料が半球状になったものが形成されている。この半球状の造形物は、ワイヤ４の先端が一旦溶融してボール状となってからパッド電極１８に押し当てられ、その後に凝固して出来上がったものである。ファーストボンド端４１においては、ワイヤ４の立ち上がり角度はＡである。
　上記一方端であるセカンドボンド端４２の近傍を拡大したところを図６に示す。セカンドボンド端４２は、第２部品３ｂの電極３１に電気的に接続されている。セカンドボンド端４２においては、ファーストボンド端４１においてあったような半球状の部分はほぼ形成されていない。セカンドボンド端４２は、ファーストボンド端４１においては、ワイヤ４の立ち上がり角度はＢである。角度Ａの方が角度Ｂより大きい。すなわち、セカンドボンド側では、ファーストボンド側に比べて、ワイヤがより大きく傾いた状態となる。セカンドボンド端４２においては、ワイヤ４の端ではなく中間部を電極３１に当接させ、この中間部を溶融させて電極３１に電気的に接続しているものである。セカンドボンド端４２においては、ワイヤ４が電極３１に接続された後で、ワイヤ４の続きの部分は引きちぎられている。セカンドボンド端４２においては、ワイヤ４の一部が電極３１の表面に沿って横たわるように配置されつつ、一旦溶融してから凝固することによって電極３１に固着している。
　ここで示したファーストボンド端４１およびセカンドボンド端４２の構造は、一例として示したものであって、この通りとは限らない。
　本実施の形態では、ワイヤによるコンパートメントシールドを実現しつつ、基板の表面に沿ったスペースをなるべく節約することができる。
　本実施の形態で示したように、上記一方端としてのセカンドボンド端４２は、第２部品３ｂの上面に対して第１の角度Ｂをなすように接続されており、上記他方端としてのファーストボンド端４１は、上記第１の角度Ｂより大きな第２の角度Ａをなすように第１面１ａまたは他の部品の上面に接続されていることが好ましい。この構成を採用することにより、基板の表面に沿ったスペースをなるべく節約することができる。
　本実施の形態で示したように、前記一方端は、ワイヤボンディングの終点側であることが好ましい。
　図３に示したように、第２部品３ｂの上面の高さは、上記第１部品の上面の高さよりも低いことが好ましい。この構成を採用することにより、空間を効率良く利用してワイヤを配置することができる。なお、ここでいう「高さ」は、第１面１ａを基準とした高さである。
　本実施の形態で示したように、第２部品３ｂは、第１部品３ａから遠い側の端部に電極３１を備え、ワイヤ４の上記一方端としてのセカンドボンド端４２はこの電極３１に接続されていることが好ましい。この構成を採用することにより、第２部品３ｂもコンパートメントシールドの内側に実質的に入っている構成を実現することができる。また、電極３１は、第２部品３ｂのグランド端子である。これによって、ワイヤ４によるシールドが可能となる。
　本実施の形態で示したように、モジュール１０１は、第１部品３ａおよび第２部品３ｂを封止する封止樹脂と、前記封止樹脂を覆うように形成されたシールド膜８とを備えることが好ましい。ここでは、第１封止樹脂６ａが「封止樹脂」に相当する。
　（実施の形態２）
　図７を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。本実施の形態におけるモジュール１０２において、シールド膜８の上面部分および封止樹脂６ａを取り除いた状態で真上から見たところを図７に示す。実施の形態１では、複数のワイヤ４が第１部品３ａの辺に平行に配置されていたが、本実施の形態では、複数のワイヤ４が第１部品３ａの辺に対して斜めに配置されている。すなわち、第１面１ａに垂直な方向から見たとき、ワイヤ４は第１部品３ａの辺に対して斜めに配置されている。
　本実施の形態では、複数のワイヤ４が第１部品３ａの辺に対して斜めに配置されているので、第１部品３ａのより多くの辺に沿ってワイヤ４のいずれかの端を配置することができる。したがって、コンパートメントシールドをより強固なものとすることができる。
　（実施の形態３）
　図８を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図８に示す。本実施の形態におけるモジュール１０３は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。モジュール１０３においては、第１面１ａに第２部品３ｂｉが実装されている。第２部品３ｂｉは、ダイボンド型の部品である。第２部品３ｂｉは、上面に電極３２，３３を備える。
　モジュール１０３においては、第２部品３ｂｉは、上面に接続端子としての電極３２を備え、第２部品３ｂｉの下面３５は第１面１ａに接着されており、ワイヤ４の上記一方端としてのセカンドボンド端４２は上記接続端子としての電極３２に接続されている。基板１の第１面１ａにパッド電極１９が設けられている。電極３３とパッド電極１９との間は、ワイヤ３４によって接続されている。ここで、電極３２はダイボンド型の第２部品３ｂｉ内の回路を経由して電極３３に電気的に接続されている。パッド電極１９は、基板１内の配線（図示せず）を通じてグランドにつながっている。すなわち、第２部品３ｂｉは、ダイボンド型の部品であり、さらに前記ワイヤ４とは別のワイヤ３４を備え、前記別のワイヤ３４は接地されている。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。本実施の形態では、ワイヤ４が電極３２に接続され、電極３２，２２間が電気的に接続され、かつ、電極３３がワイヤ３４によってパッド電極１９に接続されている。このように、ワイヤ４が、電極３２、電極３３、ワイヤ３４、パッド電極１９を介してグランドに接続されることにより、コンパートメントシールドが可能となる。
　（実施の形態４）
　図９を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の断面図を図９に示す。本実施の形態におけるモジュール１０４は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　モジュール１０４は、両面実装構造となっている。すなわち、モジュール１０４においては、基板１は、第１面１ａと反対側の面として第２面１ｂを有し、第２面１ｂに少なくとも１つの部品が実装されている。具体的には、モジュール１０４においては、一例として、基板１の第２面１ｂには、部品３ｆ，３ｇが実装されている。部品３ｆ，３ｇは、第２封止樹脂６ｂによって封止されている。モジュール１０４の下面には外部端子２４が設けられている。ここで示す例では、柱状導体２３の下面が外部端子２４となっている。柱状導体２３は第２面１ｂに配置されている。柱状導体２３は、ピン、めっきにより形成された電極、金属ブロックのいずれかであってもよい。柱状導体２３は、第２封止樹脂６ｂを貫通している。柱状導体２３の下端にははんだバンプが接続されていてもよい。ここで示した外部端子２４の構成は、あくまで一例であり、この通りとは限らない。柱状導体２３に代えてバンプを設けてもよい。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。本実施の形態では、両面実装構造となっているので、より多くの部品を基板１に実装することができる。
　（実施の形態５）
　図１０を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０５の断面図を図１０に示す。本実施の形態におけるモジュール１０５は、基本的構成に関しては、実施の形態３で説明したモジュール１０３と同様であるが、以下の構成を備える。
　モジュール１０５は、両面実装構造となっている。基板１の第２面１ｂ側の構造については、実施の形態４で説明したものと同様である。
　本実施の形態においても、実施の形態３で説明したのと同様の効果を得ることができる。本実施の形態では、両面実装構造となっているので、より多くの部品を基板１に実装することができる。
　（実施の形態６）
　図１１を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０６の断面図を図１１に示す。本実施の形態におけるモジュール１０６は、基本的構成に関しては、実施の形態１で説明したモジュール１０１と同様であるが、以下の構成を備える。
　本実施の形態におけるモジュール１０６では、基板１の第１面１ａに部品３ｈが実装されている。部品３ｈは、両端部に電極を備える。部品３ｈの電極は部品３ｈの上面の一部を覆っている。実施の形態１では、上記他方端としてのファーストボンド端４１は、第１面１ａに電気的に接続されていたが、本実施の形態におけるモジュール１０６では、ファーストボンド端４１は、部品３ｈの上面に電気的に接続されている。このような構成であってもよい。
　本実施の形態においても、実施の形態１で説明したような効果を得ることができる。
　（実施の形態７）
　図１２を参照して、本発明に基づく実施の形態７におけるモジュールについて説明する。モジュール１０７においては、第１面１ａに、第１部品としての部品３０１，３０２，３０３が実装されている。部品３０１は、パワーアンプ（ＰＡ）である。部品３０２は、ローノイズアンプ（ＬＮＡ）である。部品３０３は、アンテナスイッチ（ＡＮＴ　ＳＷ）である。第１面１ａには、その他にいくつかの電子部品が実装されている。たとえば部品３ｃ，３ｄが第１面１ａに実装されている。パワーアンプである部品３０１の近傍には、パワーアンプのための整合回路３１１が実装されている。ローノイズアンプである部品３０２の近傍には、ローノイズアンプのための整合回路３１２が実装されている。アンテナスイッチである部品３０３の近傍には、アンテナスイッチのための整合回路３１３が実装されている。ここでは、一例として、整合回路はそれぞれ２個の長方形の小さな部品として表示しているが、整合回路としての部品のサイズ、形状、個数はこの通りとは限らない。
　パワーアンプなどは、送信デバイスとして実装されたものである。ローノイズアンプなどは、受信デバイスとして実装されたものである。アンテナスイッチなどは、共通デバイスとして実装されたものである。
　第１部品としての部品３０１，３０２，３０３の近傍には、それぞれ複数の第２部品３ｂが実装されている。第１部品としての部品３０１，３０２，３０３およびそれぞれに対応する整合回路を一括してまたぐようにワイヤ４が配置されており、ワイヤ４の一方の端は、第２部品３ｂの上面に接続されている。ワイヤ４の他方の端は、第１面１ａに接続されている。ここでいうワイヤ４の一方の端は、第２部品３ｂの上面に設けられた端子に電気的に接続されている。モジュール１０７を平面視したとき、ワイヤ４は、部品３０１，３０２，３０３に対して斜めに配置されている。
　図１２に示した例では、１つのデバイス毎に複数のワイヤ４が示されている。ワイヤ４は、第１部品としての部品３０１をまたぐ際に、部品３０１だけでなく、部品３０１の近傍に実装された整合回路３１１を含めて一括してまたぐように配置されている。ただし、複数のワイヤ４がある場合に、複数のワイヤ４の全てが部品３０１および整合回路３１１を一括してまたいでいるとは限らず、部位によっては、ワイヤ４が部品３０１および整合回路３１１のうちの一方のみをまたいでいることもありうる。
　ワイヤ４は、第１部品としての部品３０２をまたぐ際に、部品３０２だけでなく、部品３０２の近傍に実装された整合回路３１２を含めて一括してまたぐように配置されている。ワイヤ４は、第１部品としての部品３０３をまたぐ際に、部品３０３だけでなく、部品３０３の近傍に実装された整合回路３１３を含めて一括してまたぐように配置されている。
　デバイス同士のアイソレーションが劣化する原因としては、特に整合回路としてのインダクタがもたらす磁束結合が挙げられる。したがって、整合回路をシールドで囲むことは、アイソレーション劣化防止のために有効である。本実施の形態では、各デバイスと当該デバイスに伴う整合回路をまとめて、複数のワイヤ５によるシールドで囲んでいるので、アイソレーションの劣化を防止することができる。
　ここで示した例では、送信デバイス、受信デバイス、共通デバイスの３つのグループに分けて、これらの３つのグループを、それぞれグループごとに複数のワイヤ５によるシールドで囲んでいるが、送信デバイス、受信デバイス、共通デバイスの３つのグループのうち一部のグループのみをワイヤ４によるシールドで囲んだ構成であってもよい。
　本実施の形態におけるモジュールの変形例を図１３に示す。図１３に示すモジュール１０８においては、ワイヤ４は、部品３０１，３０２，３０３をまたいでおらず、整合回路３１１，３１２，３１３のみをまたいでいる。すなわち、整合回路３１１，３１２，３１３のみをシールドで囲んだ構成となっている。整合回路による磁束結合を抑えるという観点からは、このように整合回路３１１，３１２，３１３のみをシールドすることも有意義である。この変形例の場合、部品３０１，３０２，３０３の代わりに、整合回路３１１，３１２，３１３を第１部品とみなせば、これまでに説明してきたことと同様のことがいえる。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、２　絶縁層、３ａ　第１部品、３ｂ，３ｂｉ　第２部品、３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３０１，３０２，３０３　部品、４　ワイヤ、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、８　シールド膜、１５　導体ビア、１６　導体パターン、１７，２４　外部端子、１８，１９　パッド電極、２３　柱状導体、３１　電極、３２，３３　電極、３４　ワイヤ、３５　下面、４１　ファーストボンド端、４２　セカンドボンド端、１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８　モジュール、３１１，３１２，３１３　整合回路。

Claims (11)

  1. 　第１面を有する基板と、
    　前記第１面に実装された第１部品および第２部品と、
    　前記第１部品をまたぐように配置され、一方端および他方端を有するワイヤとを備え、
    　前記一方端は、前記第２部品に接続され、
    　前記ワイヤは接地されている、モジュール。
  2. 　前記一方端が前記第２部品に接続されている箇所は、前記第２部品の上面である、請求項１に記載のモジュール。
  3. 　前記一方端は、前記第２部品の上面に対して第１の角度をなすように接続されており、前記他方端は、前記第１の角度より大きな第２の角度をなすように前記第１面または他の部品の上面に接続されている、請求項１に記載のモジュール。
  4. 　前記一方端は、ワイヤボンディングの終点側である、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記第２部品の上面の高さは、前記第１部品の上面の高さよりも低い、請求項２に記載のモジュール。
  6. 　前記第２部品は、上面に接続端子を備え、前記第２部品の下面は前記第１面に接着されており、前記ワイヤの前記一方端は前記接続端子に接続されている、請求項１から５のいずれか１項に記載のモジュール。
  7. 　前記第２部品は、ダイボンド型の部品であり、さらに前記ワイヤとは別のワイヤを備え、前記別のワイヤは接地されている、請求項６に記載のモジュール。
  8. 　前記第２部品は、前記第１部品から遠い側の端部に電極を備え、前記ワイヤの前記一方端は前記電極に接続されている、請求項１から３のいずれか１項に記載のモジュール。
  9. 　前記第１面に垂直な方向から見たとき、前記ワイヤは前記第１部品の辺に対して斜めに配置されている、請求項１から８のいずれか１項に記載のモジュール。
  10. 　前記第１部品および前記第２部品を封止する封止樹脂と、前記封止樹脂を覆うように形成されたシールド膜とを備える、請求項１から９のいずれか１項に記載のモジュール。
  11. 　前記基板は、前記第１面と反対側の面として第２面を有し、前記第２面に少なくとも１つの部品が実装されている、請求項１から１０のいずれか１項に記載のモジュール。
PCT/JP2020/029991 2019-08-23 2020-08-05 モジュール WO2021039325A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/651,273 US11961830B2 (en) 2019-08-23 2022-02-16 Module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019153116 2019-08-23
JP2019-153116 2019-08-23
JP2020-122292 2020-07-16
JP2020122292 2020-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/651,273 Continuation US11961830B2 (en) 2019-08-23 2022-02-16 Module

Publications (1)

Publication Number Publication Date
WO2021039325A1 true WO2021039325A1 (ja) 2021-03-04

Family

ID=74685867

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/029991 WO2021039325A1 (ja) 2019-08-23 2020-08-05 モジュール

Country Status (2)

Country Link
US (1) US11961830B2 (ja)
WO (1) WO2021039325A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449631A (ja) * 1990-06-19 1992-02-19 Oki Electric Ind Co Ltd ワイヤボンディング方法
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088009B2 (en) * 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8786083B2 (en) * 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US9761537B2 (en) 2014-09-30 2017-09-12 Skyworks Solutions, Inc. Shielded radio-frequency module having reduced area
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
WO2017171859A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US10134686B2 (en) * 2016-09-30 2018-11-20 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
US10076023B2 (en) * 2016-09-30 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
US11227840B2 (en) * 2018-08-03 2022-01-18 Murata Manufacturing Co., Ltd. Electronic module having improved shield performance
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11342276B2 (en) * 2019-05-24 2022-05-24 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449631A (ja) * 1990-06-19 1992-02-19 Oki Electric Ind Co Ltd ワイヤボンディング方法
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
WO2018164158A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 高周波モジュール
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022249600A1 (ja) * 2021-05-26 2022-12-01 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
US20220173085A1 (en) 2022-06-02
US11961830B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US7808104B2 (en) Substrate for mounting electronic component and electronic apparatus including the substrate
CN111699552B (zh) 高频模块
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
JP2011040602A (ja) 電子装置およびその製造方法
US6992395B2 (en) Semiconductor device and semiconductor module having external electrodes on an outer periphery
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JPH0579995U (ja) 高周波シールド構造を有する多層配線基板
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
US11749589B2 (en) Module
WO2021039325A1 (ja) モジュール
KR20130034310A (ko) 인쇄회로기판 어셈블리
US6570271B2 (en) Apparatus for routing signals
WO2021060161A1 (ja) モジュール
CN212519571U (zh) 印制电路板组件和终端
CN103400826A (zh) 半导体封装及其制造方法
TW201804584A (zh) 雙側電子封裝件
US10211179B2 (en) Semiconductor device
KR100516815B1 (ko) 반도체장치
CN211606932U (zh) 电子电路
US20230059627A1 (en) Connector
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
JPH0553269U (ja) 高周波シールド構造を有する多層配線基板
WO2012056661A1 (ja) 電子部品の接合形態

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20858641

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20858641

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP