KR100808579B1 - 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 - Google Patents

볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 Download PDF

Info

Publication number
KR100808579B1
KR100808579B1 KR1020010082679A KR20010082679A KR100808579B1 KR 100808579 B1 KR100808579 B1 KR 100808579B1 KR 1020010082679 A KR1020010082679 A KR 1020010082679A KR 20010082679 A KR20010082679 A KR 20010082679A KR 100808579 B1 KR100808579 B1 KR 100808579B1
Authority
KR
South Korea
Prior art keywords
ball
semiconductor package
tape
mounting structure
ball mask
Prior art date
Application number
KR1020010082679A
Other languages
English (en)
Other versions
KR20030052656A (ko
Inventor
임상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010082679A priority Critical patent/KR100808579B1/ko
Publication of KR20030052656A publication Critical patent/KR20030052656A/ko
Application granted granted Critical
Publication of KR100808579B1 publication Critical patent/KR100808579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 볼 마스크 테이프를 이용하여 실장 신뢰성을 향상시킬 수 있는 반도체 패키지의 기판 실장 구조에 관한 것으로서, 본 발명에 따른 반도체 패키지의 기판 실장 구조는 다수개의 볼 단자를 포함하는 반도체 패키지가 볼 단자를 통하여 모 기판에 실장되는 구조로 이루어지며, 반도체 패키지와 모 기판 사이에 볼 마스크 테이프가 개재되며, 볼 마스크 테이프가 절연 테이프 및 절연 테이프에 형성되는 여러개의 볼 마스크 구멍으로 이루어지고, 볼 마스크 구멍이 볼 단자에 각각 대응하는 것을 특징으로 한다. 또한, 볼 마스크 테이프는 모 기판에 부착되거나 반도체 패키지에 부착될 수 있으며, 볼 마스크 테이프는 볼 단자 높이의 10~80%의 두께를 가지는 것이 바람직하다. 또한, 볼 마스크 구멍의 직경은 볼 단자의 직경보다 10~50㎛ 더 큰 것이 바람직하며, 볼 마스크 구멍에 솔더 크림이 형성되거나 전기 도금층이 형성될 수 있다.
볼 그리드 어레이 패키지, 볼 단자, 모 기판, 실장 신뢰성, 볼 마스크 테이프, 솔더 크림

Description

볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장 구조 {MOUNTING STRUCTURE OF SEMICONDUCTOR PACKAGE USING BALL MASK TAPE}
도 1은 종래기술에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도.
도 2a 및 도 2b는 종래기술에 따른 반도체 패키지의 기판 실장 구조에서 발생하는 불량 유형의 예시도.
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 반도체 패키지의 기판 실장 구조에 사용되는 볼 마스크 테이프를 개략적으로 나타내는 평면도 및 단면도.
도 3c는 본 발명의 제1 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도.
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도.
도 5는 본 발명의 제3 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도.
도 6a 및 도 6b는 본 발명의 제4 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 50: 반도체 패키지 12, 52: 볼 단자
20, 40: 모 기판 30, 60: 볼 마스크 테이프
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 볼 마스크 테이프를 이용하여 실장 신뢰성을 향상시킬 수 있는 반도체 패키지의 기판 실장 구조에 관한 것이다.
근래에 마이크로프로세서(microprocessor)나 주문형 반도체(ASIC) 등 비메모리 제품을 중심으로 경박단소화에 대한 요구가 급진전되면서 다핀화에 유리하도록 볼(ball) 형태의 외부 단자를 패키지 밑면에 배열하는 볼 그리드 어레이(Ball Grid Array; BGA) 패키지가 반도체 패키지의 주력 형태로 자리잡고 있다.
도 1에 도시된 바와 같이, 이러한 유형의 반도체 패키지(10)는 볼 단자(12)를 통하여 모 기판(20, mother board)에 실장된다. 모 기판(20)은 인쇄회로기판, 모듈기판 등을 총칭하는 의미로 사용되며, 참조번호 22번은 모 기판(20)에 형성된 기판 패드와 그 위에 도포되는 솔더 크림(solder cream)을 포함하는 의미로 사용된다.
이와 같은 종래의 기판 실장 구조에 있어서, 반도체 패키지(10)는 볼 단자(12)의 밑면을 통해서만 모 기판(20)과 접촉하므로 접촉 면적이 매우 협소하다. 따라서, 도 2a에 도시된 바와 같이, 외부 스트레스에 의하여 볼 접촉면에 크랙(14, crack)이 발생할 수 있다. 또한, 도 2b에 도시된 바와 같이, 볼 단자(12)들의 높이가 일정하지 않을 경우 접촉 불량(16)이 발생할 수 있다. 이를 막기 위해 솔더 크림(12)을 과다하게 사용하게 되면 이웃하는 볼 단자(12) 간에 전기적 단락이 발생할 수 있다.
따라서, 본 발명은 이러한 종래기술에서의 여러 문제점들을 극복하고 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 볼 단자를 가지는 반도체 패키지가 모 기판에 실장되는 경우에 볼 단자와 모 기판 사이의 접촉 면적을 넓게 하여 실장 신뢰성을 향상시킬 수 있는 반도체 패키지의 기판 실장 구조를 제공하고자 하는 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 다수개의 볼 단자를 포함하는 반도체 패키지가 볼 단자를 통하여 모 기판에 실장되는 반도체 패키지의 기판 실장 구조에 있어서, 반도체 패키지와 모 기판 사이에 볼 마스크 테이프가 개재되며, 볼 마스크 테이프가 절연 테이프 및 절연 테이프에 형성되는 여러개의 볼 마스크 구멍으로 이루어지고, 볼 마스크 구멍이 볼 단자에 각각 대응하는 것을 특징으로 하는 반도체 패키지의 기판 실장 구조를 제공한다.
본 발명에 따른 반도체 패키지의 기판 실장 구조에 있어서, 볼 마스크 테이프는 모 기판에 부착되거나 반도체 패키지에 부착될 수 있으며, 볼 마스크 테이프는 볼 단자 높이의 10~80%의 두께를 가지는 것이 바람직하다. 또한, 볼 마스크 구 멍의 직경은 볼 단자의 직경보다 10~50㎛ 더 큰 것이 바람직하며, 볼 마스크 구멍에 솔더 크림이 형성되거나 전기 도금층이 형성될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 따른 반도체 패키지의 기판 실장 구조에 대한 도면이다. 도 3a와 도 3b는 각각 볼 마스크 테이프를 개략적으로 나타내는 평면도와 단면도이며, 도 3c는 볼 마스크 테이프를 사용하는 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도이다.
도 3a와 도 3b에 도시된 바와 같이, 제1 실시예에 사용되는 볼 마스크 테이프(30, ball mask tape)는 절연 테이프(32)에 여러개의 볼 마스크 구멍(34)이 규칙적으로 형성되는 구조로 이루어진다. 절연 테이프(32)는 유연성과 열방출 특성이 우수한 절연물질로 이루어지며, 볼 단자(도 3c의 52) 높이의 10~80% 정도의 두께를 갖는다. 볼 마스크 구멍(34)의 위치는 볼 단자(도 3c의 52)의 위치에 일대일로 대응되며, 볼 마스크 구멍(34)의 직경은 볼 단자의 직경에 비하여 10~50㎛ 정도 더 큰 것이 바람직하다.
볼 마스크 테이프(30)는 열압착과 같은 방식에 의하여 모 기판(40)에 부착한다. 이어서, 모 기판(40)에 솔더 크림(36, solder cream)을 도포한 후, 모 기판(40)에 반도체 패키지(50)를 실장한다. 따라서, 반도체 패키지(50)에 형성된 다수개의 볼 단자(52)가 각각 볼 마스크 테이프(30)의 볼 마스크 구멍(34) 안으로 삽입되면서 솔더 크림(36)과 접촉된다. 이 때, 볼 마스크 테이프(30)의 두께가 볼 단자(52) 높이의 10~80% 정도이므로, 볼 단자(52)의 10~80% 정도가 볼 마스크 구멍(34) 안으로 들어가게 된다. 따라서, 볼 단자(52)와 모 기판(40) 사이의 접촉 면적이 증가하여 실장 신뢰성이 향상된다.
도 4는 본 발명의 제2 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도이다. 도 4에 도시된 바와 같이, 볼 마스크 테이프 대신에 완충 패드(42, buffer pad)를 모 기판(40)에 형성한다. 완충 패드(42)는 범핑(bumping)과 같은 방식으로 형성할 수 있다. 반도체 패키지(50)의 볼 단자(52)는 완충 패드(42)와 접촉을 이루며, 볼 단자(52)와 모 기판(40) 사이의 접촉 면적이 넓어지므로 실장 신뢰성이 향상된다.
도 5는 본 발명의 제3 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도이다. 도 5를 참조하면, 반도체 패키지(50)에 볼 단자(52)를 형성하기 전에 먼저 볼 마스크 테이프(60)를 부착한다. 볼 마스크 테이프(60)는 전술한 바와 같이 절연 테이프(62)와 볼 마스크 구멍(64)으로 이루어진다. 본 실시예의 볼 마스크 테이프(60)는 모 기판(도시되지 않음) 대신에 반도체 패키지(50)에 부착되는 점이 전술한 제1 실시예와 상이하다. 이어서, 반도체 패키지(50)에 볼 단자(52)를 형성한 후 모 기판에 실장시킨다.
도 6a 및 도 6b는 본 발명의 제4 실시예에 따른 반도체 패키지의 기판 실장 구조를 개략적으로 나타내는 단면도이다. 먼저, 도 6a에 도시된 바와 같이, 반도체 패키지(50)에 볼 마스크 테이프(60)를 부착한 후 전기 도금층(66)을 형성한다. 전기 도금층(66)은 볼 마스크 테이프(60)의 절연 테이프(62) 표면과 볼 마스크 구멍(64)의 내부에 형성된다. 이어서, 도 6b에 도시된 바와 같이, 절연 테이프(62) 표면에 형성된 전기 도금층을 제거한 후, 볼 마스크 구멍(64)에 남아 있는 전기 도금층(66) 위에 볼 단자(52)를 형성한다. 그리고 나서, 전술한 실시예들과 마찬가지로 반도체 패키지(50)를 모 기판(도시되지 않음)에 실장시킨다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 패키지의 기판 실장 구조는 볼 단자와 모 기판 간의 접촉 면적을 증가시키기 때문에 볼 접촉면 크랙이 방지되고 볼 단자 높이의 차이로 인한 접촉 불량을 해소하여 반도체 패키지의 기판 실장 신뢰성을 향상시킨다.
또한, 본 발명에 따른 반도체 패키지의 기판 실장 구조는 유연성과 열방출 특성이 우수한 볼 마스크 테이프를 이용하므로 외부 스트레스에 대한 저항성이 강하며 반도체 패키지의 열방출 특성이 향상된다. 그리고, 볼 단자 사이에 절연물질인 볼 마스크 테이프가 개재되는 구조이므로 전기 절연성이 우수하며, 패키지 실장시 테이프가 수직 힘을 흡수하여 패키지에 가해지는 외부 스트레스를 감소시킨다. 아울러, 패키지 실장시 볼 단자의 자기-정렬 효과도 기대할 수 있다.
본 발명은 일반적인 볼 그리드 어레이 패키지 뿐만 아니라 범프 기술을 이용하는 모든 유형의 반도체 패키지에 적용될 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (7)

  1. 다수개의 볼 단자를 포함하는 반도체 패키지가 상기 볼 단자를 통하여 모 기판에 실장되는 반도체 패키지의 기판 실장 구조에 있어서,
    상기 반도체 패키지와 상기 모 기판 사이에 볼 마스크 테이프가 개재되며, 상기 볼 마스크 테이프는 절연 테이프 및 상기 절연 테이프에 형성되는 여러개의 볼 마스크 구멍으로 이루어지고, 상기 볼 마스크 구멍은 상기 볼 단자에 각각 대응하며, 상기 볼 마스크 구멍 내에는 상기 볼 단자와의 접촉 면적을 향상시키기 위한 솔더 크림이 배치된 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
  2. 제 1 항에 있어서, 상기 볼 마스크 테이프는 상기 모 기판에 부착되는 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
  3. 제 1 항에 있어서, 상기 볼 마스크 테이프는 상기 반도체 패키지에 부착되는 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 볼 마스크 테이프는 상기 볼 단자 높이의 10~80%의 두께를 가지는 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 볼 마스크 구멍의 직경 은 상기 볼 단자의 직경보다 10~50㎛ 더 큰 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
  6. 삭제
  7. 다수개의 볼 단자를 포함하는 반도체 패키지가 상기 볼 단자를 통하여 모 기판에 실장 되는 반도체 패키지의 기판 실장 구조에 있어서,
    상기 반도체 패키지와 상기 모 기판 사이에 볼 마스크 테이프가 개재되며, 상기 볼 마스크 테이프는 절연 테이프 및 상기 절연 테이프에 형성되는 여러개의 볼 마스크 구멍으로 이루어지고, 상기 볼 마스크 구멍은 상기 볼 단자에 각각 대응하며, 상기 볼 마스크 구멍 내에는 상기 볼 단자와의 접촉 면적을 향상시키기 위한 도금층이 형성된 것을 특징으로 하는 반도체 패키지의 기판 실장 구조.
KR1020010082679A 2001-12-21 2001-12-21 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 KR100808579B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010082679A KR100808579B1 (ko) 2001-12-21 2001-12-21 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010082679A KR100808579B1 (ko) 2001-12-21 2001-12-21 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조

Publications (2)

Publication Number Publication Date
KR20030052656A KR20030052656A (ko) 2003-06-27
KR100808579B1 true KR100808579B1 (ko) 2008-02-28

Family

ID=29577409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010082679A KR100808579B1 (ko) 2001-12-21 2001-12-21 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조

Country Status (1)

Country Link
KR (1) KR100808579B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024051A (ko) * 1995-10-25 1997-05-30 김광호 반도체 패키지 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024051A (ko) * 1995-10-25 1997-05-30 김광호 반도체 패키지 제조방법

Also Published As

Publication number Publication date
KR20030052656A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US6294831B1 (en) Electronic package with bonded structure and method of making
US7554206B2 (en) Microelectronic packages and methods therefor
JP4828164B2 (ja) インタポーザおよび半導体装置
JP3294740B2 (ja) 半導体装置
US20030173679A1 (en) Stacked dice standoffs
US20070138627A1 (en) Heat spreader and package structure utilizing the same
US7906845B1 (en) Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
JP2011142185A (ja) 半導体装置
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
US9271388B2 (en) Interposer and package on package structure
US7656046B2 (en) Semiconductor device
US6509634B1 (en) Chip mounting structure having adhesive conductor
JPH11260962A (ja) ボールグリッドアレイ型半導体装置
KR100808579B1 (ko) 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조
KR100350424B1 (ko) 반도체소자
JP2002176069A (ja) 電気的接続端子の構造とその製造方法
US20040119168A1 (en) Packaged integrated circuit having wire bonds and method therefor
US20030039102A1 (en) Semiconductor chip mounting substrate and semiconductor device using it
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造
KR200331875Y1 (ko) 반도체볼그리드어레이패키지
JP3779485B2 (ja) 半導体装置の製造方法
KR101119473B1 (ko) 반도체 패키지 및 그 제조방법
CN117096124A (zh) 电子封装件及其电子结构
JPH08111471A (ja) Ｂｇａパッケージ及びその実装基板、及びこれらから構成される半導体装置、並びにｂｇａパッケージの実装方法
JPH11233682A (ja) 半導体装置の外部接続端子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee