KR200331875Y1 - 반도체볼그리드어레이패키지 - Google Patents
반도체볼그리드어레이패키지 Download PDFInfo
- Publication number
- KR200331875Y1 KR200331875Y1 KR2019980005142U KR19980005142U KR200331875Y1 KR 200331875 Y1 KR200331875 Y1 KR 200331875Y1 KR 2019980005142 U KR2019980005142 U KR 2019980005142U KR 19980005142 U KR19980005142 U KR 19980005142U KR 200331875 Y1 KR200331875 Y1 KR 200331875Y1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- grid array
- attached
- ball grid
- array package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 고안은 반도체 볼 그리드 어레이 패키지에 관한 것으로, 본 고안은 서브스트레이트와, 상기 서브스트레이트에 서브스트레이트보다 작은 크기로 부착되며 열방출을 촉진시키기 위해 금속재로 된 히트 싱크와, 상기 히트 싱크에 열전도성 및 절연성을 갖는 접착제에 의해 부착되어 칩패드와 서브스트레이트의 회로선 사이에 금속 와이어로서 전기적으로 연결되는 반도체 칩과, 상기 서브스트레이트의 양면에 부착되는 전기적인 연결 단자인 복수개의 솔더 볼과, 상기 서브스트레이트의 양면 중 어느 한 면에 부착되어 볼 그리드 어레이 패키지의 불량 상태 및 전기적인 특성을 테스트하기 위한 테스트 단자를 포함하여 구성된 것을 특징으로 한다. 따라서, 볼 그리드 어레이 패키지의 양면을 인쇄 회로기판에 실장시킬 수 있을 뿐만 아니라, 패키지가 실장된 상태에서도 패키지의 불량 상태 및 전기적인 특성을 용이하게 테스트할 수 있게 된다.
Description
본 고안은 반도체 볼 그리드 어레이 패키지에 관한 것으로서, 더욱 상세하게는 볼 그리드 어레이 패키지의 양면을 인쇄 회로기판에 실장시킬 수 있도록 한 것이다.
일반적으로, 비지에이 패키지(Ball Grid Array Package)는 주어진 면적에서 다핀을 실현할 수 있기 때문에 널리 사용되고 있는데, 이와 같은 비지에이 패키지는 칩패드와 연결되는 패키지의 전기적 연결 단자로 솔더 볼을 패키지의 실장면에배열, 부착한 것으로, 외부 단자의 길이가 짧아서 외부 충격으로부터 휨 발생이 방지되고, 전기적인 신호의 전달이 용이하며, 아울러 마더 보드(Mother Board)에 패키지를 실장시 노(Furnace)에서 일시에 리플로우(Reflow) 시켜서 실장함으로써 실장시 시간이 절감되는 장점이 있다.
종래의 볼 그리드 어레이 패키지(1a)는 도 1에 나타낸 바와 같이, 서브스트레이트(2a)와, 상기 서브스트레이트(2a)의 상면에 서브스트레이트(2a)와 동일한 크기로 부착되어 열방출을 촉진시키기 위해 금속재로 된 히트 싱크(3a)와, 상기 히트 싱크(3a)의 저면 중앙에 열전도성 및 절연성을 갖는 접착제(도시는 생략함)에 의해 부착되어 칩패드(5)와 서브스트레이트(2a)의 회로선 사이에 금속 와이어(6)로 전기적으로 연결되는 반도체 칩(4)과, 상기 서브스트레이트(2a)의 하면에 부착되는 전기적인 연결 단자인 복수개의 솔더 볼(7)로 구성된다.
따라서, 종래의 볼 그리드 어레이 패키지(1a)를 제작할 때에는 먼저, 서브스트레이트(2a)의 상면에 서브스트레이트(2a)와 동일한 크기로 부착되어 열방출을 촉진시키기 위해 금속재로 된 히트 싱크(3a)의 저면 중앙에 반도체 칩(4)을 열전도성 및 절연성을 갖는 접착제에 의해 부착시킨 다음, 상기 반도체 칩(4)의 칩패드(5)와 서브스트레이트(2a)의 회로선 사이를 금속 와이어(6)로 전기적으로 연결시킨 후, 상기 반도체 칩(4)을 에폭시를 사용하여 몰딩한 다음, 상기 서브스트레이트(2a)의 하면에 전기적인 연결 단자인 복수개의 솔더 볼(7)을 부착시키게 된다.
그러나, 이와 같은 종래의 볼 그리드 어레이 패키지(1a)는 전기적인 연결 단자인 솔더 볼(7)이 서브스트레이트(2a)의 양면 중 어느 한 면에만 부착되어 있으므로 인해 필요에 따라 적층 등을 하기 위한 볼 그리드 어레이 패키지(1a)의 양면 실장이 불가능하고, 솔더 볼(7)이 서브스트레이트(2a)의 한 면에만 부착됨에 따른 인쇄 회로기판에 볼 그리드 어레이 패키지(1a)를 실장하기 전,후 전기적인 테스트가 용이하지 못하게 되는 등의 많은 문제점이 있었다.
따라서, 본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 볼 그리드 어레이 패키지의 양면을 인쇄 회로기판에 실장시킬 수 있을 뿐만 아니라, 패키지가 실장된 상태에서도 패키지의 불량 상태 및 전기적인 특성을 용이하게 테스트할 수 있는 반도체 볼 그리드 어레이 패키지를 제공하는데 그 목적이 있다.
도 1은 종래의 볼 그리드 어레이 패키지를 나타낸 종단면도
도 2는 본 고안을 나타낸 종단면도
* 도면의 주요부분에 대한 부호의 설명 *
1; 볼 그리드 어레이 패키지 2; 서브스트레이트
3; 히트 싱크 4; 반도체 칩
5; 칩패드 6; 금속 와이어
7; 솔더 볼 8; 테스트 단자
상기한 목적을 달성하기 위해 본 고안은 서브스트레이트와, 상기 서브스트레이트에 서브스트레이트보다 작은 크기로 부착되며 열방출을 촉진시키기 위해 금속재로 된 히트 싱크와, 상기 히트 싱크에 열전도성 및 절연성을 갖는 접착제에 의해 부착되어 칩패드와 서브스트레이트의 회로선 사이에 금속 와이어로서 전기적으로 연결되는 반도체 칩과, 상기 서브스트레이트의 양면에 부착되는 전기적인 연결 단자인 복수개의 솔더 볼과, 상기 서브스트레이트의 양면 중 어느 한 면에 부착되어 볼 그리드 어레이 패키지의 불량 상태 및 전기적인 특성을 테스트하기 위한 테스트 단자를 포함하여 구성된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지를 제공한다.
여기서, 상기 서브스트레이트의 양면 중 어느 한 면에는 볼 그리드 어레이패키지의 불량 상태 및 전기적인 특성을 테스트하기 위한 테스트 단자가 부착된 것을 그 특징으로 한다.
따라서, 본 고안에 의하면, 볼 그리드 어레이 패키지의 서브스트레이트 양면에 복수개의 솔더 볼이 부착됨으로써 볼 그리드 어레이 패키지의 양면을 필요한 기능이나 특성에 따라 용이하게 인쇄 회로기판에 실장시킬 수 있게 된다.
이하, 상기한 목적을 달성하기 위한 본 고안의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2는 본 고안을 나타낸 종단면도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 고안을 설명한다.
본 고안은 볼 그리드 어레이 패키지(1)의 서브스트레이트(2)의 상면에 서브스트레이트(2) 보다 작은 크기로 열방출을 촉진시키기 위해 금속재로 된 히트 싱크(3)가 부착되고, 상기 히트 싱크(3)의 저면 중앙에는 열전도성 및 절연성을 갖는 접착제(도시는 생략함)에 의해 반도체 칩(4)이 부착되며, 상기 반도체 칩(4)의 칩 패드(5)와 서브스트레이트(2)의 회로선 사이에는 금속 와이어(6)가 전기적으로 연결되고, 상기 서브스트레이트(2)의 양면에는 전기적인 연결 단자인 복수개의 솔더 볼(7)이 부착되며, 상기 서브스트레이트(2)의 양면 중 어느 한 면에는 볼 그리드 어레이 패키지(1)의 불량 상태 및 전기적인 특성을 테스트하기 위한 테스트 단자(8)가 부착되어 구성된다.
상기와 같이 구성된 본 고안은 도 2에 나타낸 바와 같이, 본 고안의 볼 그리드 어레이 패키지(1)를 제작할 때에는 먼저, 서브스트레이트(2)의 상면에 서브스트레이트(2) 보다 작은 크기로 부착되어 열방출을 촉진시키기 위해 금속재로 된 히트 싱크(3)의 저면 중앙에 반도체 칩(4)을 열전도성 및 절연성을 갖는 접착제에 의해 부착시킨 다음, 상기 반도체 칩(4)의 칩패드(5)와 서브스트레이트(2)의 회로선 사이를 금속 와이어(6)로서 전기적으로 연결시킨 후, 상기 반도체 칩(4)을 에폭시를 사용하여 몰딩한 다음, 상기 서브스트레이트(2)의 양면에 전기적인 연결 단자인 복수개의 솔더 볼(7)을 부착시킨 후, 상기 서브스트레이트(2)의 양면 중 어느 한면에 테스트 단자(8)를 부착시키게 된다.
따라서, 상기 볼 그리드 어레이 패키지(1)의 서브스트레이트(2) 양면에 복수개의 솔더 볼(7)이 부착되므로 상기 볼 그리드 어레이 패키지(1)의 양면을 필요한 기능이나 특성에 따라 인쇄 회로기판에 효율적으로 실장시킬 수 있고, 상기 서브스트레이트(2)의 양면 중 어느 한면에 테스트 단자(8)가 부착되므로 볼 그리드 어레이 패키지(1)가 실장된 상태에서도 볼 그리드 어레이 패키지(1)의 불량 상태 및 전기적인 특성을 손쉽게 테스트할 수 있게 된다.
이상에서와 같이, 본 고안은 볼 그리드 어레이 패키지의 서브스트레이트 양면에 복수개의 솔더 볼이 부착되므로써 볼 그리드 어레이 패키지의 양면을 필요한 기능이나 특성에 따라 용이하게 인쇄 회로기판에 실장시킬 수 있고, 볼 그리드 어레이 패키지가 실장된 상태에서도 서브스트레이트의 양면 중 어느 한 면에 부착된 테스트 단자에 의해 패키지의 불량 상태 및 전기적인 특성을 손쉽게 테스트할 수 있는 등의 많은 장점이 구비된 매우 유용한 고안이다.
이상에서는 본 고안의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (1)
- 서브스트레이트와, 상기 서브스트레이트에 서브스트레이트보다 작은 크기로 부착되며 열방출을 촉진시키기 위해 금속재로 된 히트 싱크와, 상기 히트 싱크에 열전도성 및 절연성을 갖는 접착제에 의해 부착되어 칩패드와 서브스트레이트의 회로선 사이에 금속 와이어로서 전기적으로 연결되는 반도체 칩과, 상기 서브스트레이트의 양면에 부착되는 전기적인 연결 단자인 복수개의 솔더 볼과, 상기 서브스트레이트의 양면 중 어느 한 면에 부착되어 볼 그리드 어레이 패키지의 불량 상태 및 전기적인 특성을 테스트하기 위한 테스트 단자를 포함하여 구성된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980005142U KR200331875Y1 (ko) | 1998-04-03 | 1998-04-03 | 반도체볼그리드어레이패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980005142U KR200331875Y1 (ko) | 1998-04-03 | 1998-04-03 | 반도체볼그리드어레이패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990039056U KR19990039056U (ko) | 1999-11-05 |
KR200331875Y1 true KR200331875Y1 (ko) | 2004-02-05 |
Family
ID=49418417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980005142U KR200331875Y1 (ko) | 1998-04-03 | 1998-04-03 | 반도체볼그리드어레이패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200331875Y1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424611B1 (ko) * | 2001-04-20 | 2004-03-27 | 울트라테라 코포레이션 | 저형상 감광성 반도체 패키지 |
-
1998
- 1998-04-03 KR KR2019980005142U patent/KR200331875Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990039056U (ko) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106507B2 (en) | Semiconductor package having socket function, semiconductor module, electronic circuit module and circuit board with socket | |
US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
KR100719384B1 (ko) | 얇은 프로파일의 상호연결 구조 및 연결 방법 | |
KR20020018058A (ko) | 반도체 장치 | |
GB2344463A (en) | Mounting a ball grid array device on a printed circuit board | |
US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
KR200331875Y1 (ko) | 반도체볼그리드어레이패키지 | |
US6747352B1 (en) | Integrated circuit having multiple power/ground connections to a single external terminal | |
JPH11220055A (ja) | Bga型半導体装置及び該装置に用いるスティフナー | |
CN114334890A (zh) | 利用封装加强件将线缆组件附接到集成电路的装置、系统和方法 | |
JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
KR200231862Y1 (ko) | 반도체 패키지 | |
KR100196992B1 (ko) | 리드 프레임 및 이를 구비한 칩 스케일 패키지 | |
KR200158388Y1 (ko) | 비지에이형 반도체 패키지 | |
KR100808579B1 (ko) | 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 | |
JPH11307564A (ja) | 半導体装置 | |
KR100876964B1 (ko) | 반도체 패키지 제조용 테스트 보드 | |
KR200394553Y1 (ko) | 크기가 축소된 칩의 패키지 구조 | |
KR100206975B1 (ko) | 반도체 패키지 | |
JPH10326653A (ja) | コネクタ | |
KR200296287Y1 (ko) | 반도체 장치 | |
JPH09181228A (ja) | 半導体パッケージ及びそれを用いた半導体装置 | |
KR20000025589A (ko) | 열응력을 완화하는 홈을 갖는 탭 테이프 | |
TW201843884A (zh) | 電連接器組合及其內插件 | |
JPH0519985B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |