KR20000044989A - 멀티 칩 볼 그리드 어레이 패키지 - Google Patents

멀티 칩 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000044989A
KR20000044989A KR1019980061496A KR19980061496A KR20000044989A KR 20000044989 A KR20000044989 A KR 20000044989A KR 1019980061496 A KR1019980061496 A KR 1019980061496A KR 19980061496 A KR19980061496 A KR 19980061496A KR 20000044989 A KR20000044989 A KR 20000044989A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
circuit board
package
grid array
Prior art date
Application number
KR1019980061496A
Other languages
English (en)
Inventor
손해정
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980061496A priority Critical patent/KR20000044989A/ko
Publication of KR20000044989A publication Critical patent/KR20000044989A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 멀티 칩 볼 그리드 어레이 패키지(multi chip ball grid array package)에 관한 것으로서, 종래의 멀티 칩 패키지가 기판과 보호 밀봉층의 두께 등에 따른 제약으로 인하여 박형화가 곤란하다는 단점을 안고 있던데 반하여, 본 발명의 패키지는 기존의 인쇄회로기판보다 훨씬 두께가 얇은 플렉서블 회로기판을 사용하고, 회로기판 하부에 칩 상부를 접착한 후 전기적 접속을 구현하는 페이스 다운(face down) 접속 방식을 채택함으로써, 종전보다 패키지의 두께를 훨씬 얇게 할 수 있을 뿐만 아니라, 적은 실장 면적과 경량화를 요구하는 시스템의 요구에 효과적으로 부응할 수 있다.

Description

멀티 칩 볼 그리드 어레이 패키지 (Multi Chip Ball Grid Array Package)
본 발명은 반도체 칩 패키지(semiconductor chip package)에 관한 것으로서, 보다 구체적으로는 반도체 칩과 터미널 단자 간의 전기적 접속이 플렉서블 회로기판의 회로 패턴 접속부에 의하여 구현되고 페이스 다운 접속 방식을 채택함으로써 패키지의 박형화가 가능한 멀티 칩 볼 그리드 어레이 패키지(multi chip ball grid array package)에 관한 것이다.
시스템의 소형화, 경량화 추세에 따라 시스템에 탑재되는 패키지도 더욱더 소형화가 요구되고 있다. 이러한 요구에 부응하여 시스템에 효과적으로 실장할 수 있는 패키지 유형으로는, 패키지의 크기를 칩 수준으로 근접시킨 이른바 칩 크기의 패키지(chip sized package; CSP)와, 1개의 패키지에 다수개의 칩을 내장하는 멀티 칩 패키지(multi chip package; MCP)가 있다.
패키지의 터미널 단자 또한 다핀(high pin) 실현을 위한 변화를 보이고 있는데, 1차원적 배치 형태를 갖는 종전의 핀 타입 패키지로부터 최근에는 2차원적 면 배열(area array) 형태로 점점 바뀌어 가는 추세이다. 대표적인 예로 솔더 볼(solder ball)을 터미널 단자로 사용하는 패키지들이 속속 개발되고 있다.
종래의 멀티 칩 패키지의 한 예가 도 1에 도시되어 있다. 도 1을 참조하면, 종래의 멀티 칩 패키지(10)는 다층으로 이루어진 인쇄회로기판(14; PCB)에 두 개의 반도체 칩들(11, 12)이 접착제(13)에 의하여 접착되고, 각 칩(11, 12)과 기판(14) 간의 전기접속은 본딩 와이어(15; bonding wire)를 이용하여 구현하는 구조를 갖는다. 터미널 단자로 솔더 볼(16; solder ball)이 사용되며, 칩(11, 12)과 와이어(15) 등은 수지와 같은 절연물질로 형성되는 보호 밀봉층(17)에 의해 보호된다.
이상과 같은 종래 멀티 칩 패키지(10)는 기판(14)과 보호 밀봉층(17)의 두께, 그리고 볼(16) 크기에 의한 제약들이 있기 때문에 박형 패키지가 요구되는 응용처에서는 적용이 곤란한 단점이 있다.
따라서, 본 발명의 목적은 패키지의 두께를 얇은 멀티 칩 패키지를 제공하고자 하는 것이다.
본 발명의 다른 목적은 적은 실장 면적과 경량화를 요구하는 시스템의 요구에 부응할 수 있는 박형 멀티 칩 패키지를 제공하는 것이다.
도 1은 종래의 멀티 칩 패키지를 나타내는 단면도.
도 2는 본 발명의 실시예에 따른 멀티 칩 볼 그리드 어레이 패키지를 나타내는 단면도.
도 3은 도 2에 도시된 멀티 칩 볼 그리드 어레이 패키지의 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
20: 멀티 칩 볼 그리드 어레이 패키지
21, 22: 반도체 칩 23: 접착제
24: 플렉서블 회로기판 25: 회로 패턴
26: 터미널 단자 27: 보호 밀봉층
상기 목적을 달성하기 위하여, 본 발명은 기존의 인쇄회로기판보다 그 두께가 훨씬 얇은 플렉서블 회로기판을 사용하고, 기판 하부에 칩 상부를 접착한 후 전기적으로 연결하는 페이스 다운 접속 방식을 채택한 멀티 칩 볼 그리드 어레이 패키지를 제공한다.
본 발명에 따른 멀티 칩 볼 그리드 어레이 패키지는 각각 상부면에 본딩 패드들이 형성된 두 개의 반도체 칩을 포함하며, 상부면에 형성된 회로 패턴을 구비하는 플렉서블 회로기판을 포함한다. 플렉서블 회로기판은 반도체 칩의 상부면에 접착되며, 회로 패턴이 연장되어 형성된 접속부를 통하여 각각의 반도체 칩과 전기적으로 접속된다. 회로 패턴과 전기적으로 연결된 터미널 단자들은 플렉서블 회로기판의 상부면에 면 배열되며, 회로 패턴 접속부들과 반도체 칩의 상부면들은 보호 밀봉층에 의하여 보호된다. 특히 플렉서블 회로기판의 상부면과 보호 밀봉층의 상부면은 동일면을 이룬다는 점에 특징이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 멀티 칩 볼 그리드 어레이 패키지를 나타내는 단면도이고, 도 3은 도 2에 도시된 멀티 칩 볼 그리드 어레이 패키지의 평면도이다. 도 2와 도 3을 참조하면, 패키지(20)의 기판으로는 기존의 인쇄회로기판보다 그 두께가 훨씬 얇은 플렉서블 회로기판(24)을 사용한다. 플렉서블 회로기판(24; flexible circuit board)은 플렉서블 테이프에 구리와 같은 도전성 금속박판이 소정의 회로 패턴(25)으로 형성된 기판이며, 1.0㎜ 이하의 두께를 가지는 기존의 인쇄회로기판에 비해 약 20배가 얇은 50㎛ 내외의 두께를 가진다.
반도체 칩(21)과 기판(24) 간의 접착은 종래의 경우와 달리 칩 상부면과 기판 하부면 사이에서 이루어진다. 칩(21) 상부면에는 본딩 패드(21a)들이 형성되어 있으며, 칩(21)과 기판(24) 간의 접착수단(23)으로는 시트(sheet) 형의 접착성 테이프나 비전도성 액상 접착제 등이 사용된다. 두번째 반도체 칩(22)은 기판(24)에 접착된 첫번째 칩(21)의 하부면에 접착된다. 제 2 칩(22)은 제 1 칩(21)과 마찬가지로 상부면에 본딩 패드(22a)들을 포함하며, 각각의 본딩 패드(21a, 22a)들은 접착 후에도 외부로 드러나 있다. 플렉서블 회로기판(24)의 회로 패턴(25)은 본딩 패드(21a, 22a)까지 연장되어 있으며, 각각의 본딩 패드(21a, 22a)에 접속된다. 이 접속부에는 접합성을 좋게 하기 위하여 금도금을 하거나 범프를 형성하기도 한다.
이와 같이 본 발명에 따른 멀티 칩 패키지(20)는 칩(21, 22)과 기판(24) 간의 전기적인 접속이 페이스 다운(face down) 방식에 의해 이루어진다. 즉, 종래의 접속 방식은, 도 1을 참조하면, 기판(14) 위에 칩(11, 12)을 접착한 후 와이어 본딩하는 페이스 업(face up) 방식을 사용하기 때문에, 와이어(15)의 보호를 위하여 보호 밀봉층(17)이 일정 수준 이상의 높이를 유지해야만 한다. 따라서, 패키지(10)의 두께를 줄이는데 한계가 있다. 그러나, 본 발명의 멀티 칩 패키지(20)는 기판(24)이 칩(21, 22) 상부면에 있고, 기판(24) 상부면에 형성된 회로 패턴(25)이 아래로 구부러지면서 칩(21, 22)에 접속되는 페이스 다운 방식을 채택하기 때문에 그만큼 패키지(20) 두께가 감소된다.
회로 패턴(25)과 본딩 패드(21a, 22a)의 접속부들과 반도체 칩(21, 22)의 상부면은 보호 밀봉층(27)에 의하여 보호된다. 이 때, 회로기판(24)의 상부면과 보호 밀봉층(27)의 상부면은 거의 동일면을 이룬다. 이는 앞서 설명한 페이스 다운 방식이기에 가능하다. 보호 밀봉층(27)은 알파선, 물리적 충격, 열적 스트레스 등의 외부 환경으로부터 칩(21, 22) 등을 보호하기 위하여 수지 화합물 등과 같은 절연물질로 형성되는 것이다. 종래의 경우에는 일반적인 트랜스퍼 몰딩(transfer molding) 방법으로 보호 밀봉층을 형성하지만, 본 발명에서는 주입법(injection/infiltration)을 사용한다.
회로기판(24)의 상부면에는 회로 패턴(25)과 전기적으로 연결된 터미널 단자(26)들이 면 배열되어 형성되는데, 솔더 볼(solder ball) 또는 다른 금속 범프(bump)들이 터미널 단자(26)로서 사용될 수 있다. 칩(21) 위에 접착되는 회로기판(24)의 크기가 작기 때문에, 회로기판(24)에 형성되는 터미널 단자(26)의 규격을 줄일 수 있다는 점도 본 발명의 특징이자 효과이다. 본 발명에 따른 멀티 칩 볼 그리드 어레이 패키지(20)의 제조는 최종적으로 패키지 규격에 맞춰 회로기판(24)을 절단함으로써 완료된다.
지금까지 설명한 바와 같이, 본 발명에 따른 멀티 칩 볼 그리드 어레이 패키지는 기존의 인쇄회로기판보다 그 두께가 훨씬 얇은 플렉서블 회로기판을 사용하고, 기판 하부에 칩 상부를 접착한 후 기판과 칩을 전기적으로 연결하는 페이스 다운 접속 방식을 채택하기 때문에 종전보다 훨씬 두께가 얇은 패키지를 구현할 수 있다. 따라서, 본 발명의 패키지는 적은 실장 면적과 경량화를 요구하는 시스템의 요구에 효과적으로 부응할 수 있다는 장점이 있다.
이상, 본 명세서와 도면에 본 발명의 바람직한 실시예에 대하여 개시하였으나, 이는 단지 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 본 발명을 재현하고 실시할 수 있도록 구체화한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 자명한 일일 것이다. 본 발명의 범위는 다음의 특허청구범위에 나타난다.

Claims (2)

  1. 상부면에 형성된 복수개의 본딩 패드들을 포함하는 제 1 반도체 칩과;
    상기 제 1 반도체 칩의 하부면에 접착되며, 상부면에 형성된 복수개의 본딩 패드들을 포함하는 제 2 반도체 칩과;
    상기 제 1 반도체 칩의 상부면에 접착되며, 상부면에 회로 패턴이 형성되고, 상기 회로 패턴이 연장되어 형성된 접속부가 상기 제 1 반도체 칩의 본딩 패드들과 상기 제 2 반도체 칩의 본딩 패드들에 각각 전기적으로 접속되는 플렉서블 회로기판과;
    상기 플렉서블 회로기판의 상부면에 면 배열되고, 상기 회로 패턴과 전기적으로 연결된 터미널 단자들; 및
    상기 회로 패턴의 접속부들과 상기 두 개의 반도체 칩의 상부면을 보호하기 위한 보호 밀봉층을 포함하는 멀티 칩 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 플렉서블 회로기판의 상부면과 상기 보호 밀봉층의 상부면은 동일면을 이루는 것을 특징으로 하는 멀티 칩 볼 그리드 어레이 패키지.
KR1019980061496A 1998-12-30 1998-12-30 멀티 칩 볼 그리드 어레이 패키지 KR20000044989A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061496A KR20000044989A (ko) 1998-12-30 1998-12-30 멀티 칩 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061496A KR20000044989A (ko) 1998-12-30 1998-12-30 멀티 칩 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20000044989A true KR20000044989A (ko) 2000-07-15

Family

ID=19568244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061496A KR20000044989A (ko) 1998-12-30 1998-12-30 멀티 칩 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20000044989A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009304B2 (en) 2002-04-24 2006-03-07 Renesas Technology Corp. Resin-sealed semiconductor device
US7023096B2 (en) 2001-09-28 2006-04-04 Samsung Electronics Co., Ltd. Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
KR100701696B1 (ko) * 2005-06-27 2007-03-29 주식회사 하이닉스반도체 반도체 패키지의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023096B2 (en) 2001-09-28 2006-04-04 Samsung Electronics Co., Ltd. Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
US7009304B2 (en) 2002-04-24 2006-03-07 Renesas Technology Corp. Resin-sealed semiconductor device
KR100701696B1 (ko) * 2005-06-27 2007-03-29 주식회사 하이닉스반도체 반도체 패키지의 제조 방법

Similar Documents

Publication Publication Date Title
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US5608262A (en) Packaging multi-chip modules without wire-bond interconnection
US6028354A (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US5684330A (en) Chip-sized package having metal circuit substrate
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6512176B2 (en) Semiconductor device
US20010015009A1 (en) Method of fabricating semiconductor package
KR20040069962A (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
KR20050023538A (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100194747B1 (ko) 반도체장치
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
EP0880175A2 (en) Thin power tape ball grid array package
KR20030018642A (ko) 스택 칩 모듈
US20090310322A1 (en) Semiconductor Package
KR20050021905A (ko) 반도체 장치용 패키지
US7847414B2 (en) Chip package structure
US20060103032A1 (en) Die attach material for TBGA or flexible circuitry
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
US6265769B1 (en) Double-sided chip mount package
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination