JPH11102927A - ボール・グリッド・アレイ・チップサイズ・パッケージ - Google Patents
ボール・グリッド・アレイ・チップサイズ・パッケージInfo
- Publication number
- JPH11102927A JPH11102927A JP26414097A JP26414097A JPH11102927A JP H11102927 A JPH11102927 A JP H11102927A JP 26414097 A JP26414097 A JP 26414097A JP 26414097 A JP26414097 A JP 26414097A JP H11102927 A JPH11102927 A JP H11102927A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- integrated circuit
- ball grid
- grid array
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 熱膨張差を要因とする機械的歪みによる構造
部材や接続部の疲労破壊を少なくし、信頼性を向上す
る。 【解決手段】 半導体集積回路チップ２３のボンディン
グ・パッド３１と、キャリア基板２１のボンディング・
パッド３２とが、ボンディング・ワイヤ６６で接続され
ていることで、熱膨張差を要因とする機械的歪みは、該
ボンディング・ワイヤ６６で吸収される。機械的歪みよ
る構造部材や接続部の疲労破壊を少なくし、信頼性を向
上できる。
部材や接続部の疲労破壊を少なくし、信頼性を向上す
る。 【解決手段】 半導体集積回路チップ２３のボンディン
グ・パッド３１と、キャリア基板２１のボンディング・
パッド３２とが、ボンディング・ワイヤ６６で接続され
ていることで、熱膨張差を要因とする機械的歪みは、該
ボンディング・ワイヤ６６で吸収される。機械的歪みよ
る構造部材や接続部の疲労破壊を少なくし、信頼性を向
上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路チ
ップとほぼ同じサイズで、該チップサイズ内に、外部イ
ンターフェイス端子として、半田ボール等をグリッド配
列し、高信頼性で高密度の実装を実現するチップ・サイ
ズ・バッケージング技術に関する。
ップとほぼ同じサイズで、該チップサイズ内に、外部イ
ンターフェイス端子として、半田ボール等をグリッド配
列し、高信頼性で高密度の実装を実現するチップ・サイ
ズ・バッケージング技術に関する。
【０００２】
【従来の技術】従来のチップサイズ・パッケージ（Chip
Size Package：略称ＣＳＰ）は、半導体集積回路チップ
周辺に配置されているボンディング・パッドをプリント
基板等に接続する際には、インタレイヤ、即ちキャリア
基板を用いる。このキャリア基板は半導体集積回路チッ
プと張り合わせられ用いられる。又このキャリア基板
は、半導体集積回路チップのボンディング・パッドに接
続される、グリッド状に配置されたプリント基板等への
外部端子を有している。
Size Package：略称ＣＳＰ）は、半導体集積回路チップ
周辺に配置されているボンディング・パッドをプリント
基板等に接続する際には、インタレイヤ、即ちキャリア
基板を用いる。このキャリア基板は半導体集積回路チッ
プと張り合わせられ用いられる。又このキャリア基板
は、半導体集積回路チップのボンディング・パッドに接
続される、グリッド状に配置されたプリント基板等への
外部端子を有している。
【０００３】図１には従来技術として、回路実装学会誌
Ｖｏｌ．１２Ｎｏ．３（１９９７）ＰＰ１３４−１３８
「小型ＦＣ−ＰＢＧＡ技術」を示す。以下この従来技術
を例にして説明する。
Ｖｏｌ．１２Ｎｏ．３（１９９７）ＰＰ１３４−１３８
「小型ＦＣ−ＰＢＧＡ技術」を示す。以下この従来技術
を例にして説明する。
【０００４】図１において、半導体集積回路チップ１０
０上にフィリップチップを形成する。この場合フィリッ
プチップ、即ちバンプはＰｂ／Ｓｎをベースにしたもの
である。そして該半導体集積回路チップをインタレイヤ
として、ＢＴレジンからなるキャリア基板１０２にフェ
ース・ダウン接続する。又、チップ素子面１００とキャ
リア基板１０２の間の隙間に、アンダフィル樹脂として
エボキシ系の封止樹脂１０３を充填し、信頼性を高めて
いる。そして、外部端子となるソルダボール１０４を形
成してチップサイズ・パッケージが完成する。
０上にフィリップチップを形成する。この場合フィリッ
プチップ、即ちバンプはＰｂ／Ｓｎをベースにしたもの
である。そして該半導体集積回路チップをインタレイヤ
として、ＢＴレジンからなるキャリア基板１０２にフェ
ース・ダウン接続する。又、チップ素子面１００とキャ
リア基板１０２の間の隙間に、アンダフィル樹脂として
エボキシ系の封止樹脂１０３を充填し、信頼性を高めて
いる。そして、外部端子となるソルダボール１０４を形
成してチップサイズ・パッケージが完成する。
【０００５】
【発明が解決しようとする課題】この従来技術では、チ
ップサイズ・パッケージを構成する材料の熱膨張率の違
いにより、ソルダバンプの接続破断を起こしてしまう。
これは、温度サイクル等の環境試験の成績を低下させる
１つの要因を作っている。
ップサイズ・パッケージを構成する材料の熱膨張率の違
いにより、ソルダバンプの接続破断を起こしてしまう。
これは、温度サイクル等の環境試験の成績を低下させる
１つの要因を作っている。
【０００６】例えば、日経エレクトロニクス１９９７年
７月２８日（Ｎｏ．６９８）ＰＰ１９−２０に紹介され
ているいるように、「実装していない状態のＢＧＡでは
加熱温度サイクル数が約一万回に達したところで内部の
絶縁層樹脂にクラックが発生した。これに対して実装し
た状態のＢＧＡでは、加熱サイクル数が約５０００回に
達した時点、つまり絶縁層樹脂にクラックが発生する以
前にハンダ・ボールの疲労破壊が発生」する。又この記
事では、実装後のキャリア基板と外部プリント基板の熱
膨張率の違いによる「疲労破壊」を緩和する技術を提供
している。
７月２８日（Ｎｏ．６９８）ＰＰ１９−２０に紹介され
ているいるように、「実装していない状態のＢＧＡでは
加熱温度サイクル数が約一万回に達したところで内部の
絶縁層樹脂にクラックが発生した。これに対して実装し
た状態のＢＧＡでは、加熱サイクル数が約５０００回に
達した時点、つまり絶縁層樹脂にクラックが発生する以
前にハンダ・ボールの疲労破壊が発生」する。又この記
事では、実装後のキャリア基板と外部プリント基板の熱
膨張率の違いによる「疲労破壊」を緩和する技術を提供
している。
【０００７】ここで下記の表のように、キャリア基板と
プリント基板の熱膨張率がほぼ同じであるので、疲労破
壊は発生しない。しかしながら、半導体集積回路チップ
とキャリア基板との熱膨張率が１桁異なる場合がある。
この場合にも疲労破壊を発生させないためには、その緩
衝材としてアンダフィル樹脂が重要であることが述べら
れている。このように半導体集積回路チップとバンプと
キャリア基板との間の熱膨張の差をどのように緩和する
かが重要な問題になる。
プリント基板の熱膨張率がほぼ同じであるので、疲労破
壊は発生しない。しかしながら、半導体集積回路チップ
とキャリア基板との熱膨張率が１桁異なる場合がある。
この場合にも疲労破壊を発生させないためには、その緩
衝材としてアンダフィル樹脂が重要であることが述べら
れている。このように半導体集積回路チップとバンプと
キャリア基板との間の熱膨張の差をどのように緩和する
かが重要な問題になる。
【０００８】
【表１】
【０００９】又、半導体集積回路チップ自体も発熱体で
ある。しかも該チップ内でも発熱量にはバラツキがあ
る。このような不均一な発熱により、ボール・グリッド
・アレイ間で、不均一な熱膨張による機械的歪みが発生
する。又このような歪みによる悪影響を緩和するのは非
常に難しい。
ある。しかも該チップ内でも発熱量にはバラツキがあ
る。このような不均一な発熱により、ボール・グリッド
・アレイ間で、不均一な熱膨張による機械的歪みが発生
する。又このような歪みによる悪影響を緩和するのは非
常に難しい。
【００１０】ここで半導体集積回路チップからの発熱放
散を考慮し、機械的歪みによるストレス緩和のために、
アンダフィルの膜厚を厚くすることが考えられる。しか
しながら膜厚を厚くすると、熱抵抗が大きくなり半導体
集積回路チップ内のジャンクション温度が上昇する。又
この温度上昇により一層の歪みを発生する。
散を考慮し、機械的歪みによるストレス緩和のために、
アンダフィルの膜厚を厚くすることが考えられる。しか
しながら膜厚を厚くすると、熱抵抗が大きくなり半導体
集積回路チップ内のジャンクション温度が上昇する。又
この温度上昇により一層の歪みを発生する。
【００１１】本発明は、前記従来の問題点を解決するべ
くなされたもので、熱膨張差を要因とする機械的歪みに
よる構造部材や接続部の疲労破壊を少なくし、高信頼性
で高密度のボール・グリッド・アレイ・チップサイズ・
パッケージを提供することを目的とする。
くなされたもので、熱膨張差を要因とする機械的歪みに
よる構造部材や接続部の疲労破壊を少なくし、高信頼性
で高密度のボール・グリッド・アレイ・チップサイズ・
パッケージを提供することを目的とする。
【００１２】
【課題を解決するための手段】まず本願の第１発明は、
ボンディング・パッドを有する半導体集積回路チップ
と、ボール・グリッド・アレイを形成したキャリア基板
とからなるボール・グリッド・アレイ・チップサイズ・
パッケージにおいて、前記キャリア基板の大きさを、前
記半導体集積回路チップのチップ面積相当内とし、前記
半導体集積回路チップ及び前記キャリア基板を張り合わ
せた状態で、該半導体集積回路チップのボンディング・
パッドがある面と同じ側の該キャリア基板上の面に、前
記ボール・グリッド・アレイに接続されるボンディング
・パッドを設け、張り合わせて一体となったこれら半導
体集積回路チップ及びキャリア基板相互の前記ボンディ
ング・パッドを、ボンディング・ワイヤで結線するよう
にしたことにより、前記課題を解決したものである。
ボンディング・パッドを有する半導体集積回路チップ
と、ボール・グリッド・アレイを形成したキャリア基板
とからなるボール・グリッド・アレイ・チップサイズ・
パッケージにおいて、前記キャリア基板の大きさを、前
記半導体集積回路チップのチップ面積相当内とし、前記
半導体集積回路チップ及び前記キャリア基板を張り合わ
せた状態で、該半導体集積回路チップのボンディング・
パッドがある面と同じ側の該キャリア基板上の面に、前
記ボール・グリッド・アレイに接続されるボンディング
・パッドを設け、張り合わせて一体となったこれら半導
体集積回路チップ及びキャリア基板相互の前記ボンディ
ング・パッドを、ボンディング・ワイヤで結線するよう
にしたことにより、前記課題を解決したものである。
【００１３】又、前記ボール・グリッド・アレイ・チッ
プサイズ・パッケージにおいて、張り合わせて一体とな
り、ボンディング・パッドが相互に結線された前記半導
体集積回路チップ及び前記キャリア基板の少なくとも周
辺を、モールド成形することで、熱放散の向上を図り、
樹脂中の水分が温度上昇によって膨張破裂を生じるとい
うポップコーン現象を回避すると共に、界面パスを長く
することで耐湿性の向上を図ることができる。
プサイズ・パッケージにおいて、張り合わせて一体とな
り、ボンディング・パッドが相互に結線された前記半導
体集積回路チップ及び前記キャリア基板の少なくとも周
辺を、モールド成形することで、熱放散の向上を図り、
樹脂中の水分が温度上昇によって膨張破裂を生じるとい
うポップコーン現象を回避すると共に、界面パスを長く
することで耐湿性の向上を図ることができる。
【００１４】前記ボール・グリッド・アレイ・チップサ
イズ・パッケージにおいて、前記キャリア基板の面から
の前記ボール・グリッド・アレイの高さに比べ、該キャ
リア基板の面からの前記モールドの高さが低いことで、
プリント基板と当該ボール・グリッド・アレイ・チップ
サイズ・パッケージとをハンダ溶接する際に、該パッケ
ージの自重で接合部がつぶされる量が制限され、狭ピッ
チ配線間でボール・グリッド・アレイが接触するのを防
止することができる。
イズ・パッケージにおいて、前記キャリア基板の面から
の前記ボール・グリッド・アレイの高さに比べ、該キャ
リア基板の面からの前記モールドの高さが低いことで、
プリント基板と当該ボール・グリッド・アレイ・チップ
サイズ・パッケージとをハンダ溶接する際に、該パッケ
ージの自重で接合部がつぶされる量が制限され、狭ピッ
チ配線間でボール・グリッド・アレイが接触するのを防
止することができる。
【００１５】又、前記ボール・グリッド・アレイ・チッ
プサイズ・パッケージにおいて、前記キャリア基板上
で、前記ボンディング・パッド、前記ボール・グリッド
・アレイ用のパッド、及びこれらパッド間を結線する為
の配線を敷設した領域に、ボンディング接続のために該
ボンディング・パッド領域のみをメタルの部分メッキを
施したことで、ボンディング性を向上させることができ
る。メタル・メッキを行うのは前記敷設後であるため、
前記ボンディング・パッドや、前記ボール・グリッド・
アレイ用のパッドは独立しており、ボンディング・パッ
ド領域以外をメッキ電極に圧着し、部分Ａｕメッキ又は
部分Ａｇメッキを施すことができる。
プサイズ・パッケージにおいて、前記キャリア基板上
で、前記ボンディング・パッド、前記ボール・グリッド
・アレイ用のパッド、及びこれらパッド間を結線する為
の配線を敷設した領域に、ボンディング接続のために該
ボンディング・パッド領域のみをメタルの部分メッキを
施したことで、ボンディング性を向上させることができ
る。メタル・メッキを行うのは前記敷設後であるため、
前記ボンディング・パッドや、前記ボール・グリッド・
アレイ用のパッドは独立しており、ボンディング・パッ
ド領域以外をメッキ電極に圧着し、部分Ａｕメッキ又は
部分Ａｇメッキを施すことができる。
【００１６】前記ボール・グリッド・アレイ・チップサ
イズ・パッケージにおいて、前記キャリア基板上で、前
記ボンディング・パッド及び前記ボール・グリッド・ア
レイ用のパッドの間を結線する為に敷設した配線を、絶
縁性保護膜でカバーしたことで、耐湿性向上及び外部の
機械的ストレスに対する保護を行うことができる。
イズ・パッケージにおいて、前記キャリア基板上で、前
記ボンディング・パッド及び前記ボール・グリッド・ア
レイ用のパッドの間を結線する為に敷設した配線を、絶
縁性保護膜でカバーしたことで、耐湿性向上及び外部の
機械的ストレスに対する保護を行うことができる。
【００１７】又、前記ボール・グリッド・アレイ・チッ
プサイズ・パッケージにおいて、前記キャリア基板上
で、前記ボンディング・パッド及び前記ボール・グリッ
ド・アレイ用のパッドの間を結線する為に敷設した配線
を、露出させるようにしたことで、低誘電率の空気によ
って、高速スイッチングが可能となるデバイスを提供す
ることができる。
プサイズ・パッケージにおいて、前記キャリア基板上
で、前記ボンディング・パッド及び前記ボール・グリッ
ド・アレイ用のパッドの間を結線する為に敷設した配線
を、露出させるようにしたことで、低誘電率の空気によ
って、高速スイッチングが可能となるデバイスを提供す
ることができる。
【００１８】次に本願の第２発明は、ボンディング・パ
ッドを有する半導体集積回路チップと、ボール・グリッ
ド・アレイを形成したキャリア基板とからなるボール・
グリッド・アレイ・チップサイズ・パッケージにおい
て、前記キャリア基板の熱膨張率が前記半導体集積回路
チップの熱膨張率より、当該ボール・グリッド・アレイ
・チップサイズ・パッケージを搭載する一般的な外部プ
リント基板の熱膨張率に近くなるように、該キャリア基
板の材質を選択し、前記半導体集積回路チップ及び前記
キャリア基板を張り合わせた状態で、該半導体集積回路
チップのボンディング・パッドがある面と同じ側の該キ
ャリア基板上の面に、前記ボール・グリッド・アレイに
接続されるボンディング・パッドを設けると共に、前記
半導体集積回路チップより大きな前記キャリア基板の、
前記ボール・グリッド・アレイ及び前記ボンディング・
パッドがある領域の大きさを、前記半導体集積回路チッ
プのチップ面積相当内とし、前記張り合わせ状態で前記
半導体集積回路チップのボンディング・パッドを前記キ
ャリア基板のボンディング・パッドが設けられた側に露
出させるために、該キャリア基板の前記領域の周囲に開
口部を設け、張り合わせて一体となったこれら半導体集
積回路チップ及びキャリア基板相互の前記ボンディング
・パッドを、前記開口部を経由してボンディング・ワイ
ヤで結線するようにしたことにより、前記課題を解決し
たものである。キャリア基板の熱膨張率とプリント基板
の熱膨張率がほぼ同じであるため、両者の疲労破壊を向
上させることができる。
ッドを有する半導体集積回路チップと、ボール・グリッ
ド・アレイを形成したキャリア基板とからなるボール・
グリッド・アレイ・チップサイズ・パッケージにおい
て、前記キャリア基板の熱膨張率が前記半導体集積回路
チップの熱膨張率より、当該ボール・グリッド・アレイ
・チップサイズ・パッケージを搭載する一般的な外部プ
リント基板の熱膨張率に近くなるように、該キャリア基
板の材質を選択し、前記半導体集積回路チップ及び前記
キャリア基板を張り合わせた状態で、該半導体集積回路
チップのボンディング・パッドがある面と同じ側の該キ
ャリア基板上の面に、前記ボール・グリッド・アレイに
接続されるボンディング・パッドを設けると共に、前記
半導体集積回路チップより大きな前記キャリア基板の、
前記ボール・グリッド・アレイ及び前記ボンディング・
パッドがある領域の大きさを、前記半導体集積回路チッ
プのチップ面積相当内とし、前記張り合わせ状態で前記
半導体集積回路チップのボンディング・パッドを前記キ
ャリア基板のボンディング・パッドが設けられた側に露
出させるために、該キャリア基板の前記領域の周囲に開
口部を設け、張り合わせて一体となったこれら半導体集
積回路チップ及びキャリア基板相互の前記ボンディング
・パッドを、前記開口部を経由してボンディング・ワイ
ヤで結線するようにしたことにより、前記課題を解決し
たものである。キャリア基板の熱膨張率とプリント基板
の熱膨張率がほぼ同じであるため、両者の疲労破壊を向
上させることができる。
【００１９】ここでこの第２発明は形状としては、前述
の第１発明の半製品と考えることもできる。この第２発
明では前記キャリア基板の、前記ボール・グリッド・ア
レイ及び前記ボンディング・パッドがある領域の大きさ
が、前記半導体集積回路チップのチップ面積相当内とさ
れている。このため前記半導体集積回路チップより大き
な該キャリア基板の外周を削るなどすれば、前記キャリ
ア基板の大きさを、前記半導体集積回路チップのチップ
面積相当内とすることができ、従って第１発明と類似し
た形状となる。
の第１発明の半製品と考えることもできる。この第２発
明では前記キャリア基板の、前記ボール・グリッド・ア
レイ及び前記ボンディング・パッドがある領域の大きさ
が、前記半導体集積回路チップのチップ面積相当内とさ
れている。このため前記半導体集積回路チップより大き
な該キャリア基板の外周を削るなどすれば、前記キャリ
ア基板の大きさを、前記半導体集積回路チップのチップ
面積相当内とすることができ、従って第１発明と類似し
た形状となる。
【００２０】以下、本発明の作用について簡単に説明す
る。
る。
【００２１】本発明よって得られるボール・グリッド・
アレイ・チップサイズ・パッケージでは、半導体集積回
路チップとキャリア基板の部材の熱膨張率の違いによる
機械的ストレスによる疲労破壊は、ボンディング・ワイ
ヤによる接続によって解消できる。又、外部プリント基
板とキャリア基板とは、熱膨張による差をほとんど同じ
にすることができ、この場合には機械的ストレスは発生
しない。
アレイ・チップサイズ・パッケージでは、半導体集積回
路チップとキャリア基板の部材の熱膨張率の違いによる
機械的ストレスによる疲労破壊は、ボンディング・ワイ
ヤによる接続によって解消できる。又、外部プリント基
板とキャリア基板とは、熱膨張による差をほとんど同じ
にすることができ、この場合には機械的ストレスは発生
しない。
【００２２】このように本発明によれば、熱膨張差を要
因とする機械的歪みによる構造部材や接続部の疲労破壊
を少なくし、高信頼性で高密度のボール・グリッド・ア
レイ・チップサイズ・パッケージを提供することがで
き、信頼性を高めることができる。
因とする機械的歪みによる構造部材や接続部の疲労破壊
を少なくし、高信頼性で高密度のボール・グリッド・ア
レイ・チップサイズ・パッケージを提供することがで
き、信頼性を高めることができる。
【００２３】
【発明の実施の形態】以下、図を用いて本発明に基づい
た１つの実施の形態について詳述する。
た１つの実施の形態について詳述する。
【００２４】なお本実施形態、又場合によっては本発明
のボール・グリッド・アレイ・チップサイズ・パッケー
ジは、キャリア基板を作成する工程と、該キャリア基板
に半導体集積回路チップをアタッチメントし、ワイヤボ
ンディングし、モールド成形する工程とから製造され
る。このため、この工程順に説明する。
のボール・グリッド・アレイ・チップサイズ・パッケー
ジは、キャリア基板を作成する工程と、該キャリア基板
に半導体集積回路チップをアタッチメントし、ワイヤボ
ンディングし、モールド成形する工程とから製造され
る。このため、この工程順に説明する。
【００２５】まずキャリア基板を作成する工程について
述べる。
述べる。
【００２６】図２はキャリア基板２１の断面図である。
【００２７】該キャリア基板２１はプリント基板の熱膨
張係数に近い材料であり、例えばポリイミドやＢＴレジ
ン等の材料による。又厚さ１５０ミクロン程度の該キャ
リア基板２１上には、Ｃｕ薄膜２２が１０ミクロン程度
堆積されている。
張係数に近い材料であり、例えばポリイミドやＢＴレジ
ン等の材料による。又厚さ１５０ミクロン程度の該キャ
リア基板２１上には、Ｃｕ薄膜２２が１０ミクロン程度
堆積されている。
【００２８】図３は前記キャリア基板の平面図である。
【００２９】この図３はＣｕ薄膜２２側の上方から見た
ものである。この図の場合では、半導体集積回路チップ
が一列の複数個連鎖状に配列されている。即ち半導体集
積回路チップ２３〜２８が一列に連鎖状に合計６個配置
されている。
ものである。この図の場合では、半導体集積回路チップ
が一列の複数個連鎖状に配列されている。即ち半導体集
積回路チップ２３〜２８が一列に連鎖状に合計６個配置
されている。
【００３０】以下、一列に連鎖した場合について説明す
るが、本発明はこのようなものに限定されるものではな
い。例えば２行、３行と複数行のマトリックス状のキャ
リア基板であってもよい。例えば図４は、４行７列に半
導体集積回路チップ２９が配列されたキャリア基板を示
している。
るが、本発明はこのようなものに限定されるものではな
い。例えば２行、３行と複数行のマトリックス状のキャ
リア基板であってもよい。例えば図４は、４行７列に半
導体集積回路チップ２９が配列されたキャリア基板を示
している。
【００３１】図５は前記実施形態の配線敷設したキャリ
ア基板の平面図である。又図６は前記実施形態の配線敷
設したキャリア基板の断面図である。これらの図は、前
述の一列連鎖状のキャリア基板における半導体集積回路
チップ２９の１個分を拡大したものである。又図６で
は、図５の平面図のＡ−Ａ’断面の断面図が示され、又
該断面の図５における対応箇所を明示するため、該図５
の平面図の一部が参照されている。即ち、Ａ−Ａ’の箇
所の図５の平面図の一部が図示され、一点鎖線で参照さ
れている。
ア基板の平面図である。又図６は前記実施形態の配線敷
設したキャリア基板の断面図である。これらの図は、前
述の一列連鎖状のキャリア基板における半導体集積回路
チップ２９の１個分を拡大したものである。又図６で
は、図５の平面図のＡ−Ａ’断面の断面図が示され、又
該断面の図５における対応箇所を明示するため、該図５
の平面図の一部が参照されている。即ち、Ａ−Ａ’の箇
所の図５の平面図の一部が図示され、一点鎖線で参照さ
れている。
【００３２】まず図５では、キャリア基板側のボンディ
ング・パッド３２は、半導体集積回路チップのボンディ
ング・パッド３１からボンディング・ワイヤで接続され
る。該ボンディング・パッド３２は半導体集積回路チッ
プのボンディング・パッド３１の配置と同じか、又は内
側に配した配列の配置になるのが望ましい。又キャリア
基板２１に堆積したＣｕ薄膜２２を、該ボンディング・
パッド３２から所望のボール・グリッド・アレイ・パッ
ド３３に接続する配線３４が示される。ここで符号３５
は、当該工程でＣｕ配線を敷設する際や、次工程でキャ
リア基板を加工する際の位置決めに用いるアライメント
・パターンである。
ング・パッド３２は、半導体集積回路チップのボンディ
ング・パッド３１からボンディング・ワイヤで接続され
る。該ボンディング・パッド３２は半導体集積回路チッ
プのボンディング・パッド３１の配置と同じか、又は内
側に配した配列の配置になるのが望ましい。又キャリア
基板２１に堆積したＣｕ薄膜２２を、該ボンディング・
パッド３２から所望のボール・グリッド・アレイ・パッ
ド３３に接続する配線３４が示される。ここで符号３５
は、当該工程でＣｕ配線を敷設する際や、次工程でキャ
リア基板を加工する際の位置決めに用いるアライメント
・パターンである。
【００３３】ここでこの図５からも判るように本実施形
態では、前記半導体集積回路チップより大きな前記キャ
リア基板の、前記ボール・グリッド・アレイ及び前記ボ
ンディング・パッドがある領域の大きさを、前記半導体
集積回路チップのチップ面積相当内とされている。又前
記半導体集積回路チップより大きな該キャリア基板の外
周を削るなどすれば、前記キャリア基板の大きさを、前
記半導体集積回路チップのチップ面積相当内とすること
ができる。
態では、前記半導体集積回路チップより大きな前記キャ
リア基板の、前記ボール・グリッド・アレイ及び前記ボ
ンディング・パッドがある領域の大きさを、前記半導体
集積回路チップのチップ面積相当内とされている。又前
記半導体集積回路チップより大きな該キャリア基板の外
周を削るなどすれば、前記キャリア基板の大きさを、前
記半導体集積回路チップのチップ面積相当内とすること
ができる。
【００３４】又本実施形態では、前記半導体集積回路チ
ップ及び前記キャリア基板を張り合わせた状態で、該半
導体集積回路チップのボンディング・パッド３１がある
面と同じ側の該キャリア基板上の面に、前記ボール・グ
リッド・アレイ３３に接続されるボンディング・パッド
３２が設けられている。更に、前記張り合わせ状態で前
記半導体集積回路チップのボンディング・パッド３１
を、前記キャリア基板のボンディング・パッド３２が設
けられた側に露出させるために、後述する図１０のよう
に、該キャリア基板に開口部５１が設けられている。又
後述する図１４のように、張り合わせて一体となったこ
れら半導体集積回路チップ及びキャリア基板相互の前記
ボンディング・パッドが、ボンディング・ワイヤで結線
されている。
ップ及び前記キャリア基板を張り合わせた状態で、該半
導体集積回路チップのボンディング・パッド３１がある
面と同じ側の該キャリア基板上の面に、前記ボール・グ
リッド・アレイ３３に接続されるボンディング・パッド
３２が設けられている。更に、前記張り合わせ状態で前
記半導体集積回路チップのボンディング・パッド３１
を、前記キャリア基板のボンディング・パッド３２が設
けられた側に露出させるために、後述する図１０のよう
に、該キャリア基板に開口部５１が設けられている。又
後述する図１４のように、張り合わせて一体となったこ
れら半導体集積回路チップ及びキャリア基板相互の前記
ボンディング・パッドが、ボンディング・ワイヤで結線
されている。
【００３５】ここで、本実施形態のボール・グリッド・
アレイ・チップサイズ・パッケージにおいて、前記キャ
リア基板上で、前記ボンディング・パッド３２及び前記
ボール・グリッド・アレイ用のパッド３３の間を結線す
る為に敷設した配線３４を、絶縁性保護膜でカバーする
ようにしてもよい。この場合には、耐湿性向上及び外部
の機械的ストレスに対する保護を行うことができる。
アレイ・チップサイズ・パッケージにおいて、前記キャ
リア基板上で、前記ボンディング・パッド３２及び前記
ボール・グリッド・アレイ用のパッド３３の間を結線す
る為に敷設した配線３４を、絶縁性保護膜でカバーする
ようにしてもよい。この場合には、耐湿性向上及び外部
の機械的ストレスに対する保護を行うことができる。
【００３６】又、本実施形態のボール・グリッド・アレ
イ・チップサイズ・パッケージにおいて、前記キャリア
基板上で、前記ボンディング・パッド３２及び前記ボー
ル・グリッド・アレイ用のパッド３３の間を結線する為
に敷設した配線３４を、露出させるようにしてもよい。
この場合には、低誘電率の空気によって、高速スイッチ
ングが可能となるデバイスを提供することができる。
イ・チップサイズ・パッケージにおいて、前記キャリア
基板上で、前記ボンディング・パッド３２及び前記ボー
ル・グリッド・アレイ用のパッド３３の間を結線する為
に敷設した配線３４を、露出させるようにしてもよい。
この場合には、低誘電率の空気によって、高速スイッチ
ングが可能となるデバイスを提供することができる。
【００３７】次に図６は、Ｃｕ薄膜の上にレジストを塗
布し、ボンディング・パッド３２やボール・グリッド・
アレイ・パッド３３や配線３４の所望のパターンを敷設
するためのマスクを形成するレジスト３６が残っている
断面を示している。
布し、ボンディング・パッド３２やボール・グリッド・
アレイ・パッド３３や配線３４の所望のパターンを敷設
するためのマスクを形成するレジスト３６が残っている
断面を示している。
【００３８】Ｃｕ薄膜の上記パターンを形成するために
は、該マスクで選択的にＣｕをウェット・エッチングす
る。そしてＣｕ薄膜の上記パターンの敷設が完了した時
点の何れかで、キャリア基板上のボンディング・パッド
３２の領域以外の配線３４の領域や、ボール・グリッド
・アレイ・パッド３３の領域をメッキ電極に吸着し、２
〜３ミクロン程度の部分金メッキを施す。
は、該マスクで選択的にＣｕをウェット・エッチングす
る。そしてＣｕ薄膜の上記パターンの敷設が完了した時
点の何れかで、キャリア基板上のボンディング・パッド
３２の領域以外の配線３４の領域や、ボール・グリッド
・アレイ・パッド３３の領域をメッキ電極に吸着し、２
〜３ミクロン程度の部分金メッキを施す。
【００３９】次に、バンプ形成のための工程を述べる。
【００４０】図７において、前記キャリア基板のＣｕパ
ターン上全面に、ニッケル等の金属によってフラッシュ
メッキを施し、又は蒸着し、Ｐｂ／Ｓｎメッキ電極のた
めのメタル薄膜４１を形成する。更にそのメタル・メッ
キ４１の上にレジスト４２を塗布し、ボール・グリッド
・アレイを設ける所望の位置に、例えば符号４３Ａ〜４
３Ｂで示されるように開口し、グリッド開口部を設け
る。又開口後、レジスト４２をマスクとしてＰｂ／Ｓｎ
のハンダメッキを施し、該グリッド開口部にハンダ・バ
ンプ４４を形成する。
ターン上全面に、ニッケル等の金属によってフラッシュ
メッキを施し、又は蒸着し、Ｐｂ／Ｓｎメッキ電極のた
めのメタル薄膜４１を形成する。更にそのメタル・メッ
キ４１の上にレジスト４２を塗布し、ボール・グリッド
・アレイを設ける所望の位置に、例えば符号４３Ａ〜４
３Ｂで示されるように開口し、グリッド開口部を設け
る。又開口後、レジスト４２をマスクとしてＰｂ／Ｓｎ
のハンダメッキを施し、該グリッド開口部にハンダ・バ
ンプ４４を形成する。
【００４１】ここで本実施形態における前述した部分金
メッキやフラッシュメッキは、ボンディング容易化のた
めのメタル・メッキとしても利用される。本実施形態の
ボール・グリッド・アレイ・チップサイズ・パッケージ
において、前記キャリア基板上で、前記ボンディング・
パッド、前記ボール・グリッド・アレイ用のパッド、及
びこれらパッド間を結線する為の配線を敷設した領域
に、このようなメタル・メッキを施したことで、ボンデ
ィング性を向上させることができる。メタル・メッキを
行うのは前記敷設後であるため、前記ボンディング・パ
ッドや、前記ボール・グリッド・アレイ用のパッドは独
立しており、ボンディング・パッド領域以外をメッキ電
極に圧着し、部分Ａｕメッキ又は部分Ａｇメッキを施す
ことができる。
メッキやフラッシュメッキは、ボンディング容易化のた
めのメタル・メッキとしても利用される。本実施形態の
ボール・グリッド・アレイ・チップサイズ・パッケージ
において、前記キャリア基板上で、前記ボンディング・
パッド、前記ボール・グリッド・アレイ用のパッド、及
びこれらパッド間を結線する為の配線を敷設した領域
に、このようなメタル・メッキを施したことで、ボンデ
ィング性を向上させることができる。メタル・メッキを
行うのは前記敷設後であるため、前記ボンディング・パ
ッドや、前記ボール・グリッド・アレイ用のパッドは独
立しており、ボンディング・パッド領域以外をメッキ電
極に圧着し、部分Ａｕメッキ又は部分Ａｇメッキを施す
ことができる。
【００４２】図８は、レジスト４２を剥離し、Ｐｂ／Ｓ
ｎのハンダメッキをマスクとして、符号４１のフラッシ
ュメタル層をエッチング除去した断面図を示す。
ｎのハンダメッキをマスクとして、符号４１のフラッシ
ュメタル層をエッチング除去した断面図を示す。
【００４３】図９は、図８の上記プロセス完了後、１８
０°Ｃ前後でアニールした後の断面図を示す。このよう
にアニールするとハンダは溶融し、表面張力によって、
図９に示されるような丸く均一な球体４５を得る。
０°Ｃ前後でアニールした後の断面図を示す。このよう
にアニールするとハンダは溶融し、表面張力によって、
図９に示されるような丸く均一な球体４５を得る。
【００４４】図１０及び図１１は半導体集積回路チップ
上のボンディング・パッド３１とキャリア基板上のボン
ディング・パッドａ２をボンディング・ワイヤで接続す
るために、キャリア基板を開口する工程を示す。図１０
図は、前記実施形態の半導体集積回路チップと接続用開
口を設けたキャリア基板の平面図である。又図１１は、
これら半導体集積回路チップとキャリア基板の断面図で
ある。図１１では、図１０の平面図のＢ−Ｂ’断面の断
面図が示され、又該断面の図１０における対応箇所を明
示するため、該図１０の平面図の一部が参照されてい
る。即ち、Ｂ−Ｂ’の箇所の図５の平面図の一部が図示
され、一点鎖線で参照されている。
上のボンディング・パッド３１とキャリア基板上のボン
ディング・パッドａ２をボンディング・ワイヤで接続す
るために、キャリア基板を開口する工程を示す。図１０
図は、前記実施形態の半導体集積回路チップと接続用開
口を設けたキャリア基板の平面図である。又図１１は、
これら半導体集積回路チップとキャリア基板の断面図で
ある。図１１では、図１０の平面図のＢ−Ｂ’断面の断
面図が示され、又該断面の図１０における対応箇所を明
示するため、該図１０の平面図の一部が参照されてい
る。即ち、Ｂ−Ｂ’の箇所の図５の平面図の一部が図示
され、一点鎖線で参照されている。
【００４５】キャリア基板のＣｕ薄膜が堆積している面
に対して反対の面上に、図１１に示すようにレジスト５
４を塗布する。この後図１０に示すように、半導体集積
回路チップ上のボンディング・パッド領域５１の開口、
及び位置決めピン５３の開口を行う。これら開口は、ア
ライメント・パターン３５で位置決めしながら開口すべ
き形状に前記レジスト５４を現像し、ドライエッチング
等することで行う。ここで位置決めピン５３は、半導体
集積回路チップと該キャリア基板の張り合わせの位置決
めに用いる。又モールド成形するときの位置決めにも用
いる。
に対して反対の面上に、図１１に示すようにレジスト５
４を塗布する。この後図１０に示すように、半導体集積
回路チップ上のボンディング・パッド領域５１の開口、
及び位置決めピン５３の開口を行う。これら開口は、ア
ライメント・パターン３５で位置決めしながら開口すべ
き形状に前記レジスト５４を現像し、ドライエッチング
等することで行う。ここで位置決めピン５３は、半導体
集積回路チップと該キャリア基板の張り合わせの位置決
めに用いる。又モールド成形するときの位置決めにも用
いる。
【００４６】ここで図１１では、このようにして開口部
が設けられた後の断面図を示す。
が設けられた後の断面図を示す。
【００４７】以上でキャリア基板の加工を完了したこと
になる。次からの工程では順に、半導体集積回路チップ
とキャリア基板の張り合わせ、ボンディングによる半導
体集積回路チップ及びキャリア基板のボンディング・パ
ッド間の結線、そしてモールド成形を行う。これらによ
って、ボール・グリッド・アレイ・チップサイズ・パッ
ケージの作成は完了する。
になる。次からの工程では順に、半導体集積回路チップ
とキャリア基板の張り合わせ、ボンディングによる半導
体集積回路チップ及びキャリア基板のボンディング・パ
ッド間の結線、そしてモールド成形を行う。これらによ
って、ボール・グリッド・アレイ・チップサイズ・パッ
ケージの作成は完了する。
【００４８】図１２は前記実施形態の半導体集積回路チ
ップとキャリア基板とを組立た時の平面図である。
ップとキャリア基板とを組立た時の平面図である。
【００４９】キャリア基板のボールグリッドの面に対し
て反対の面に、エポキシ樹脂を塗着し、半導体集積回路
チップ６１と該キャリア基板６２を位置決めして、重ね
合わせ圧着し、１５０°Ｃ程度で前記エポキシ樹脂を硬
化させる。この後、半導体集積回路チップ上のパッド６
３と、キャリア基板上のパッド６４を、ボンディング・
ワイヤ６６で結線する。するとこの図１２に示すように
ボール・グリッド・アレイ・チップサイズ・パッケージ
が組み立てられる。
て反対の面に、エポキシ樹脂を塗着し、半導体集積回路
チップ６１と該キャリア基板６２を位置決めして、重ね
合わせ圧着し、１５０°Ｃ程度で前記エポキシ樹脂を硬
化させる。この後、半導体集積回路チップ上のパッド６
３と、キャリア基板上のパッド６４を、ボンディング・
ワイヤ６６で結線する。するとこの図１２に示すように
ボール・グリッド・アレイ・チップサイズ・パッケージ
が組み立てられる。
【００５０】図１３は前記実施形態の半導体集積回路チ
ップとキャリア基板とを組立た後にモールド成形した場
合の断面図である。
ップとキャリア基板とを組立た後にモールド成形した場
合の断面図である。
【００５１】この図１３は、半導体集積回路チップとキ
ャリア基板を合体して、上記のようにボンディングされ
たボール・グリッド・アレイ・チップサイズ・パッケー
ジの周辺部を、モールド成形した断面図を示している。
ャリア基板を合体して、上記のようにボンディングされ
たボール・グリッド・アレイ・チップサイズ・パッケー
ジの周辺部を、モールド成形した断面図を示している。
【００５２】本実施形態のボール・グリッド・アレイ・
チップサイズ・パッケージにおいて、前記キャリア基板
の面からの前記ボール・グリッド・アレイの高さＢに比
べ、該キャリア基板の面からの前記モールドの高さＭが
低く抑えられている。これにより、プリント基板と当該
ボール・グリッド・アレイ・チップサイズ・パッケージ
とをハンダ溶接する際に、該パッケージの自重で接合部
がつぶされる量が制限され、狭ピッチ配線間でボール・
グリッド・アレイが接触するのを防止することができ
る。
チップサイズ・パッケージにおいて、前記キャリア基板
の面からの前記ボール・グリッド・アレイの高さＢに比
べ、該キャリア基板の面からの前記モールドの高さＭが
低く抑えられている。これにより、プリント基板と当該
ボール・グリッド・アレイ・チップサイズ・パッケージ
とをハンダ溶接する際に、該パッケージの自重で接合部
がつぶされる量が制限され、狭ピッチ配線間でボール・
グリッド・アレイが接触するのを防止することができ
る。
【００５３】具体的には図１３において、キャリア基板
からのボールの高さＢは、モールド成形部の高さＭよ
り、１００ミクロンから５００ミクロン程度高くする。
これは、ボールグリッドピッチが高密度になり、０．５
ｍｍ以下になると、プリント基板との接着において、隣
接ピンとの接触等による障害を防止する働きをする。
からのボールの高さＢは、モールド成形部の高さＭよ
り、１００ミクロンから５００ミクロン程度高くする。
これは、ボールグリッドピッチが高密度になり、０．５
ｍｍ以下になると、プリント基板との接着において、隣
接ピンとの接触等による障害を防止する働きをする。
【００５４】図１４は上記の図１３の要部を拡大した断
面図である。
面図である。
【００５５】この図１４では図１３の右端のハンダ・バ
ンプ４４の周辺が示される。又半導体集積回路チップ２
３のボンディング・パッド３１と、キャリア基板２１の
ボンディング・パッド３２とが、ボンディング・ワイヤ
６６で接続されている。このようにボンディング・ワイ
ヤ６６で接続されることで、熱膨張差を要因とする機械
的歪みは、該ボンディング・ワイヤ６６で吸収され、こ
れらボンディング・パッド３１とボンディング・パッド
３２との間を電気的に接続する経路における疲労破壊が
抑えられる。従ってこのような機械的歪みよる構造部材
や接続部の疲労破壊を少なくし、高信頼性で高密度のボ
ール・グリッド・アレイ・チップサイズ・パッケージを
提供することができる。
ンプ４４の周辺が示される。又半導体集積回路チップ２
３のボンディング・パッド３１と、キャリア基板２１の
ボンディング・パッド３２とが、ボンディング・ワイヤ
６６で接続されている。このようにボンディング・ワイ
ヤ６６で接続されることで、熱膨張差を要因とする機械
的歪みは、該ボンディング・ワイヤ６６で吸収され、こ
れらボンディング・パッド３１とボンディング・パッド
３２との間を電気的に接続する経路における疲労破壊が
抑えられる。従ってこのような機械的歪みよる構造部材
や接続部の疲労破壊を少なくし、高信頼性で高密度のボ
ール・グリッド・アレイ・チップサイズ・パッケージを
提供することができる。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
熱膨張差を要因とする機械的歪みによる構造部材や接続
部の疲労破壊を少なくし、高信頼性で高密度のボール・
グリッド・アレイ・チップサイズ・パッケージを提供す
ることができる。
熱膨張差を要因とする機械的歪みによる構造部材や接続
部の疲労破壊を少なくし、高信頼性で高密度のボール・
グリッド・アレイ・チップサイズ・パッケージを提供す
ることができる。
【００５７】従来例ではボンディング・パッド・パッシ
ベーション膜を完成した後、フィリップチップを形成す
るとき、半導体集積回路チップ周辺に配置されたボンデ
ィング・パッドをボール・グリッド・アレイに再配置す
る工程があり、ウェーハ工程が長くなるという問題があ
った。又、フィリップチップ形成からパッケージ完成ま
で、特性テストをする場合、汎用のプローバーを使用で
きないという問題もあった。本発明によればこれらの問
題も抑えることができる。
ベーション膜を完成した後、フィリップチップを形成す
るとき、半導体集積回路チップ周辺に配置されたボンデ
ィング・パッドをボール・グリッド・アレイに再配置す
る工程があり、ウェーハ工程が長くなるという問題があ
った。又、フィリップチップ形成からパッケージ完成ま
で、特性テストをする場合、汎用のプローバーを使用で
きないという問題もあった。本発明によればこれらの問
題も抑えることができる。
【００５８】以上説明したように本発明によれば、本願
のようにボンディング・パッド・パシベーション膜完成
後は、ウェーハ加工はせず、ウェーハの電気的テスト工
程を経て通常のダイシングエ程に行くだけで、メッキ液
に漬けたり、スパッタリングによるダメージによる特性
劣化の心配も必要としない。
のようにボンディング・パッド・パシベーション膜完成
後は、ウェーハ加工はせず、ウェーハの電気的テスト工
程を経て通常のダイシングエ程に行くだけで、メッキ液
に漬けたり、スパッタリングによるダメージによる特性
劣化の心配も必要としない。
【図１】従来のＰＢＧＡの側面図
【図２】本願発明が適用された実施形態のキャリア基板
の断面図
の断面図
【図３】前記実施形態の１行６列連鎖状キャリア基板の
平面図
平面図
【図４】前記実施形態の変形例の５行７列連鎖状キャリ
ア基板の平面図
ア基板の平面図
【図５】前記実施形態の配線敷設したキャリア基板の平
面図
面図
【図６】前記実施形態の配線敷設したキャリア基板の断
面図
面図
【図７】前記実施形態のソルダボール形成の第１工程後
の断面図
の断面図
【図８】前記実施形態のソルダボール形成の第２工程後
の断面図
の断面図
【図９】前記実施形態のソルダボール形成の第３工程後
の断面図
の断面図
【図１０】前記実施形態の半導体集積回路チップと接続
用開口を設けたキャリア基板の平面図
用開口を設けたキャリア基板の平面図
【図１１】前記実施形態の半導体集積回路チップと接続
用開口を設けたキャリア基板の断面図
用開口を設けたキャリア基板の断面図
【図１２】前記実施形態の半導体集積回路チップとキャ
リア基板とを組立た時の平面図
リア基板とを組立た時の平面図
【図１３】前記実施形態の半導体集積回路チップとキャ
リア基板とを組立た後にモールド成形した場合の断面図
リア基板とを組立た後にモールド成形した場合の断面図
【図１４】上記断面図の要部を拡大した断面図
２１、６２、１０２…キャリア基板 ２２…Ｃｕ薄膜 ２３〜２８、６１…半導体集積回路チップ ３１、３２…ボンディング・パッド ５１…ボンディング・パッド領域 ３３…ボール・グリッド・アレイ・パッ ３４…配線 ３５…アライメント・パターン ３６、４２、５４…レジスト ４１…メタル薄膜 ４３Ａ、４３Ｂ…開口 ４４…ハンダ・バンプ ４５…球体 ５２…切断部 ５３…位置決めピン ６３…半導体集積回路チップ上のパッド ６４…キャリア基板上のパッド ６６…ボンディング・ワイヤ １００…チップ素子面 １０３エポキシ系封止樹脂 １０４ソルダボール
Claims (7)
- 【請求項１】ボンディング・パッドを有する半導体集積
回路チップと、ボール・グリッド・アレイを形成したキ
ャリア基板とからなるボール・グリッド・アレイ・チッ
プサイズ・パッケージにおいて、 前記キャリア基板の大きさを、前記半導体集積回路チッ
プのチップ面積相当内とし、 前記半導体集積回路チップ及び前記キャリア基板を張り
合わせた状態で、該半導体集積回路チップのボンディン
グ・パッドがある面と同じ側の該キャリア基板上の面
に、前記ボール・グリッド・アレイに接続されるボンデ
ィング・パッドを設け、 張り合わせて一体となったこれら半導体集積回路チップ
及びキャリア基板相互の前記ボンディング・パッドを、
ボンディング・ワイヤで結線することを特徴とするボー
ル・グリッド・アレイ・チップサイズ・パッケージ。 - 【請求項２】請求項１において、張り合わせて一体とな
り、ボンディング・パッドが相互に結線された前記半導
体集積回路チップ及び前記キャリア基板の少なくとも周
辺を、モールド成形したことを特徴とするボール・グリ
ッド・アレイ・チップサイズ・パッケージ。 - 【請求項３】請求項２において、前記キャリア基板の面
からの前記ボール・グリッド・アレイの高さに比べ、該
キャリア基板の面からの前記モールドの高さが低いこと
を特徴とするボール・グリッド・アレイ・チップサイズ
・パッケージ。 - 【請求項４】請求項１において前記キャリア基板上で、
前記ボンディング・パッド、前記ボール・グリッド・ア
レイ用のパッド、及びこれらパッド間を結線する為の配
線を敷設した領域に、ボンディング接続のために該ボン
ディング・パッド領域のみをメタルの部分メッキを施し
たことを特徴とするボール・グリッド・アレイ・チップ
サイズ・パッケージ。 - 【請求項５】請求項１において、 前記キャリア基板上で、前記ボンディング・パッド及び
前記ボール・グリッド・アレイ用のパッドの間を結線す
る為に敷設した配線を、絶縁性保護膜でカバーしたこと
を特徴とするボール・グリッド・アレイ・チップサイズ
・パッケージ。 - 【請求項６】請求項１において、 前記キャリア基板上で、前記ボンディング・パッド及び
前記ボール・グリッド・アレイ用のパッドの間を結線す
る為に敷設した配線を、露出させるようにしたことを特
徴とするボール・グリッド・アレイ・チップサイズ・パ
ッケージ。 - 【請求項７】ボンディング・パッドを有する半導体集積
回路チップと、ボール・グリッド・アレイを形成したキ
ャリア基板とからなるボール・グリッド・アレイ・チッ
プサイズ・パッケージにおいて、 前記キャリア基板の熱膨張率が前記半導体集積回路チッ
プの熱膨張率より、当該ボール・グリッド・アレイ・チ
ップサイズ・パッケージを搭載する一般的な外部プリン
ト基板の熱膨張率に近くなるように、該キャリア基板の
材質を選択し、前記半導体集積回路チップ及び前記キャ
リア基板を張り合わせた状態で、該半導体集積回路チッ
プのボンディング・パッドがある面と同じ側の該キャリ
ア基板上の面に、前記ボール・グリッド・アレイに接続
されるボンディング・パッドを設けると共に、 前記半導体集積回路チップより大きな前記キャリア基板
の、前記ボール・グリッド・アレイ及び前記ボンディン
グ・パッドがある領域の大きさを、前記半導体集積回路
チップのチップ面積相当内とし、 前記張り合わせ状態で前記半導体集積回路チップのボン
ディング・パッドを前記キャリア基板のボンディング・
パッドが設けられた側に露出させるために、該キャリア
基板の前記領域の周囲に開口部を設け、 張り合わせて一体となったこれら半導体集積回路チップ
及びキャリア基板相互の前記ボンディング・パッドを、
前記開口部を経由してボンディング・ワイヤで結線する
ことを特徴とするボール・グリッド・アレイ・チップサ
イズ・パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26414097A JPH11102927A (ja) | 1997-09-29 | 1997-09-29 | ボール・グリッド・アレイ・チップサイズ・パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26414097A JPH11102927A (ja) | 1997-09-29 | 1997-09-29 | ボール・グリッド・アレイ・チップサイズ・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102927A true JPH11102927A (ja) | 1999-04-13 |
Family
ID=17399025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26414097A Pending JPH11102927A (ja) | 1997-09-29 | 1997-09-29 | ボール・グリッド・アレイ・チップサイズ・パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102927A (ja) |
-
1997
- 1997-09-29 JP JP26414097A patent/JPH11102927A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586275B2 (en) | Wafer level package and method for manufacturing the same | |
| US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
| US5864470A (en) | Flexible circuit board for ball grid array semiconductor package | |
| US7218005B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| US6597059B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package | |
| US6423576B1 (en) | Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package | |
| KR100319609B1 (ko) | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 | |
| US6958537B2 (en) | Multiple chip semiconductor package | |
| JP3768817B2 (ja) | 半導体装置およびその製造方法 | |
| US6365980B1 (en) | Thermally enhanced semiconductor ball grid array device and method of fabrication | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| US20090096098A1 (en) | Inter-connecting structure for semiconductor package and method of the same | |
| US20080116565A1 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| US7939383B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US6841884B2 (en) | Semiconductor device | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| US20090096093A1 (en) | Inter-connecting structure for semiconductor package and method of the same | |
| US5757068A (en) | Carrier film with peripheral slits | |
| KR100587081B1 (ko) | 개선된 열방출 특성을 갖는 반도체 패키지 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JPH11102927A (ja) | ボール・グリッド・アレイ・チップサイズ・パッケージ | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| KR100269539B1 (ko) | Csp소자 제조방법과 제조된 csp소자 |