JP3400440B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3400440B2
JP3400440B2 JP2001283712A JP2001283712A JP3400440B2 JP 3400440 B2 JP3400440 B2 JP 3400440B2 JP 2001283712 A JP2001283712 A JP 2001283712A JP 2001283712 A JP2001283712 A JP 2001283712A JP 3400440 B2 JP3400440 B2 JP 3400440B2
Authority
JP
Japan
Prior art keywords
layer
conductive
semiconductor device
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001283712A
Other languages
English (en)
Other versions
JP2003092306A (ja
Inventor
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001283712A priority Critical patent/JP3400440B2/ja
Priority to US10/109,727 priority patent/US6614112B2/en
Publication of JP2003092306A publication Critical patent/JP2003092306A/ja
Application granted granted Critical
Publication of JP3400440B2 publication Critical patent/JP3400440B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置の構造、
特にボンディングパッド（電極）部の構造及びその製造
方法に関するものである。
【０００２】
【従来の技術】従来の半導体装置は、例えば、特開２０
００−１８３１０４号公報に開示されている半導体装置
のように、ボンディングパッドを、タングステン、チタ
ン、或いはタングステン・チタン合金等とからなる金属
層と、銅を含有するアルミニウム（アルミニウム系合
金）とからなる金属層とから形成している。
【０００３】すなわち、従来のボンディングパッドは、
金属層により形成されるものであった。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置においては、以下のような問題がある。
【０００５】すなわち、金属層からなるボンディングパ
ッドでは、ワイヤボンディング時の衝撃を、ボンディン
グパッド下に形成される衝撃吸収特性を有する保護被膜
だけでは十分に吸収できない場合がある。そして、この
ような場合、ボンディングパッドをはじめボンディング
パッド下に形成される回路構造が損傷（ボンディングダ
メージ）を受けることになる。
【０００６】そして、この損傷によって製造歩留まりや
製品の信頼性が低下する。
【０００７】よって、上述の問題点における技術的な解
決方法の出現がこれまで望まれていた。
【０００８】
【課題を解決するための手段】そこで、この発明の半導
体装置は、下記のような構成上の特徴を有する。
【０００９】すなわち、半導体素子及びこの半導体素子
と電気的に接続された金属層を有する半導体基板と、こ
の金属層上に形成され、バイアホールを有するとともに
このバイアホールによって金属層を露出させる絶縁層
と、バイアホールを含む絶縁層上に形成され、金属層と
バイアホールを介して電気的に接続される導電性の衝撃
緩衝材から構成される導電性衝撃緩衝層と、この導電性
衝撃緩衝層を被覆する導電性被覆層とを具え、導電性被
覆層には、ボンディングワイヤが接合されている。
【００１０】このようにすると、衝撃緩衝層が、ワイヤ
ボンディング時におけるボンディングパッド下の回路構
造への衝撃を緩衝することができる。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態につき説明する。尚、各図は、この発明が
理解できる程度に各構成成分の形状、大きさ及び配置関
係を概略的に示してあるに過ぎず、従って、この発明を
図示例に限定するものではない。また、各図において、
図を分かり易くするために断面を示すハッチング（斜
線）は一部分を除き省略してある。尚、以下の説明は、
好適例であるに過ぎないので、数値的条件は例示された
値に何ら限定されない。
【００１２】また、以下の各実施の形態で用いられる積
層体２２は、図１〜図７において共通であり、以下の構
成を有している。すなわち、積層体２２は、図示しない
半導体素子が形成された半導体基板１０上に、導電層と
してのアルミ系合金からなる膜厚約４．５×１０2ｎｍ
の金属膜１２を設けた後、任意好適なエッチングにより
パターンを形成する。そして、金属膜１２上に、層間絶
縁層としての酸化シリコンからなる膜厚約８×１０2ｎ
ｍの酸化物膜１４及び導電層としてのアルミ系合金から
なる膜厚約６×１０2ｎｍの金属膜１６を順次形成して
なる多層配線構造を有している。そして、金属膜１６上
にシリコン・ナイトライドからなる膜厚約４×１０2ｎ
ｍ〜１．５×１０3ｎｍの保護膜１８を形成した後、任
意好適なエッチングにより表層にバイアホール２０を形
成してなる。尚、半導体基板１０に形成された半導体素
子と後述するボンディングパッドとを電気的に接続する
当たり、金属層１２及び金属層１６は図示しない多層配
線構造によって接続されているものとする。
【００１３】そして、以下の各実施の形態では、この積
層体２２上にボンディングパッドを形成する例につき説
明する。
【００１４】＜第１の実施の形態＞第１の実施の形態に
よれば、第１工程として、半導体素子が形成された半導
体基板と、半導体素子と電気的に接続される導電層と、
導電層間に設けられた絶縁層とを備えてなる積層体に、
積層体の上方から液状の導電性樹脂材を滴下して、この
積層体上に導電性樹脂層を形成する。
【００１５】この実施の形態では、この導電性樹脂材
を、銀（Ａｇ）や金（Ａｕ）等の導電性粒子を６０〜７
０wt％程度、エポキシ樹脂を１０〜２０wt％程度及びそ
の他流動性を持たせるための溶剤や希釈材等を１０〜３
０wt％程度配合して作成する。この導電性樹脂材の導電
率は約１×１０5Ｓ・ｍ-1程度、平均粒径は１〜１×１
０3ｎｍ程度とする。また、粘度は後述の導電性樹脂供
給部から十分に吐出できる流動性を有する程度とする。
【００１６】第１工程において、先ず、積層体２２の上
方に設けられた導電性樹脂供給部２４から、導電性樹脂
材を０．５〜１．０ｍｇ程度滴下する。
【００１７】この導電性樹脂材の滴下によって、積層体
２２の表層に形成されている、保護膜１８に形成される
バイアホール２０内及びバイアホール２０の周辺の保護
膜１８上に、導電性樹脂層２６が連続的に形成される。
これにより、バイアホール２０から保護膜１８上に溢れ
出す導電性樹脂材によって、例えば、概ね、縦１×１０
5ｎｍ程度、横１×１０5ｎｍ程度及び膜厚１×１０4〜
２×１０4ｎｍ程度の導電性樹脂層２６が形成されると
共に、バイアホール２０が導電性樹脂材によって充填さ
れて、導電層（ここでは、金属膜１６）と後述するボン
ディングパッドとを電気的に接続するためのバイアコン
タクト、すなわち接続部が形成される（図１（Ａ）参
照）。
【００１８】次に、第２工程として、導電性樹脂層を加
熱によって硬化させて、ボンディングパッドとしての衝
撃緩衝層を得る。
【００１９】この導電性樹脂層２６が設けられた積層体
２２を、窒素（Ｎ2）等の不活性ガス雰囲気中で、約１
００℃〜２００℃の温度範囲内の好適な温度（標準的に
は約１８０℃）で約３０〜１２０分（標準的には約６０
分）間加熱する。この加熱によって、導電性樹脂層２６
を硬化させることにより、衝撃緩衝層２８を得る（図１
（Ｂ）参照）。
【００２０】その後に、衝撃緩衝層上に導電性を有する
被着層を形成する。
【００２１】この実施の形態では、導電性樹脂層２６を
硬化して得られた衝撃緩衝層２８上に、無電解メッキ法
によって、ニッケル（Ｎｉ）からなる膜厚が約２×１０
3ｎｍ〜５×１０3ｎｍの第１サブ被着層３６と、金（Ａ
ｕ）もしくは白金（Ｐｄ）からなる膜厚が約３×１０2
ｎｍ〜８×１０2ｎｍの第２サブ被着層３８とを順次形
成してなる被着層４０を形成して、ボンディングパッド
３０を得る。（図１（Ｃ）参照）。
【００２２】尚、第１サブ被着層３６は、第２サブ被着
層３８表面の平滑性を得られるものであれば良い。ま
た、第２サブ被着層３８は、ボンディングワイヤ（後
述）との良好な接合性が得られるものであれば良い。ま
た、被着層４０を必ずしも設ける必要はないが、設ける
ことにより後工程におけるボンディングワイヤとの良好
な接合性、例えば、接着強度を高めることができる。
【００２３】次に、第３工程として、硬化した導電性樹
脂層すなわち衝撃緩衝層の上側に、ボンディングワイヤ
を接合して電気的な接続を行う。
【００２４】そこで、被着層４０上に、金（Ａｕ）から
なるボンディングワイヤ４２を接合してワイヤボンディ
ングを行う。（図２（Ａ）参照）。
【００２５】また、図２（Ｂ）は、第１工程における、
導電性樹脂供給部２４からの導電性樹脂材の滴下量を上
述よりも増量させた場合の例であり、結果として、ボン
ディングパッドを構成する衝撃緩衝層２８が、保護膜１
８上により広い面積にわたって形成される。すなわち、
バイアホール２０の直上を含む領域外に、ボンディング
ワイヤ４２が接合される接合領域を備えているため、ボ
ンディングワイヤ４２との接合が可能なボンディングパ
ッドの接合面が拡がり、ボンディングワイヤ４２をこの
接合面のどの箇所に接合するかの自由度が高くなる。
【００２６】上述した説明から明らかなように、この実
施の形態では、半導体装置におけるボンディングパッド
を、導電性樹脂材からなる衝撃緩衝層で構成することが
できる。
【００２７】そのため、ボンディングパッドの硬度を金
属膜である場合よりも低下させることができ、ワイヤボ
ンディング時の衝撃によるボンディングパッド下の回路
構造への損傷を、この衝撃緩衝層によって緩和させるこ
とができる。
【００２８】また、ボンディングパッドの膜厚を、導電
性樹脂材の滴下量を適宜調節することにより制御でき
る。よって、ワイヤボンディングの衝撃の程度や条件等
によって、膜厚を適宜調節でき、十分な衝撃吸収作用を
得ることができる。
【００２９】また、金属層によってボンディングパッド
を形成する場合に比べて、マスクの形成やエッチング等
の処理が不要であるため、より安価な設備で製造するこ
とができる。
【００３０】＜第２の実施の形態＞第２の実施の形態に
よれば、第１の実施の形態における第１工程を同様にし
て行う前に、導電性樹脂供給部から滴下する導電性樹脂
材の流動範囲を制限する拡がり防止膜を積層体上に設け
る。
【００３１】また、この拡がり防止膜は、予備膜に開孔
部を開け、開孔部を有する残存した予備膜部分を、拡が
り防止膜として積層体上に載置して形成する。そこで、
凸部を有する第１押出し部とこの凸部が嵌合する凹部を
有する第１受け部とを備える開孔手段を用意する。そし
て、この第１押出し部と第１受け部との間に予備膜を設
けた後に、第１押出し部と第１受け部との間に荷重を加
えて、凸部を凹部に嵌合させることにより予備膜に開孔
部を設ける。そして、この開孔部を備える予備膜を拡が
り防止膜として用いる。詳細を以下に説明する。
【００３２】先ず、拡がり防止膜を積層体２２（図１及
び図２参照）上に形成するあたり、予備膜として、エポ
キシ樹脂やポリイミド樹脂から作られる膜厚が約２×１
０4〜５×１０4ｎｍの絶縁膜シート４４を用いる。そし
て、この絶縁膜シート４４を、開孔手段３２である第１
押出し部４６と第１受け部４８との間に設けて固定する
（図３（Ａ）参照）。次に、第１押出し部４６と第１受
け部４８との間に好適な荷重を加えて、第１押出し部の
凸部を第１受け部の凹部に嵌合させて、絶縁膜シート４
４に開孔部５０を形成する（図３（Ｂ）参照）。このよ
うにして、絶縁膜シート４４に一括して、ウェハ（図示
せず）に形成されている全ての半導体素子に対する開孔
部５０を形成することができる（図３（Ｃ））。
【００３３】そして、この開孔部５０を有する絶縁膜シ
ート４４を拡がり防止膜５２として、積層体２２上に形
成する。先ず、拡がり防止膜５２を、第１積層体２２上
の所定の位置に位置決めをする。そして、拡がり防止膜
を、約１００℃〜２００℃の温度範囲内の好適な温度で
加熱しながら、約１〜５Ｐ程度の荷重を加えることで積
層体２２に熱圧着させて接合する（図３（Ｄ）参照）。
【００３４】然る後に、第１の実施の形態と同様に第１
工程〜第３工程を行い、図４（Ａ）に示すような半導体
装置が得られる。尚、図４（Ｂ）は第１の実施の形態で
の場合と同様に、導電性樹脂材の滴下量を増量させて得
られた半導体装置である。
【００３５】上述した説明から明らかなように、この実
施の形態においても、第１の実施の形態と同様の効果を
得ることができる。
【００３６】更に、この実施の形態では、拡がり防止膜
の形成を、ウェハに対して一括して形成できるので、個
々の半導体素子に対して個別に形成する場合に比べて製
造コストを低減できる。
【００３７】また、この実施の形態では、拡がり防止膜
によって、滴下した導電性樹脂材の流動範囲を制限で
き、第１の実施の形態よりも確実に所望の領域にボンデ
ィングパッドを形成できる。また、不所望の領域に導電
性樹脂が流出することで集積回路が汚染されるのを防止
できる。
【００３８】また、拡がり防止膜を設けたことにより、
導電性樹脂供給部の位置決めは、第１の実施の形態の場
合ほど厳密に行わなくて済む。よって、性能や設備等の
点からも導電性樹脂供給部を含む装置の価格が安価とな
り、製造コストを低減できる。
【００３９】＜第３の実施の形態＞第３の実施の形態に
よれば、先ず、第１工程として、半導体素子が形成され
た半導体基板と、半導体素子と電気的に接続される導電
層と、該導電層間に設けられた絶縁層とを備えてなる積
層体上に、導電性樹脂材で作られた衝撃緩衝層をボンデ
ィングパッドとして形成する。
【００４０】また、この衝撃緩衝層は、板状の予備膜を
打ち抜きによって得られる板状の予備膜部分で衝撃緩衝
層を形成するとともに、融着手段によって積層体上に融
着する。そこで、先ず、凸部を有する第２押出し部とこ
の凸部が嵌合する孔部を有する第２受け部とを備える打
抜き手段３４を用意する。そして、この第２押出し部と
第２受け部との間に板状の予備膜を設けた後に、第２押
出し部と第２受け部との間に荷重を加えて、凸部を孔部
に嵌合させて板状の予備膜を積層体上に打ち抜く。そし
て、この打ち抜かれた予備膜を衝撃緩衝層として用い
る。詳細を以下に説明する。
【００４１】先ず、この実施の形態では、予備膜とし
て、銀（Ａｇ）や金（Ａｕ）等の導電性粒子を３０〜５
０wt％程度、ポリイミド樹脂を１０〜２０wt％程度、エ
ポキシ樹脂を１〜５wt％程度及びその他低応力材や添加
材等を２５〜５９wt％程度配合したのち、膜厚が約２×
１０4〜５×１０4ｎｍの板状となるように成形した衝撃
緩衝フィルム５４（導電率は約１×１０5Ｓ・ｍ-1程
度）を用いる。尚、導電性粒子を含有する樹脂をポリイ
ミド樹脂もしくはエポキシ樹脂のいずれか一方としても
良く、このときの配合は、ポリイミド樹脂（もしくは、
エポキシ樹脂）を１０〜２０wt％程度、導電性粒子を３
０〜５０wt％程度、その他低応力材や添加材等を３０〜
６０wt％程度である。そして、この衝撃緩衝フィルム５
４を、打ち抜き手段３４である第２押出し部５６と第２
受け部５８との間に設けるとともに、積層体２２（ここ
では、金属膜１６及び保護膜１８のみを図示）上の所望
の位置に固定する（図５（Ａ）参照）。次に、第２押出
し部５６と第２受け部５８との間に好適な荷重を加え
て、第２押出し部の凸部を第１受け部の孔部に嵌合させ
て、衝撃緩衝フィルム５４を積層体上に打ち抜く。これ
により、バイアホール２０上を覆うように形成された衝
撃緩衝層６０が得られる（図５（Ｂ）参照）。
【００４２】尚、第２押出し部５６は、加熱手段として
のヒータ６６を埋設しており、約１００℃〜２００℃に
加熱されている。よって、この打ち抜きの際に、衝撃緩
衝層６０として打ち出される衝撃緩衝フィルムは、この
ヒータ６６による加熱によって溶融して、積層体２２
（ここでは、金属膜１６及び保護膜１８のみを図示）上
に融着される。
【００４３】また、この実施の形態において、ウェハ
（図示せず）上の全ての半導体素子に対する衝撃緩衝層
６０を、この打ち抜き手段３４によって積層体２２上に
一括して形成することができる（図５（Ｃ）参照）。
【００４４】その後に、衝撃緩衝層６０上に導電性を有
する被着層４０を形成する。
【００４５】この衝撃緩衝層６０上に、第１の実施の形
態で既に説明したと同様な方法、材料及び膜で、第１サ
ブ被着層３６と第２サブ被着層３８とを順次形成してな
る被着層４０を形成して、ボンディングパッド３０を得
る（図５（Ｄ）参照）。
【００４６】然る後に、第２工程として、導電性樹脂膜
上にボンディングワイヤを接合して、電気的な接続を行
う。
【００４７】そこで、被着層４０上に金（Ａｕ）からな
るボンディングワイヤ４２を接合しワイヤボンディング
を行う（図６（Ａ）参照）。
【００４８】尚、図６（Ｂ）は、第１工程において、衝
撃緩衝層６０の領域を上述よりも大きく構成した場合の
例であり、結果として、ボンディングパッド３０を構成
する衝撃緩衝層６０が、保護膜１８上により広い面積に
わたって形成される。そのため、図２（Ｂ）を参照して
既に説明したと同様に、ボンディングワイヤ４２を接合
する際の自由度を与えることができる。
【００４９】次に、第２工程の後であって、第２工程で
得られた構造体を、封止材中に埋設させて封止処理を行
うとともに、この封止処理によってバイアホール内に衝
撃緩衝層を埋め込む。
【００５０】つまり、第２工程で得られた構造体６２
を、封止材としてのモールド樹脂６４中に埋設させて、
約１７０℃〜１９０℃の温度範囲内の好適な温度で、１
×１０ 7Ｐの加圧下のもとで封止処理を行う。尚、ボン
ディングワイヤ４２のうち、ボンディングパッド３０と
接合されていない端部は、不図示である所望の基板の配
線電極と接続されている。
【００５１】この封止処理が行われている間に、バイア
ホール２０上を覆っていた衝撃緩衝層６０が軟化してバ
イアホール２０内に完全に充填されるため、ボンディン
グパッド３０と金属層１６との電気的な接続が完了する
（図７参照）。
【００５２】上述した説明から明らかなように、この実
施の形態においても、第１の実施の形態と同様の効果を
得ることができる。
【００５３】更に、この実施の形態では、膜厚の均一化
した板状の衝撃緩衝フィルムでボンディングパッドを形
成できるのため、ボンディングパッドとボンディングワ
イヤとの安定した接続（接合）性が得られる。
【００５４】また、この実施の形態では、衝撃緩衝層の
形成を、ウェハに対して一括して形成できるので、個々
の半導体素子に対して個別に形成する場合に比べて製造
コストを低減できる。
【００５５】以上、この発明の実施の形態における条件
等は、上述の組合せのみに限定されない。よって、任意
好適な段階において好適な条件を組み合わせることで、
この発明を適用させることができる。
【００５６】例えば、衝撃緩衝層の形状は、上述の実施
の形態のように連続して形成されている場合のみに限ら
れるものではなく、互いに離間して形成されていても良
い。
【００５７】また、積層体の構成は、この発明を適用で
きる構成であれば、上述の実施例の構成のみに限定され
るものではない。
【００５８】
【発明の効果】上述した説明から明らかなように、この
発明によれば、ボンディングパッドを構成する衝撃緩衝
層が、ワイヤボンディング時におけるボンディングパッ
ド下の回路構造への衝撃を緩衝する。したがって、回路
構造の損傷（ボンディングダメージ）を低減できるのた
め、製造歩留まりや製品の信頼性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態である半導体装置
の製造工程を示す図である。
【図２】この発明の第１の実施の形態である半導体装置
を示す図である。
【図３】この発明の第２の実施の形態である半導体装置
の製造工程を示す図である。
【図４】この発明の第２の実施の形態である半導体装置
を示す図である。
【図５】この発明の第３の実施の形態である半導体装置
の製造工程を示す図である。
【図６】この発明の第３の実施の形態である半導体装置
を示す図である。
【図７】この発明の第３の実施の形態である半導体装置
の製造工程を示す図である。
【符号の説明】
１０：半導体基板 １２,１６：金属膜 １４：酸化物膜 １８：保護膜 ２０：バイアホール ２２：積層体 ２４：導電性樹脂供給部 ２６：導電性樹脂層 ２８：衝撃緩衝層 ３０：ボンディングパッド ３２：開孔手段 ３４：打ち抜き手段 ３６：第１サブ被着層 ３８：第２サブ被着層 ４０：被着層 ４２：ボンディングワイヤ ４４：絶縁膜シート ４６：第１押出し部 ４８：第１受け部 ５０：開孔部 ５２：拡がり防止膜 ５４：衝撃緩衝フィルム ５６：第２押出し部 ５８：第２受け部 ６２：構造体 ６４：モールド樹脂 ６６：ヒータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/3205

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子及び該半導体素子と電気的に
    接続された金属層を有する半導体基板と、該金属層上に
    形成され、バイアホールを有するとともに該バイアホー
    ルによって前記金属層を露出させる絶縁層と、前記バイ
    アホールを含む前記絶縁層上に形成され、前記金属層と
    前記バイアホールを介して電気的に接続される導電性の
    衝撃緩衝材から構成される導電性衝撃緩衝層と、該導電
    性衝撃緩衝層を被覆する導電性被覆層とを具え、前記導電性被覆層には、ボンディングワイヤが接合され
    ている ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、
    前記衝撃緩衝材は、エポキシ樹脂及びポリイミド樹脂の
    双方またはいずれか一方を含有することを特徴とする半
    導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置に
    おいて、前記導電性衝撃緩衝層及び前記導線性被覆層
    は、前記バイアホールを除く前記絶縁層上に所定領域形
    成されているとともに、該所定領域上の前記導電性被覆
    層には、前記ボンディングワイヤが接合されていること
    を特徴とする半導体装置。
  4. 【請求項４】 半導体素子が形成された半導体基板と、
    前記半導体素子と電気的に接続される導電層と、該導電
    層間に設けられた絶縁層とを備えてなる積層体に、該積
    層体の上方から液状の導電性樹脂材を滴下して、前記積
    層体上に導電性樹脂層を形成する第１工程と、 前記導電性樹脂層を加熱によって硬化させて、ボンディ
    ングパッドとしての衝撃緩衝層を得る第２工程と、 前記衝撃緩衝層の上側にボンディングワイヤを接合する
    第３工程とを備えることを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 請求項４に記載の半導体装置の製造方法
    において、前記第２工程と前記第３工程との間に、前記
    衝撃緩衝層の上側に導電性の被着層を形成する工程を更
    に備えることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項４または５に記載の半導体装置の
    製造方法において、前記第１工程の前に、滴下される前
    記導電性樹脂材の流動範囲を制限する拡がり防止膜を、
    前記積層体上に形成する工程を更に備えることを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】 請求項６に記載の半導体装置の製造方法
    において、凸部を有する第１押出し部と該凸部が嵌合す
    る凹部を有する第１受け部とを備える開孔手段を用意
    し、前記第１押出し部と前記第１受け部との間に予備膜
    を設けた後に、前記第１押出し部と前記第１受け部との
    間に荷重を加えて前記凸部を前記凹部に嵌合させること
    により前記予備膜に開孔部を形成して、該開孔部を備え
    る前記予備膜を前記拡がり防止膜として用いることを特
    徴とする半導体装置の製造方法。
JP2001283712A 2001-09-18 2001-09-18 半導体装置及びその製造方法 Expired - Fee Related JP3400440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001283712A JP3400440B2 (ja) 2001-09-18 2001-09-18 半導体装置及びその製造方法
US10/109,727 US6614112B2 (en) 2001-09-18 2002-04-01 Semiconductor device with shock absorbing bond pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001283712A JP3400440B2 (ja) 2001-09-18 2001-09-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003092306A JP2003092306A (ja) 2003-03-28
JP3400440B2 true JP3400440B2 (ja) 2003-04-28

Family

ID=19107162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001283712A Expired - Fee Related JP3400440B2 (ja) 2001-09-18 2001-09-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6614112B2 (ja)
JP (1) JP3400440B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105133A1 (en) * 2003-05-26 2004-12-02 Axalto Sa Wire bonding on in-line connection pads
JP2005032769A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
US7071554B2 (en) * 2004-05-27 2006-07-04 Intel Corporation Stress mitigation layer to reduce under bump stress concentration
US20080001288A1 (en) * 2004-11-25 2008-01-03 Yoshimichi Sogawa Semiconductor Device and Manufacturing Method Thereof, Semiconductor Package, and Electronic Apparatus
US8581403B2 (en) 2008-01-30 2013-11-12 Nec Corporation Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
CN114303045A (zh) * 2019-09-20 2022-04-08 Tdk电子股份有限公司 传感器设备和用于制造传感器设备的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5842193A (en) * 1995-07-28 1998-11-24 Sterling Software, Inc. Knowledge based planning and analysis (KbPA)™
US5998875A (en) * 1996-12-19 1999-12-07 Telefonaktiebolaget Lm Ericsson Flip-chip type connection with elastic contacts
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed

Also Published As

Publication number Publication date
US20030052412A1 (en) 2003-03-20
JP2003092306A (ja) 2003-03-28
US6614112B2 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
US7400002B2 (en) MOSFET package
US7256501B2 (en) Semiconductor device and manufacturing method of the same
US6777814B2 (en) Semiconductor device
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3787295B2 (ja) 半導体装置
US6635962B2 (en) Chip on chip semiconductor device
JP2002289768A (ja) 半導体装置およびその製法
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
US20070222085A1 (en) Semiconductor device and fabrication process thereof
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
JP3400440B2 (ja) 半導体装置及びその製造方法
JPH08330506A (ja) 回路基板構造
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP2005136375A (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
KR20070075317A (ko) 반도체 장치의 제조 방법
JPS58169942A (ja) 半導体装置
JP2000208675A (ja) 半導体装置およびその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH08316641A (ja) 一括接続法による多層配線基板
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JPH11274378A (ja) 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
CN115023804A (zh) 电子器件和电子器件的制造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH08340060A (ja) 半導体用パッケージおよび半導体実装モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees