JP3063691B2 - フレキシブルフィルム及びこれを有する半導体装置 - Google Patents

フレキシブルフィルム及びこれを有する半導体装置

Info

Publication number
JP3063691B2
JP3063691B2 JP9208716A JP20871697A JP3063691B2 JP 3063691 B2 JP3063691 B2 JP 3063691B2 JP 9208716 A JP9208716 A JP 9208716A JP 20871697 A JP20871697 A JP 20871697A JP 3063691 B2 JP3063691 B2 JP 3063691B2
Authority
JP
Japan
Prior art keywords
chip
opening
film
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9208716A
Other languages
English (en)
Other versions
JPH1074807A (ja
Inventor
慶一郎 方
修一 松田
英二 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9208716A priority Critical patent/JP3063691B2/ja
Publication of JPH1074807A publication Critical patent/JPH1074807A/ja
Application granted granted Critical
Publication of JP3063691B2 publication Critical patent/JP3063691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フィルムキャリヤ
半導体デバイス、特に高密度実装に適したフィルムキャ
リヤ及びこれを有する半導体デバイスとその製造方法並
びにそのデバイス実装方法に関するものである。
【0002】
【従来の技術】半導体パッケージは、小型軽量化,高速
化,高機能化という電子機器の要求に対応する為に、新
しい形態が次々に開発されている。チップの高集積化に
よる多ピン化と、装置の小型・薄型化の要求は厳しくな
り、その両立にはファインピッチ化が避けられない。よ
って、狭ピッチ化が可能なインナーリード接続とピッチ
を拡大できるエリアアレイ接続は必要不可欠な技術にな
ることは間違いないと思われる。
【0003】現在、チップとリードの電気的接続、いわ
ゆるインナーリード接続(ILB)には主にワイヤーボ
ンディング方式が用いられているが、多ピン化に伴い、
パッドピッチが狭くなり、接続が困難になってきた為、
TAB方式やフリップチップ方式が注目されている。T
AB接続方式では、絶縁フィルム上にエッチングして作
った金属箔のインナーリードをチップのパッド上に形成
されたバンプとボンディングする為、薄型・小型実装化
に対してもメリットがある。フリップチップ接続方式
は、チップの能動素子面に半田バンプを形成し、チップ
を裏返して基板に直接接続する方式なので、多ピン・狭
ピッチ化に対応でき、接続配線長が極めて短い為、高速
化や低ノイズ化にも有利である。
【0004】ところが、いずれの接続方式においても、
一般的に半導体ベアチップの電極パッドにバリヤメタル
やバンプを形成するプロセスが必要となる。例えば、ア
ルミニウム電極に対しバンプ材料として半田が適用され
る場合、まず電極面に接着層としてCrやTi、拡散防
止層としてCu,Ni,Pt,Rh,Pd等をスパッタ
や蒸着等の方法により形成しなければならない。また、
半田やAu等のバンプもボールバンプやメッキ等で形成
する工程が入る。一方、TAB接続方式では、インナー
リード側にバンプを形成してボンディングする方式(転
写バンプ方式やメサバンプ方式)も考案されている。し
かし、いずれにしても複雑な製造工程の導入は避けられ
ず、製造コストアップや歩留まり低下、狭パッチ化に対
する制約や信頼性の低下につながる。
【0005】上記課題を解決する方法として、特開昭5
3−56969号公報や特開平5−47847号公報、
特開平2−229445号公報に示されたバンプ付きフ
ィルムキャリヤテープが提案されている。特開昭53−
56969号公報では、図17に示すように、片面にリ
ード配線3が形成されたポリイミド等の絶縁性フィルム
4にフォトエッチングやプレス加工により貫通孔を設
け、その開口部にメッキ等により金属物質5を充填し、
その上にバンプ状金属突出物6を形成している。そし
て、チップ1の電極パッド2に金属物質6を接着してい
る。かかる構成により、チップやリードへのバンプ形成
工程が排除できる。さらに、特開平5−47847号公
報では、TAB接続方式の課題であった細密化に伴うリ
ード変形防止やリード自体の強度、パッドとの接続強度
の低下を改善できる構造が開示されている。一方、特開
平2−229445号公報では、図17と基本的には同
一構造ではあるが、チップとフィルムキャリヤテープと
の密着性も向上する手段が開示されている。すなわち、
図18に示すように、半導体チップ1の外部接続用電極
2の形成面に熱接着性樹脂層7を設け、一方、フィルム
キャリヤテープ側にはフィルム4に複数の開孔7を形成
しており、これらを接続している。かくすれば、接着性
樹脂層7がフィルム4の開孔7を埋め、その結果、密着
性が向上し、電気的接続も強固になると共に、チップの
表面保護も行える。上記の各方法によれば、フィルムキ
ャリヤテープ側にバンプを形成できるので、製造工程が
簡素化され、かつ多ピン化、薄型化するリードフィンガ
ーの強度をますことができる。
【0006】しかし、これらの提案では、基本的には従
来のTABテープの改良に関するものであり、チップの
電極パッド上のバンプをただ単にTABテープ側に移し
たものに過ぎず、他のTAB接続方式の課題は改善され
ていない。TABの実装方法を取り込んだフィルムキャ
リヤタイプのパッケージであるTCPでは、アウターリ
ードが狭ピッチである為に、一括リフローは困難で、基
板への実装には特別なボンダーが必須となる。更に、多
ピン化と高周波数化や低ノイズ化の要求を両立するに
は、少なくても2層の金属配線層を持ったテープの開発
が必要になる。
【0007】一方、アウターリードを設けることなく、
フィルムキャリヤを介してベアチップを基板に実装する
提案が特開平4−154136号公報で行われている。
すなわち、図19に示すように、絶縁フィルム4の一方
の表面に形成されたリード配線3の終端部分にバンプ電
極6が設けられ、このバンプ電極6にチップ1の電極パ
ッド2が接続されている。フィルム4はその他方の表面
にも電極パッド8を有しており、同パッド8はビアホー
ル9を介してリード配線3に接続されている。かかる構
成では、従来ワイヤボンディングやTAB接続方式で用
いていた汎用チップがそのまま流用できる。また、TA
B接続方式の利点であるチップ実装前の選別、BTも可
能である。さらに、フィルムキャリヤテープの実装基板
対応面側の接続パッドを中央部の領域を利用するように
接続パターンを形成することで展開できる。即ち、外部
接続ピッチを拡大できるエリアアレイ接続が可能とな
る。
【0008】また、フィルムキャリヤが接続されたチッ
プの周囲を樹脂封止することによって、パッケージ化さ
れた小型の半導体装置が特開平5−82586号公報で
提案されている。すなわち、図20に示したように、パ
ッケージの小型化や高速化に対応できるよう各々バンプ
電極6が形成された絶縁基板10とチップ1を接続して
いるが、チップのバンプ電極21とは異なる位置に絶縁
基板10のそれを自由に配置できるので、実装時の自由
度は高くなる。チップと絶縁基板のの接続は、加熱治具
を用い拡散接合で行っている。封止は、キャビティ内に
収容し、ゲートを介してモールド樹脂16を注入、冷却
することで行っている。
【0009】ところで、フリッピフロップ接続方式の他
の課題であるチップと基板の熱膨張が比較的整合してい
るセラリック等の高価な基板を使用する、もしくは樹脂
を封入することで補強する等の対策を施していたもの
が、フレキシブルなフィルムを介在させることだけで緩
和できることを特開昭62−293730号公報、特開
平2−229443号公報、特開平3−48435号公
報が示している。
【0010】
【発明が解決しようとする課題】このように、チップの
実装およびそのための電極形成、引出し構造について様
々な提案があるが、いずれにも以下のような問題があ
る。すなわちまづ、特開昭53−56969号公報や特
開平5−47847号公報、特開平2−229445号
公報では、先に記したように、アウターリード接続の問
題があるが、リードをフィルムキャリヤのチップ搭載部
側に引き回す例は一切記載されていない。特開昭53−
56969号公報ではリードが外側に延在しているの
で、このチップを含むパッケージサイズは小型化できな
い。さらに、特開平5−47847号公報では、導体バ
ンプがニケルメッキ上に金メッキすることで形成されて
おり、かつ、ギャングボンディングにより接合すると明
記されている。しかし、接合時にニッケルが硬い為に、
クラックが入り、信頼性の高い接続はできない。金メッ
キ厚も約4〜6μmなので、Au−Alの共晶合金を作
り易くしているが、コストアップを招くだけである。ま
た、ギャングによる一括接続方式では微細ピッチには対
応できない。接合はポリイミドフィルムを通じては出来
ず、正確に充填金属をツールで如く必要があるからだ。
前記のキャリヤフィルムとチップ間の封止がされていな
いことによる問題も同様である。更に、信号伝達用導体
パターンは、常にチップ接続面とは逆側に形成しなけれ
ばならない。
【0011】特開平2−229445号公報でも、上記
同様、リードが外側に延在している。また、フィルムキ
ャリヤ半導体素子のボンディング方法が明記されていな
い。特に、狭ピッチ化に伴い従来のTABリードとパッ
ドを接続するギャングボンディング方式では信頼性の高
い接合は得られない。また、唯一フィルムキャリヤとチ
ップ間に熱接着性樹脂層を設けて、表面保護や封止を行
えるように記載されているが、実施例のような方法では
バンプ状金属突出物の高さをかなり稼ぐか、樹脂層の厚
みを薄くしないと、そもそも接合せず、また初期的に接
合しても信頼性は保証できない。なぜならば、接合界面
の微小領域に必ず熱圧着性樹脂の残留物が認められ、確
実に接続信頼性を劣化させるからである。更に、樹脂が
流れ込むように金属物質が充填されていない貫通孔をフ
ィルムキャリヤの中央部に多数設けているが、特にその
必要性は認められない。
【0012】一方、特開平4−154136号公報で
は、熱圧着や超音波接合によるフィルムキャリヤ上への
ベアチップ実装が可能なように、いずれかにAuまたは
Alバンプを形成すると明記されている。これは前述し
たような問題を有する。また、フィルムキャリヤとして
ポリイミドやテフロン等の有機材料を使用する場合、仮
にベアチップとフィルムキャリヤとを電気的に接続でき
たとしても、インナーリード接続箇所以外は接着してい
ない為、フィルムキャリヤの変形が発生すると予想させ
る。特に微細な貫通孔を設けてビアを形成する際はフィ
ルムキャリヤの薄厚化が望まれるので、顕著に現れる。
これは、インナーリード接続を行う際に、フィルムキャ
リヤ全体が高温に曝され熱膨張し、その伸びた状態でイ
ンナーリード接続部は固定されるものの、有機材料は室
温に戻った際に再び縮む為に発生する現象である。特
に、実装基板側の接続パッドを内部に引き回す時に顕著
となる。即ち、半田バンプを形成する工程では、形成面
に平坦性が要求される為である。更に、インナーリード
接続部の封止が行われていない為、信頼性の低下が懸念
される。また、半導体チップの活性領域とフィルムキャ
リヤ上の引き回し配線層間に絶縁層が殆ど存在せず、回
路特性上干渉等の問題が懸念される。
【0013】特開平5−82586号公報では、チップ
へのバンプ形成を不可欠としており、接続方法もファイ
ンピッチ化に対応できない。また、チップと絶縁基板間
を本方法で樹脂封止するには、バンプ高さをかなり稼が
なければならず、均一に注入できず、空間ができてしま
う確率が高い。
【0014】よって、本発明の目的は、以上のような従
来の問題点を解決することにより、少なくとも半導体チ
ップ搭載部分に外部接続用パッドを設けたフィルムキャ
リヤ及びこれを有する半導体装置を提供することにあ
る。
【0015】
【課題を解決するための手段】本発明のフレキシブルフ
ィルムは、半導体チップに接着層を介して密着して設け
られるフレキシブルフィルムであって、半導体チップに
対向する面とは反対側に延在して設けられた配線層を有
し、半導体チップの電極と対向する位置に開口が設けら
れ、該開口は導電性物質で充填され、前記導電性物質と
前記半導体チップの電極とを接続するために外部から圧
力をかける部分が前記開口部に存在していることを特徴
とする。
【0016】また、本発明の半導体装置は、表面に接続
用パッドを有する半導体チップと、前記半導体チップに
接着層を介して密着して設けられたフレキシブルフィル
ムとを有する半導体装置であって、前記フレキシブルフ
ィルムは、半導体チップに対向する面とは反対側に延在
して設けられた配線層を有し、前記接続用パッドと対向
する位置に開口が設けられ、該開口は導電性物質で充填
され、前記導電性物質と前記接続用パッドとを接続する
ために外部から圧力をかける部分が前記開口部に存在し
ていることを特徴とする。
【0017】さらに、本発明の半導体装置は、周辺部分
に配置された複数の接続用パッドを有する半導体チップ
と、前記半導体チップと実質的に同じ大きさであって前
記半導体チップに接着層を介して密着して設けられたフ
レキシブルフィルムとを有する半導体装置であって、前
記フレキシブルフィルムは、半導体チップに対向する面
とは反対側に延在して設けられた配線層を有し、前記接
続用パッドと対向する位置に開口が設けられ、該開口は
導電性物質で充填され、前記導電性物質と前記接続用パ
ッドとを接続するために外部から圧力をかける部分が前
記開口部に存在していることを特徴とする。
【0018】また、本発明の半導体装置は、接続用パッ
ドが形成された半導体チップと、前記半導体チップの表
面に接着層を介して密着して設けられたフレキシブルフ
ィルムとを有する半導体装置であって、前記フレキシブ
ルフィルムは、半導体チップに対向する面とは反対側に
延在して設けられた配線層を有し、前記接続用パッドと
対向する位置に開口が設けられ、該開口は導電性物質で
充填され、前記導電性物質と前記接続用パッドとを接続
するために外部から圧力をかける部分が前記開口部に存
在し、前記配線層に接続された外部端子とを有すること
を特徴とする。
【0019】さらに、本発明の半導体装置は前記外部か
ら圧力を受ける部分と前記外部端子とを含む領域以外の
前記配線層には被覆が施されていることを特徴とする。
【0020】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
【0021】図1は本発明のフィルムキャリヤ半導体デ
バイスの第一の実施の形態を示しており、(a)はその
平面図、(b)は(a)図の線A−A′に沿った断面図
を示している。本実施例のフィルムキャリヤ半導体デバ
イスは、銅等の金属箔をエッチング等により所望の形状
に加工した配線層3と、この配線層3の一部に半導体チ
ップの電極と接続される領域を設け、かつかかる領域の
直下に相当するフィルム部分に開口部5が形成されてい
るポリイミド系樹脂等の有機絶縁フィルム4から成るフ
ィルムキャリヤを備えている。一方、半導体ベアキップ
1はその外周縁部に電極パッド2が配置され、各パッド
2はバンプやバリヤメタルが形成されていない状態で接
着層を挟んで電気的に接続された構成になっている。5
0はチップ1上のパッシベーション膜であり、チップ1
とフィルムキャリヤとは接着テープ7により接着されて
いる。更に、前記フィルムキャリヤの外部接続用パッド
として例えば半田で成るバンプ電極6が形成されてい
る。このバンプ電極6は、図1(a)に示したように、
フィルムキャリヤに半導体ベアチップを搭載する部分の
ほぼ全面を利用し、例えば同一ピッチでグリッド状に配
置されている。配線層3はフィルムキャリヤのチップ対
応面側に形成されており、その一端はビアホール9を通
じて外部接続用パッド6につながっている。インナーリ
ードとしての配線層3は、前述した開口部5により半導
体ベアチップ1の電極パッド2と高精度に位置合せする
ことが可能である。インナーリード接続後は、必要に応
じて液状樹脂等を前記開口部5に注入して封止すること
も可能である。
【0022】次に、本発明の第二の実施の形態について
図2を用いて説明する。図2において、(a)はその平
面図、(b)は(a)のA−A′線に沿った断面図を示
している。本実施例では、第一の実施例と異なり、フィ
ルムキャリヤに形成された配線層5は基板対応面側に位
置している。よって、チップ最外周縁部にリードが触れ
ることによるショート発生の心配は無くなる。また、チ
ップの活性領域と配線層間の絶縁距離を大きくとること
ができる為、電気特性上は有利になる。また、第一の実
施例では、ビアホール径に応じた外部接続用パッドしか
設けられず、限定されてしまうが、第二の実施例では配
線層がレジストもしくはポリイミド等の絶縁層10でカ
バーされ、エッチングにより外部接続用パッドを形成す
る為、任意のランド径を設定することが可能となる。フ
ィルムキャリヤのチップ対応面側には、電極パッドに対
応した位置にリードが形成されている。配線層とインナ
ーリードとの導通は、厚み方向に貫通孔を設け、側面メ
ッキを施すことによって行っている。
【0023】図3に本発明の第三の実施の形態を示す。
(a)は平面図であり、(b)は断面図である。第一の
実施例同様、フィルムキャリヤに形成された配線層3は
チップ対応面側に形成されているが、インナーリード接
続の為にフィルムキャリヤの厚み方向にスルーホール1
1を設け、該スルーホール12に金属物質12を充填す
ることでビアホール13を形成する。該ビアホール13
は半導体ベアチップ1の電極パッド2や前記配線層3と
高精度に位置合わせすることが可能で、ビアホール13
を通じてそれぞれインナーリード接続される。本接続方
式を採用することで、ファインピッチ化に応じてリード
の薄厚化が進んでいるが、強度が持たない、リード曲が
りが起こるという問題は発生しなくなると共に、接合部
の信頼性は向上する。充填金属を通じて効率的にエネル
ギーを伝達できる為、インナーリード接合条件を緩和す
ることができる。
【0024】図4に本発明の第四の実施の形態を示す。
(a)はその平面図であり、(b)は断面図である。第
三の実施例との相違点は、フィルムキャリヤに形成され
た導体パターン3が基板対応面側に位置する点である。
第一と第二の実施例の相違点と同じく、エッジタッチの
心配が無くなり、絶縁距離も大きくとれる。また、イン
ナーリード接続用のビアホール13の径とは無関係に外
部接続用パッドのランド径を設定できる。第三の実施例
では、インナーリード用の外部接続用と2種類のビアホ
ールを形成する必要がある。エッチィング工程において
各々で径を変えることは可能だが、メッキにより金属充
填する際、量の制御が難しくなる欠点がある。しかし、
外部接続用パッドをメッキにより盛り上げることにより
半田ボールバンプ方式などで半田バンプを形成する際、
シェア強度を上げる効果がある。また、図5に第五の実
施例として示すように、半導体ベアチップに対向して設
置したフィルムキャリヤのスルーホールに金属物質を充
填する際に、故意に絶縁フィルム面から突起するように
バンプを形成することにより、接合後の高さを稼ぎ、接
着層分の段差をカバーすることも可能となる。さらに、
フィルムキャリヤを製造するコストを比較すると、第四
の実施例の方がカバー層を追加する分高くなるデメリッ
トもある。
【0025】次に、本発明のフィルムキャリヤ型半導体
デバイスの製造方法について、図6を用いて説明する。
本方法は、図3に示したフィルムキャリヤ半導体デバイ
スに対応するものである。まず、図6(A)に示すよう
に、本実施の形態のフィルムキャリヤ半導体デバイスを
構成するのに必要な部材は、フィルムキャリヤ50と接
着フィルム7と半導体ベアチップ1である。
【0026】本実施の形態に用いたフィルムキャリヤ5
0を図7に示す。(a)は金属箔側、(b)は絶縁フィ
ルム側を示している。フィルムキャリヤは、例えば以下
のような製法で作製できる。ポリイミド系有機絶縁フィ
ルム4と銅等の金属箔からなる2層基材において、まず
フォトレジスト法により所望の形状で、かつ半導体ベア
チップの電極パッドと接続できるよう、高精度に位置合
わせされた導体パターン3を形成する。先に記したよう
に、導体パターンとしての配線層3の一端は外部接続用
パッドにつながっているが、他端は電気選別用パッド2
1につながれている。次に、有機絶縁フィルムにレーザ
ーやエッチング等によりスルーホールを設ける。その際
も、配線層との高精度な位置合わせが必要である。例え
ば、前記電極パッドが半導体ベアチップの外周縁部に1
00μmピッチ、単列配置で形成されている場合、配線
ピッチも100μmとなるが、スルーホールとの位置合
わせを考えると、出来るだけ導体幅を大きくとることが
望まれる。但し、フィルムキャリヤの半導体ベアチップ
を搭載する部分ほぼ全面に渡り同一ピッチでグリッド状
に配置されたパッド間に配線を引き回す際の最小導体幅
と異なる場合は注意が必要である。また、逆に導体幅を
広げすぎると、接合後にリードがつぶれ、ショートを起
こすことも考えられる。今、導体幅として70μmが可
能な場合、位置合わせ精度を考慮に入れ、貫通孔の径と
してはφ50μm程度が適当となる。なお、このような
微細な貫通孔を精度よく形成するためには、絶縁フィル
ムの厚みとしては出来るだけ薄い方が好ましい。また、
金属箔の厚みもエッチング精度が次第に厳しくなるに伴
い、同様に薄厚化の傾向にある。よって、トータル厚み
としては従来のTABテープよりもかなり薄くなるた
め、搬送によるテープ不良や歩留まり低下に注意が必要
となる。また、後述するように、加熱後のテープのしわ
や変形発生原因にもなる。
【0027】更に、前記スルーホールに電解メッキ等で
金属物質8を充填することによって、配線層と接続す
る。一方、反対側の開口部では充填金属8を盛り上げる
ことも可能で、アウターリード接続用ビアホールにおい
ては半田バンプを形成する際のランド径を稼ぎ、接合強
度を高める効果がある。なお、金属物質としては、金,
ニッケル,銅等が考えられるが、コストを考えると金は
好まれない。また、ニッケルはボンディング時にクラッ
クが入り易く信頼性の高い接続はできない。本発明で
は、充填金属として、主に銅を用いる。なお、表面はフ
ラッシュ金或いは錫メッキ処理を施す程度で、金の場合
耐食性を向上できる0.5μm前後の厚みで十分であ
る。最後に、ポリイミドをエッチングすることでスプロ
ケットホールや位置合わせ用ホールを完成させる。
【0028】一方、図8に、第4の実施の形態に用いた
フィルムキャリヤを示しており(a)は金属箔側、
(b)は絶縁フィルム側を示す。金属箔側にはレジスト
或いはカバーポリイミド10がコートされており、イン
ナーリード接続部、外部接続パッド部、電気選別用パッ
ド部は開口されている。図9に、第1の実施例に用いた
フィルムキャリヤの金属箔側(a),絶縁フィルム側
(b),を各々示す。本実施例では、フィルムキャリヤ
にインナーリード接続用の開口部5が設けられており、
かつ、配線層は半導体ベアチップの電極パッドに相対応
するように形成されてり、第1の実施例同様、その一端
はフィルムキャリヤのチップ対応面側に延伸され、ビア
ホールを介して外部接続用パッドにつながっており、他
端は電気選別用パッドにまで引き回されている。
【0029】一方、接着フィルム7に用いる樹脂として
は、熱硬化性、熱可塑性どちらでも差し支えない。キュ
アが不要で、耐熱性を考慮に入れると、熱可塑性ポリイ
ミドは有効である。熱可塑性ポリイミドは熱で溶融しな
いポリイミドと同様に芳香族系分子がイミド結合で結ば
れたポリマーである為、400℃以上の耐熱性を有して
いるが、分子間の相互作用を弱め、樹脂に熱流動性を持
たせている。流動性の発現するいわゆるガラス転移温度
は任意にコントロールでき、各化学メーカから種々のタ
イプのものが既に市販されている。本発明では、チップ
の耐熱性からは出来るだけ低温、低加圧力での接着が必
要だが、半田リフロー時には溶融しないタイプの熱可塑
性ポリイミドが望まれる。なお、ポリイミド以外でも耐
熱性の改善された高分子系接着フィルムや高速キュアが
可能な熱硬化性ポリイミドフィルムでも、半導体ベアチ
ップの表面パッシベーション膜やキャリヤフィルムテー
プの絶縁フィルム側、金属箔側と高い密着力を実現でき
る。
【0030】ところで、接着フィルムはチップサイズよ
り小さく切断する必要がある。なぜならば、チップの電
極パッドに接着フィルムが被覆した状態でインナーリー
ド接続を行った場合、接続部に有機物が付着し、確実に
接続信頼性を落とす為である。例えば、電極パッドが本
実施例のように外周縁部に配置されている場合、切断や
仮固定精度を考慮に入れ、余裕を持たせたサイズに予め
切断しておくことになる。また、接着フィルムは、その
厚み分だけチップの電極パッドとフィルムキャリヤ間の
段差につながる為、出来るだけ薄い方が好ましい。接着
フィルムのハドリング性も考慮に入れ、10〜30μm
程度が好ましい。
【0031】本実施の形態の半導体ベアチップ1では、
接続パッド2がチップ外周縁部に設置されているが、活
性領域に配置されている場合でも問題ない。パッドを形
成する金属は一般的にアルミニウム系合金である。ま
た、本実施例では形成されている表面パッシベーション
膜50としてはポリイミド、窒化ケイ素膜、酸化ケイ素
膜等が想定されるが、特にその有無については限定しな
い。
【0032】図6(B)に戻って、上記切断済み接着フ
ィルム7を半導体ベアチップ1上に位置精度よくセッテ
ィングする。更に、熱可塑性樹脂を用いる場合、接着フ
ィルムがメルトする温度にまでチップ側から加熱するこ
とで仮に固定できる。この時、ボイドがトラップされな
いように接着フィルムを設置、加熱する必要がある。
【0033】次に、図6(C)のように、TAB接続で
用いられるシングルポイントボンダーを流用し、フィル
ムキャリヤ50と接着フィルム6が仮固定されたチップ
を位置合わせ後にインナーリード接続する。従来、ギャ
ングボンド方式がよく用いられてきたが、チップ電極パ
ッドのファインピッチ化や効率的なエネルギーの伝達が
要求されてきた為、熱と超音波を併用することで低温化
を図れ、1パッド或いは数パッドづつ接続していくいわ
ゆるシングルポイント接続方式の採用が不可欠である。
接合はチップ1の電極2を構成するアルミニウムとフィ
ルムキャリヤで配線層3を構成する銅の合金化によって
強固なものとなる。典型的な条件は、チップ表面が30
0℃、荷重、時間を制御し、超音波を併用することもで
きる。また、ボンディングツールの材質やサイズについ
ても、インナーリード接続用ビアホール径及びばらつき
や充填金属の種類によって最適化する必要がある。
【0034】ところで、図10に示すように、接着フィ
ルム層7の厚み分、フィルムキャリヤは変形するが、有
機絶縁フィルム4特有の柔軟性と充填金属の延伸性によ
り問題はなく、強固な接続を得ることができる。一方、
インナーリード接続後室温に戻した際、加温時との熱膨
張率差によってフィルムキャリヤの半田バンプ搭載面に
しわが発生し、平坦性も失われている。ギャングボンデ
ィング接続方式では、更に高温が必要(例えば、500
℃程度)なので、その程度は激しくなる。
【0035】そこで、図6(D)に戻って、フィルムキ
ャリヤとチップ1を接着フィルム7を挟んで貼り合わせ
る為に、テープ側或いはチップ側から加熱、加圧を数秒
間行う。そのことによって、両者は接着すると共に、条
件によって接着フィルム成分の一部がインナーリード接
続部に回り込んで、チップ最外周縁部にまで広がる為
に、最終的に接着フィルムはチップ全体に行き渡ること
もある。また、テープ活性領域やインナーリード接続部
の封止、チップとの絶縁、α線対策等の効果も期待され
る。なお、典型的な条件は、インナーリード接続時の温
度と同等で、数kg/cm2 の荷重をかけるが、クラッ
ク等のチップやインナーリード接続部への悪影響は認め
られない。また、フィルムキャリヤの半田バンプ搭載面
は汚れ防止の為に平坦性のあるテフロンやセラミック板
等でカバーしながら加圧或いは加熱を行う必要がある。
【0036】ところで、図6(B)〜(D)について特
に順番等は規定しない。例えば、接着フィルム7はフィ
ルムキャリヤ側にセッティングしても構わず、位置精度
よく貼り上わせた後にインナーリード接続しても差し支
えない。また、予めウエハー状態で接着層をチップ表面
に形成しておいても構わない。
【0037】次に、図6(E)では、選別用パッド21
を利用して通常のテープキャリヤパッケージ(TCP)
と同様の方法で、電気選別・BTを実施する。フィルム
キャリヤの外形や寸法等、EIAJに準拠するよう設計
することで、ソケット、ボード等の選別治具は共有化す
ることができる。
【0038】図6(F)では、チップ裏面にレーザー捺
印で品名表示後、金型を用い外形切断する。切りしろを
考慮に入れ、片端100μm程度づつや大きめに切断す
るのが常であるが、ダイシングソーやレーザー等により
高精度な切断も可能である。
【0039】最後に、図6(G)ではフィルムキャリヤ
テープの基板対応面に同一ピッチでグリッド状に配置さ
れた外部接続用パッドに半田バンプ6を形成する。形成
方法の一例としては、特開昭49−52973号公報に
記されているように、半田から成るワイヤをワイヤボン
ディング法を使用してボールを形成し、ボールをパッド
上に接合後、ボールのみを残してワイヤを切断すること
によりバンプを得る方法がある。その他、種々の方法が
提案されているが、特に拘らない。なお、半田バンプは
予めフィルムキャリヤテープを作製する際や貼り合わ
せ,インナーリード接続後で選別前に形成しても差し支
えない。また、バンブ形成材料についても半田に拘る必
要はなく、低温接続が可能なインジウムでも問題ない。
【0040】以上のような工程を経て、本実施の形態の
フィルムキャリヤ半導体デバイスが完成する。
【0041】次に、本実施の形態のフィルムキャリヤ半
導体デバイスを基板に実装する方法について説明する。
図11は、実装状態の一例を示す断面図である。まず、
本実施例のフィルムキャリヤ半導体デバイスと実装基板
12は例えば高精度マウンターを用い仮付けされる。フ
ィルムキャリヤ半導体デバイスの例えば半田バンプ6と
実装基板のランド部15の位置を光学系により合わせ、
加熱しながら荷重をかけることで仮固定する。その後、
リフロー炉で本接合する。また、半田バンプ径やランド
径を大きくとれる場合には、位置合わせ用治具にセット
し、リフロー炉に投入しても半田のセルフアライメント
効果で十分位置合わせ可能である。なお、実装性を考え
ると、アウターリード接続用パッドピッチは0.5mm
程度が好ましい。また、実装基板のランド側にも半田を
形成しておけば、バンプ高さを稼ぐことができる。
【0042】本発明のフィルムキャリヤ型半導体装置
は、チップと実装基板の間にフレキシブルフィルムを介
在している形になるので、熱膨張差に基づき発生する応
力を緩和することができる。よって、通常のフリップチ
ップ接続方式では、100μm程度の高さが要求され、
かつ隙間を液状樹脂で封止することが不可欠で、更に、
基板も出来るだけチップの熱膨張係数に近いものが要求
されるが、本発明では、接続後50μm程度の高さがあ
ればよいことから、基板の反りを考慮に入れると、80
μm程度のバンプ径があれば十分である。また、熱膨張
差が大きいプリント基板上に、樹脂封止せずに実装した
場合でも、温度サイクル試験(−25℃/30分と12
5℃/30分を300サイクル)をパスすることができ
る。更に、フィルムキャリヤ並びに接着フィルムはフラ
ックスに対するカバーの役目も果たしており、従来フリ
ップチップ接続方式で不安視されていた不十分な洗浄に
よるフラックス成分の残査の問題も解消される。
【0043】次に、本発明のフィルムキャリヤ型半導体
デバイスの製造方法に関する第二の実施の形態を説明す
る。図12の(A)〜(D)は、その製造工程の一部を
示す図である。前述の第一の実施の形態との相違点は、
接着層の形成方法である。図12(A)に参照番号13
として示したように、外部接続パッドが形成されている
フィルムキャリヤの半導体ベアチップ搭載部の中央付近
に液状樹脂注入ホールが付加されている。かかるホール
13を有するフィルムキャリヤテープ50と半導体ベア
チップ1を準備する〔図12(A)〕。次に、本発明の
製造方法の第一の実施の形態と同様に、インナーリード
接続する〔図12(B)〕。次に、樹脂注入孔13から
封止用の液状樹脂14を流し込む〔図12(C)〕。樹
脂としては、適度な流動性を有し、かつ薄い塗膜を形成
できることが望ましい。エポキシ系、シリコン系、シリ
コンエポキシ系、テフロン系等が候補に挙げられるが、
キュア後もゴム状の性質を有するシリコン系やテフロン
系が適当である。更に、キャリヤテープのしわをなく
し、高平坦性が得られるように、軽く均した後に、キャ
アを行う〔図12(D)〕。製造方法の第一の実施の形
態に比べ、平坦性や均一な塗布量や領域の制御は劣るも
のの、樹脂を容易にチップ表面からはみ出させることが
可能となる。即ち、後述するように、信頼性、特に耐湿
性の要求レベルに応じて、チップ周辺部を再度液状樹脂
で封止することも考えられるが、本実施の形態では同時
に実施することも可能である利点がある。なお、以降の
工程は第一の実施の形態と同様である。図13に、本製
造方法で組み立てた半導体デバイスの平面図(a)並び
断面図(b)を示している。
【0044】さて、本発明の第五の実施の形態の概念を
示す断面図を図14に示す。第三の実施の形態との相違
点は半導体チップ周辺部を液状樹脂15で封止する工程
を追加した点で、耐湿性を向上させることができる。ま
た、図15ではチップ裏面は封止されていないが、高放
熱性を要求された場合、ヒートスプレッダ材料やヒート
シンクをダイレクトに付けれるようにした為で、必要が
ない場合は全体を封止しても構わない。製造方法上は、
図6において、工程(D)と(E)の間に追加され、そ
れに概念される。よって、ボイド,密着性,耐半田クラ
ック性と共に、低応力化が必要となる。また、一般的に
成形が容易な寸法として、チップの両端各々0.5mm
程度、厚み方向は0.1mm程度の余裕を持たせた方が
好まさいとしても、ほぼチップサイズのモールド品を作
製できることになる。また、チップとフィルムキャリヤ
テープ間の封止は既に行われているので、本工程で樹脂
を浸透させる必要があるのはチップ外周縁部だけであ
る。
【0045】次に、本発明の第七の実施の形態の概念を
示す断面図(a)、(b)及び基板対応面の平面図
(c)を図16に示す。(a)、(b)図は、(c)図
に示したA−A′部とB−B′部の断面を示している。
製法については、第四の実施の形態と同様である。相違
点は、フィルムキャリヤの半導体ベアチップ搭載部以外
にチップ周辺部にも外部接続用パッドの一部が形成され
ている点である。図17(c)に示すように、ベアチッ
プ搭載部だけは引き回しが行えない場合は、チップ周辺
部にもパッドが形成されている。例えば、実装し易さを
第一に考え、アウターリード接続用パッドを0.5mm
ピッチとし、グリッド状に配置する場合を考える。今、
半導体チップ搭載部でパッド形成可能な領域が7mm角
の場合、ピン数が226ピンを越えるとその範囲内でパ
ッドを形成することができなくなる。したがって、平坦
性を確保しつつ、チップサイズ以上のパッド形成可能な
領域を作製するには、図15のようなモールド成形が好
ましい。
【0046】
【発明の効果】以上説明したように、本発明のフィルム
キャリヤ半導体デバイスは、少なくとも半導体ベアチッ
プを搭載する部分に外部接続用パッドを設けたフィルム
キャリヤとチップをインナーリード接続することで、該
接続パッドの再配列が行え、かつパッケージサイズをチ
ップサイズと同等に抑えることが出来る。高密度な実装
伴い、工程(F)での切断寸法も変更される。本工程
は、従来のTCP組立工程内のポッティング封止方法を
条件だけ変更するだけで流用できる。チップ周辺部のみ
封止が必要なので、例えば描画方式を用いることがで
き、ディスペンサに取り付けられたノズルから、エアー
加圧により樹脂を吐出す。ディスペンス時のノズル径や
加圧力、スピード、樹脂粘度等を制御することで、流動
範囲を限定できる。その後、キュア炉で窒素中80〜1
00℃で1時間前後仮キュアした後に、150℃前後で
数時間ファイナルキュアを行うことで封止は完了する。
以上のような工程を経ることで、耐湿性の強化されたフ
ィルムキャリヤ型半導体装置を作製することができる。
なお、液状樹脂は通常のTABをフリップチップ用のも
のを流用できるが、特にフィルムキャリヤとの密着性や
片面だけしか封止しない分フィルムの反りが懸念される
ので、低熱応力化に着目する必要がある。
【0047】更に、本発明の第六の実施の形態について
説明する。図15に本発明の第六の実施の形態の概念を
示す断面図を示す。本実施の形態では、第三の実施の形
態で示したフィルムキャリヤ半導体デバイスを樹脂16
によりトランスファモールド成形する工程を、第五の実
施の形態同様、図6において工程(D)と(E)の間に
追加した。なお、工程(F)での切断寸法も成形寸法に
応じて変更される。工程(D)を完了後、モールド成形
装置の下金型にサンプルを設置し、上金型の下げて固定
する。樹脂タブレットを予備加熱後、金型内に投入す
る。プラジャを下げて、樹脂をポットからランナー、ゲ
ートを通じてキャビティに注入される。このゲート構造
設計が樹脂の流動性に大きな影響を与えるので、十分検
討する必要がある。樹脂が充填された状態で数分間保持
することでキュアを行う。成形が終わると、金型から取
り出す。その後、ファイナルキュアを170〜180℃
で数時間実施することで完了する。成形樹脂は通常のモ
ールド品と同様のものを流用できるが、図15に示すよ
うにキャリヤファイムに対し第五の実施の形態同様片面
しか成形されないので、ファイルの反りが拡大した接続
ピッチで行えるので、半田バンプ等を介することで、従
来通りリフロー方式を採用することができ、実装コスト
を大幅に低減できる。更に、チップと実装基板間にフィ
ルムキャリヤテープを挟むことになるので応力の緩和効
果もある。必要に応じて、フィルムキャリヤテープに電
気選別パッドを設ければ、チップの選別やバーンイン試
験を実装前に行うことも可能である。
【0048】一方、その製造工程でシングルポイント方
式のインナーリード接続方法を採用することにより、狭
ピッチ接続が可能となる。さらに、チップ上にバンプを
形成する工程を省くことができるので、低コスト化を図
れると共に接続信頼性が向上する。また、フィルムキャ
リヤテープと半導体チップ間に接着層を介在させること
で、テープの変形防止、平坦性の確保、インナーリード
接続部の封止、半導体チップの活性領域とフィルムキャ
リヤテープ引き回し配線層間の絶縁及び半導体チップの
α線エラー防止を実現できる。但し、チップとフィルム
キャリヤの導通をとる際に、接着層が妨害しないような
工夫を施している。また、高い信頼性が要求される場
合、チップ周囲をレジンコートすることもできるが、事
前にチップとフィルムキャリヤ間に接着層が既設されて
いるので、封止されていない領域は全く発生しない。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す半導体デバイ
スの断面図と平面図。
【図2】本発明の第2の実施の形態を示す半導体デバイ
スの断面図と平面図。
【図3】本発明の第3の実施の形態を示す半導体デバイ
スの断面図と平面図。
【図4】本発明の第4の実施の形態を示す半導体デバイ
スの断面図と平面図。
【図5】本発明の第5の実施の形態を示す半導体デバイ
スの断面図と平面図。
【図6】本発明の半導体デバイスを製造する方法を示す
図(第6実施例)。
【図7】第3の実施の形態のテープキャリア。
【図8】第2の実施の形態のテープキャリア。
【図9】第1の実施の形態のテープキャリア。
【図10】デバイス製造方法において、テープキャリア
の配線と半導体チップの電極とを接合する方法を示す
図。
【図11】本発明のデバイス構造を実装基板に実装した
状態を示した図。
【図12】本発明の半導体デバイスを製造する他の方法
を示す図(第7実施例)。
【図13】第7実施の形態で製造したデバイス構造の断
面図と平面図。
【図14】半導体デバイスの周辺のみを封止した実施の
形態7の断面図。
【図15】半導体デバイス全体を封止した実施の形態8
の断面図。
【図16】実施の形態9を示す断面図。
【図17】従来技術の断面図。
【図18】他の従来技術の断面図。
【図19】他の従来技術の断面図。
【図20】他の従来技術の断面図。
【符号の説明】
1 半導体チップ 2 電極 3 配線 4 テープキャリア 5 スルーホール 6 バンプ 7 接着テープ 8 導電充填物 9 配線層カバー 10 スプロケットホール 11 ボンディングツール 12 実装基板 13 接着樹脂注入口 14 接着樹脂 15 封止樹脂 16 モールド樹脂
フロントページの続き (56)参考文献 特開 平3−11646(JP,A) 特開 平5−243338(JP,A) 特開 平6−77284(JP,A) 特開 平4−233749(JP,A) 特開 昭53−53766(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップに接着層を介して密着して
    設けられるフレキシブルフィルムであって、半導体チッ
    プに対向する面とは反対側に延在して設けられた配線層
    を有し、半導体チップの電極と対向する位置に開口が設
    けられ、該開口は導電性物質で充填され、前記導電性物
    質と前記半導体チップの電極とを接続するために外部か
    ら圧力をかける部分が前記開口部に存在していることを
    特徴とするフレキシブルフィルム。
  2. 【請求項2】 表面に接続用パッドを有する半導体チッ
    プと、前記半導体チップに接着層を介して密着して設け
    られたフレキシブルフィルムとを有する半導体装置であ
    って、前記フレキシブルフィルムは、半導体チップに対
    向する面とは反対側に延在して設けられた配線層を有
    し、前記接続用パッドと対向する位置に開口が設けら
    れ、該開口は導電性物質で充填され、前記導電性物質と
    前記接続用パッドとを接続するために外部から圧力をか
    ける部分が前記開口部に存在していることを特徴とする
    半導体装置。
  3. 【請求項3】 周辺部分に配置された複数の接続用パッ
    ドを有する半導体チップと、前記半導体チップと実質的
    に同じ大きさであって前記半導体チップに接着層を介し
    て密着して設けられたフレキシブルフィルムとを有する
    半導体装置であって、前記フレキシブルフィルムは、半
    導体チップに対向する面とは反対側に延在して設けられ
    た配線層を有し、前記接続用パッドと対向する位置に開
    口が設けられ、該開口は導電性物質で充填され、前記導
    電性物質と前記接続用パッドとを接続するために外部か
    ら圧力をかける部分が前記開口部に存在していることを
    特徴とする半導体装置。
  4. 【請求項4】 接続用パッドが形成された半導体チップ
    と、前記半導体チップの表面に接着層を介して密着して
    設けられたフレキシブルフィルムとを有する半導体装置
    であって、前記フレキシブルフィルムは、半導体チップ
    に対向する面とは反対側に延在して設けられた配線層を
    有し、前記接続用パッドと対向する位置に開口が設けら
    れ、該開口は導電性物質で充填され、前記導電性物質と
    前記接続用パッドとを接続するために外部から圧力をか
    ける部分が前記開口部に存在し、前記配線層に接続され
    た外部端子とを有することを特徴とする半導体装置。
  5. 【請求項5】 前記外部から圧力を受ける部分と前記外
    部端子とを含む領域以外の前記配線層には被覆が施され
    ていることを特徴とする請求項4記載の半導体装置。
JP9208716A 1997-08-04 1997-08-04 フレキシブルフィルム及びこれを有する半導体装置 Expired - Fee Related JP3063691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9208716A JP3063691B2 (ja) 1997-08-04 1997-08-04 フレキシブルフィルム及びこれを有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9208716A JP3063691B2 (ja) 1997-08-04 1997-08-04 フレキシブルフィルム及びこれを有する半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP6110857A Division JP2833996B2 (ja) 1994-05-25 1994-05-25 フレキシブルフィルム及びこれを有する半導体装置

Publications (2)

Publication Number Publication Date
JPH1074807A JPH1074807A (ja) 1998-03-17
JP3063691B2 true JP3063691B2 (ja) 2000-07-12

Family

ID=16560910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9208716A Expired - Fee Related JP3063691B2 (ja) 1997-08-04 1997-08-04 フレキシブルフィルム及びこれを有する半導体装置

Country Status (1)

Country Link
JP (1) JP3063691B2 (ja)

Also Published As

Publication number Publication date
JPH1074807A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
TWI628750B (zh) 功率覆蓋結構及其製造方法
US6552426B2 (en) Semiconductor device and method of manufacturing same
TWI679736B (zh) 功率覆蓋結構及其製造方法
KR100563585B1 (ko) 전자 부품과 반도체 장치 및 이들의 제조 방법과 이들을실장한 회로 기판 및 이 회로 기판을 가지는 전자 기기
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP2546192B2 (ja) フィルムキャリア半導体装置
TWI485817B (zh) 微電子封裝及其散熱方法
US6635962B2 (en) Chip on chip semiconductor device
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
KR20010066939A (ko) 반도체 장치 및 그 제조 방법
WO1999036957A1 (fr) Boitier de semiconducteur
JPH11219984A (ja) 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH1064955A (ja) 半導体素子の実装構造
JP2003133508A (ja) 半導体装置
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP2586344B2 (ja) キャリアフィルム
JP3063691B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH10256259A (ja) マルチチップモジュールの製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
JP3417292B2 (ja) 半導体装置
JP3314574B2 (ja) 半導体装置の製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3382516B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000404

LAPS Cancellation because of no payment of annual fees