JP2022540338A - センサーデバイス及びセンサーデバイスの製造方法 - Google Patents

センサーデバイス及びセンサーデバイスの製造方法 Download PDF

Info

Publication number
JP2022540338A
JP2022540338A JP2021576832A JP2021576832A JP2022540338A JP 2022540338 A JP2022540338 A JP 2022540338A JP 2021576832 A JP2021576832 A JP 2021576832A JP 2021576832 A JP2021576832 A JP 2021576832A JP 2022540338 A JP2022540338 A JP 2022540338A
Authority
JP
Japan
Prior art keywords
layer
sensor device
sensor chip
sensor
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021576832A
Other languages
English (en)
Inventor
アルフレート ホフリヒター,
トーマス ファイヒティンガー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
TDK Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Electronics AG filed Critical TDK Electronics AG
Publication of JP2022540338A publication Critical patent/JP2022540338A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings

Abstract

センサーチップ(16)を有するセンサーデバイス(10)であって、前記センサーチップ(16)は、多数の印刷されたセラミック層(12)及び印刷されていないセラミック層(11)を有し、前記印刷されたセラミック層(12)には、少なくとも部分的に導電性材料(13)が印刷されており、前記センサーチップ(16)の電気抵抗は、前記導電性材料(13)のオーバーラップ領域(17)によって決定されている、センサーデバイス(10)が記載される。更に、センサーデバイス(10)は、減衰層(14)を有する。更に、センサーデバイス(10)の製造方法が記載される。【選択図】図4

Description

本発明は、センサーデバイス、特に温度の測定のためのセンサーデバイスに関する。本発明は、更に、センサーデバイスの製造方法に関する。
特にPIM(Power Integrated Module)のような高性能モジュールのための様々な用途に、チップ、特にセラミックチップが使用される。これらのチップは、とりわけ、温度測定のために使用される。
典型的には、対応するシステムは、終端層で焼結工程により基板上に塗布される、セラミックチップから成る。このセラミックチップは、その後、ボンディングワイヤによって表面上で接触されるが、終端層は、ボンディング材料及びボンディング技術に適合されていなければならない。
セラミックチップは、通常、焼結され研磨された基板から切り出され、部材の抵抗は、幾何学的形状を通じて調整される。特に厳しい抵抗公差に対して、この工程は、比較的労力を要するものである。なぜなら、幾何学的形状は、非常に大きな影響を有するからである。それにより、この工程は、粗悪品が発生しやすく、比較的複雑で高価である。更に、部材の幾何学的形状も均一ではない。なぜなら、どのセラミック基板からのチップも、僅かに異なる幾何学的形状を有する可能性があるからである。ソーイング工程によって、部材の損傷が生じる可能性もある。
ボンディング技術、及び、モジュール全体に対して選択された工程パラメータ(ボンディングワイヤ材料、ボンディングワイヤ太さ)に応じて、更に、非常に大きな力がセラミックチップに作用する可能性がある。それにより、チップの完全な破損につながり得る、例えばブレイクアウト(Ausbruch)のような損傷が生じる可能性がある。
機械的な損傷を軽減するために、これまでは、ボンディングパラメータを適合させるか(例えば、細いボンディングワイヤ)、セラミックチップをより厚く製作するか、又は、より堅牢なセラミック材料を使用するか、のいずれかのみが可能であった。
本発明の課題は、改良されたセンサーデバイス、及び、改良されたセンサーデバイスの製造方法を提示することである。
この課題は、独立請求項によるセンサーデバイス及び方法によって解決される。
1つの態様によれば、センサーデバイスが提示される。好ましくは、センサーデバイスは、温度の測定のために形成されている。センサーデバイスは、例えばPIMのような高性能モジュールに用いられる。
センサーデバイスは、少なくとも1つのセンサーチップを有する。センサーチップは、多数のセラミック層を有する。セラミック層は、好ましくは、NTC(Negative Temperature Coefficient)特性曲線を有する材料を含む。好ましくは、センサーチップは、NTC多層チップである。
センサーチップは、多数の印刷されていないセラミック層を有する。換言すれば、それぞれのセラミック層上には、更なる材料が塗布されていない。更に、センサーチップは、多数の印刷されたセラミック層を有する。印刷されたセラミック層及び印刷されていないセラミック層は、互いに重ね合わされてスタックを構成する。その場合、それぞれの印刷されていない層の上に、印刷された層が続くことができる。好ましくは、2つの印刷された層の間に、複数の印刷されていないセラミック層が配置されている。
印刷されたセラミック層には、少なくとも部分的に、例えばパラジウム、白金、銅、銀又は金のような導電性材料が印刷されている。その場合、印刷は、1つの又は複数のステップで行うことができる。導電性材料は、好ましくはスクリーン印刷によって、セラミック層の少なくとも1つの部分領域上に印刷されている。この方法によれば、それぞれの層の予め厳密に定められた領域が、正確に印刷され得る。
センサーデバイスは、導電性材料又は内部電極の電気的な接触のための少なくとも1つの終端層を有する。少なくとも1つの終端層は、例えばAu又はAgのような貴金属を含むことができる。
印刷されたセラミック層上の導電性材料は、センサーチップの内部電極として機能する。センサーチップの電気抵抗は、導電性材料のオーバーラップ領域によって、したがって内部電極のオーバーラップによって、又は、導電性材料の終端層までの距離によって、決定される。その場合、オーバーラップ領域は、異なる印刷されたセラミック層の導電性材料が積層方向において重なり合って配置されている領域を意味している。オーバーラップ領域(積層方向に対して垂直な領域の広がり)が大きいほど、抵抗は小さくなる。オーバーラップ領域が小さいほど、抵抗は大きくなる。導電性材料と終端層との間の距離が大きいほど、抵抗は大きくなる。
多層設計のチップ構造により、所定のチップ形状において、抵抗は、決定的にセンサーチップの内部構造を介して調整されている。その場合、多層技術での構築により、異なるチップの外部形状が常に同一に維持されることが保証される。
更に、正確な印刷によって抵抗を非常に良好に調整することができ、したがって、高い精度を工程技術的により容易に達成することができる。基板からチップを切り出す際に生じる高レベルの粗悪品がなくなる。接合技術(例えば、接着)による外部の影響は、最小限に抑えられる。これにより、安価で安定したセンサーデバイスが提供される。
一実施形態において、センサーデバイスは、導電性材料又は内部電極の電気的な接触のための少なくとも1つの終端層を有する。少なくとも1つの終端層は、例えばAu又はAgのような貴金属を含む。
センサーデバイスは、2つ以上の終端層を有することができる。例えば、センサーデバイスは、2つの終端層を有する。これらの終端層は、反対側に、センサーデバイスの異なる外面上に配置することができる。終端層は接着可能である。換言すれば、終端層は、ボンディングワイヤで接続されるように設計されている。
終端層は、少なくとも、センサーデバイス又はセンサーチップの上面に形成されている。その場合、センサーデバイスの上面は、そこを起点として、好ましくはボンディングワイヤによって、センサーデバイスが電気的に接触される面である。更に、センサーデバイス又はセンサーチップの下面に、もう1つの終端層を形成することもできる。その場合、少なくとも1つの終端層は、好ましくは、センサーデバイスの上面及び/又は下面上に、印刷又はスパッタリングされている。
終端層は、外部の影響からセンサーデバイスを保護する。更に、終端層は、センサーデバイス全体を確実に外部へ接触させるために用いられる。更に、終端層によって、内部電極の電気的な接触が保証される。
一実施形態において、センサーデバイスは少なくとも1つの減衰層を有する。減衰層は、好ましくは、センサーチップの外面の少なくとも1つの部分領域上に直接的に塗布されている。その場合、外面は、センサーチップの上面、下面及び側面を意味すると解釈される。
好ましくは、減衰層は、例えばスクリーン印刷によって、センサーチップの上面上に直接的に塗布されている。特に好ましくは、センサーチップの上面は、減衰層で完全に覆われている。
代替的に、センサーデバイスは、減衰層とセンサーチップとの間に配置された内側終端層を有することができる。その場合、減衰層は、内側終端層と上述した終端層との間に、挟まれて配置されることができる。内側終端層は、センサーチップの内部電極を形成する導電性材料の接触のために用いることができる。
代替的に又は付加的に、減衰層は、センサーチップの下面上に直接的に塗布することもできる。代替的に又は付加的に、減衰層は、センサーチップの側面上に直接的に塗布することもできる。この関連において、「直接的に」は、センサーチップと減衰層との間に、更なる材料又は更なる層が配置されていないことを意味すると解釈される。特に、減衰層は、センサーチップと終端層との間に配置されるように形成されている。
減衰層は、標準チップと比較して、センサーチップのより高い機械的耐性をもたらす。それにより、接着工程中に生じる機械的な力を吸収し、より良好に分散させることができ、センサーチップにおける損傷が少なくなる。したがって、堅牢で安価な部品が利用可能になる。
一実施形態において、減衰層は、終端層の材料よりも大きな弾性を有する材料を含む。したがって、接着工程中に生じる機械的な力を、確実に補償することができる。例えば、減衰層は、導電性ポリマー又は銀粒子が充填されたエポキシ樹脂を含む。
別の態様によれば、センサーデバイスの製造方法が記載される。好ましくは、当該方法によって、上述したセンサーデバイスが製造される。センサーデバイス又は方法に関して開示されている全ての特性は、それぞれの特性がそれぞれの態様の文脈において明示的に言及されない場合であっても、それぞれの他の態様に関して対応して開示されており、その逆も同様である。方法は、以下のステップを備えている:
A)セラミックフィルムを準備するステップ多数のセラミック製フィルムが利用可能であり、当該フィルムは、NTC特性曲線を有する材料を含む。
B)印刷されたセラミック層及び印刷されていないセラミック層を形成するために、セラミックフィルムの一部に導電性材料を印刷するステップ完成したデバイスにおいて、導電性材料は、センサーチップの内部電極として機能する。導電性材料は、好ましくは、印刷されたセラミック層を作り出すために、スクリーン印刷によってフィルムの部分領域上に印刷される。例えば、導電性材料は、パラジウム、白金、銅、金又は銀を含む。
セラミック製フィルムには、所定の幾何学的形状で、極めて正確に導電性材料が印刷される。正確な印刷によって、センサーチップの抵抗を決定することができる。特に、積層方向における導電性材料のオーバーラップ領域によって、チップの抵抗、したがってセンサーデバイスの抵抗が決定される。
C)スタックを形成するために、印刷されたセラミック層及び印刷されていないセラミック層を重ね合わせて配置するステップその場合、印刷されたセラミック製フィルムと印刷されていないセラミック製フィルムを、重ね合わせて配置することができる。好ましくは、2つの印刷されたフィルムの間に、複数の印刷されていないフィルムが配置される。その場合、積層方向で見ると、印刷されたフィルムの導電性材料は、オーバーラップ領域を形成する。
D)センサーチップを形成するために、スタックから所望の幾何学的形状を切り出す(カットする)ステップその場合、所定の幾何学的形状を有する多数のセンサーチップを、スタックから正確に切り出すことができる。
E)センサーチップを焼結するステップ特に、このステップは、終端層及び減衰層を塗布する前に行われる。
F)センサーチップの外面の少なくとも1つの部分領域上に、少なくとも1つの減衰層を形成するステップ好ましくは、減衰層は、例えばスクリーン印刷によって、上面(センサーチップの大面積)上に直接的に塗布される。代替的に又は付加的に、減衰層は、センサーチップの下面及び/又は側面上に、直接的に印刷することもできる。減衰層は、導電性ポリマー又は銀粒子が充填されたエポキシ樹脂を含むことができる。減衰層は、センサーチップの機械的安定性を高め、接着中に生じる力の影響を受けにくくする。
G)少なくとも1つの終端層を形成するために、センサーチップの外面の1つの部分領域上、及び/又は、減衰層上に、更なる導電性材料を塗布するステップこの更なる導電性材料は、好ましくは、例えば銀又は金のような貴金属を含む。更なる導電性材料は、印刷されるか又はスパッタされる。材料は、センサーチップの表面上に直接的に塗布されてもよいし、関連する表面に減衰層が存在する場合は、減衰層の表面上に直接的に塗布されてもよい。
終端層は、センサーデバイスの最外層を形成する。終端層は、センサーデバイスの電気的な接触のために、ボンディングワイヤと接続されるように形成されている。
ステップE)の後かつステップF)の前に、内側終端層(15c)をセンサーチップ(16)上に生成することができ、ステップF)において、減衰層(14)が、内側終端層上に直接的に生成される。
H)センサーデバイスを電気的に接触させるステップこのステップでは、終端層の表面上にボンディングワイヤを塗布することができる。代替的に、センサーデバイスは、焼結接合又は半田付け接合によって接触され得る。
当該方法によって製造されたセンサーデバイスは、堅牢性において際立っている。減衰層によって、接着中に生じる機械的な力は、吸収され、より良好に分散され得る。更に、このデバイスにおいては、センサーチップの内部構造を通じて、抵抗を正確に調整することができる。
以下に記述される図面は、縮尺どおりと解釈されてはならない。むしろ、より良好な図示のために、いくつかの寸法が拡大、縮小あるいは歪曲されて示されている可能性がある。
互いに類似した、あるいは、同一の機能を担う要素は、同一の参照符号を用いて示されている。
従来技術によるセンサーデバイスを示す。 一実施形態によるセンサーデバイスの部分態様を示す。 別の実施形態によるセンサーデバイスの部分態様を示す。 別の実施形態によるセンサーデバイスの部分態様を示す。 別の実施形態によるセンサーデバイスの部分態様を示す。 一実施形態によるセンサーデバイスを示す。 別の実施形態によるセンサーデバイスを示す。
図1は、従来技術によるセンサーデバイス1を示している。センサーデバイス1は、チップ2、特にセラミックチップ2を有する。例えば、チップ2はNTCチップであり、センサーデバイス1は温度測定のために用いられる。このセンサーデバイス1は、例えばPIMのような高性能モジュールに用いられる。
チップ2は、貴金属(例えばAg又はAu)から成る終端層3の助けを借りて、焼結工程(例えば、焼結銀4)によって、基板5の上に塗布されている。
チップ2は、その後、ボンディングワイヤ6によって表面上で接触されるが、終端層3は、ボンディング材料及びボンディング技術(ワイヤ厚さ等)に適合されていなければならない。終端層3は、大抵の場合、スパッタリング又はスクリーン印刷によって塗布される。
チップ2は、通常、焼結され研磨された基板から切り出される。チップ2又はセンサーデバイス1の抵抗は、チップ2の幾何学的形状を通じて調整される。特に厳しい抵抗公差に対して、この工程は、比較的労力を要するものである。なぜなら、幾何学的形状は、非常に大きな影響を有するからである。それにより、この工程は、粗悪品が発生しやすく、労力を要するものである。
個々のチップ2の幾何学的形状も均一ではない。なぜなら、どのセラミック基板からのチップ2も、僅かに異なる幾何学的形状を有する可能性があるからである。更に、切り出しの際、チップ2の損傷に至る可能性がある。
更に、ボンディング技術及びセンサーデバイス1のために選択された工程パラメータ次第で、非常に大きな力がチップ2に作用し、それにより、チップ2の損傷又は完全な破損にさえ至る可能性がある。
以下で説明するセンサーデバイス又はセンサーデバイスの部分態様では、決定的にチップの内部構造を介して抵抗を調整することができるよう、チップは多層工程及び内部電極を用いて構築される。これにより、外部の影響は、接合技術を通じて最小限に抑えられる。
更に、以下では、センサーチップの表面終端が提案され、これは、センサーチップ、したがってセンサーデバイス全体が、損傷を受けることなく、接着工程中の比較的大きな力に耐えることを可能にする。
図2は、一実施形態によるセンサーデバイス10の部分態様を示している。特に、図2は、センサーデバイス10のセンサーチップ16を示している。センサーチップ16は、多数のセラミック層11、12を有する。
センサーチップ16は、多層チップである。特に、センサーチップ16は、多層NTCチップである。換言すれば、セラミック層11、12は、NTC特性曲線を有する材料を含む。したがって、センサーチップ16又はセンサーデバイス10は、温度の測定のために形成されている。センサーデバイス10は、PIMのような高性能モジュールで使用されるように形成されている。
センサーチップ16は、多数の印刷されていないセラミック層11を有する。センサーチップ16は、更に、多数の印刷されたセラミック層12を有する。それぞれの印刷されたセラミック層12には、例えばAg又はAu又はCuのような導電性材料13が印刷されている。
それぞれの印刷されたセラミック層12には、部分的にのみ、導電性材料13が印刷されている。その場合、導電性材料13は、それぞれの印刷されたセラミック層12の周縁領域まで達している。導電性材料13は、センサーチップ16の内部電極19を形成している(これについては、図3a~3cも参照)。
印刷された層12と印刷されていない層11は、例えば、交互に配置することができる。好ましくは、印刷されたセラミック層12の上に、複数の印刷されていないセラミック層11が続く。
セラミック層12には、印刷されたセラミック層12の内部電極19又は導電性材料13が少なくとも部分的にオーバーラップするように、導電性材料13が印刷され、次いで積層されている。換言すれば、材料13は、積層方向においてオーバーラップ領域17を形成している。オーバーラップ領域17によって、特にオーバーラップ領域17の大きさ(積層方向に対して垂直なオーバーラップ領域17の広がり)によって、センサーチップ16の抵抗が決定される。オーバーラップ領域17が大きいほど、すなわち、積層方向に対して垂直なオーバーラップ領域17の広がりが大きいほど、抵抗は小さくなる。オーバーラップ領域17が小さいほど、抵抗は大きくなる。
センサーチップ16は外面16aを有する。外面16aは、センサーデバイス10においてセンサーチップ16の上面20又は下面21を形成する、2つの対向する大面積の側面によって形成される。外面16aは、更に、センサーチップ16の側面22によって形成される。
内部電極19の電気的な接触のために、終端層15が設けられている(明確には示されていない、図4参照)。それぞれの終端層15は、例えばAu又はAgのような貴金属を含む。
特に、好ましくは、1つの終端層15が上面20に、1つの終端層15が下面21に、それぞれ形成されている。これに代えて、例えば上面20にのみ終端層15を形成することもできる。したがって、既知の多層チップとは対照的に、内部電極19(導電性材料13)は、「大面積」(センサーチップ16の上面20及び/又は下面21)を介して接触されている。
その場合、終端層15は、センサーチップ16の外面16aと直接的に接触している必要はない。好ましくは、センサーチップ16と終端層15との間に、別の層、特に減衰層14が形成されているが、これについては図4に関連して詳細に説明される。
センサーチップ16を多層技術で構築することにより、セラミック基板からの切り出しが省略されるので、異なるセンサーチップ16の外部形状が常に同じであることが保証され得る。更に、セラミック層12を正確に印刷することによって、抵抗を非常に良好に調整することができる。したがって、高い精度を、工程技術的により容易に達成することができる。
図3a~3cから見て取れるように、多層技術のための全ての既知の設計の変形例は、センサーチップ16のためのこの設計に転用することができる。
その場合、図3aは、いわゆるギャップデザインの、内部電極19を有するセンサーチップ16を示している。センサーチップ16の上面20上には、第1の終端層15aが配置されている。センサーチップ16の下面21上には、第2の終端層15bが配置されている。
この場合、それぞれの印刷されたセラミック層12の所定の部分領域(ここでは、例えば、センサーチップ16の下面21に隣接する部分領域)には、内部電極が全くない。セラミック層12のこの部分領域には、第2の終端層15bが隣接している。印刷された層12の別の所定の部分領域(この実施例では、上面20に隣接する部分領域)上には、内部電極19が形成されている。内部電極19は、第1の終端層15aを介して電気的に接触されている。全ての内部電極19は、同じ極性を有する。センサーチップのアクティブボリュームは、下面21に面する内部電極19の端部と、第2の終端層15bと、の間に形成される。その場合、内部電極19/導電性材料13の積層方向に対して垂直な広がりが、アクティブボリュームの大きさを決定する。異なる極性の内部電極19のオーバーラップ領域17は、この実施例では設けられていない。
図3bは、図2に関連して既に示したように、オーバーラップデザインの、内部電極19(導電性材料13)を有するセンサーチップ16を示している。この場合、セラミック層12の様々な部分領域に導電性材料13が印刷され、スタック状に配置されている。したがって、第1のセラミック層12は、それぞれのセラミック層12の中央領域からセンサーチップ16の上面20まで突出する、印刷された部分領域を有する。第2のセラミック層12は、関連するセラミック層12の中央領域からセンサーチップ16の下面21まで突出する、印刷された部分領域を有する。印刷された領域又は内部電極19は、積層方向においてオーバーラップしている(オーバーラップ領域17)。
この実施例では、センサーデバイス10は、好ましくは少なくとも2つの終端層15を有する。これらの終端層15は、センサーデバイス10又はセンサーチップ16の上面及び下面に形成されている。
図3cは、内部電極19が直列に接続されたセンサーチップ16を示している。この場合、第1のセラミック層12は、2つの印刷された部分領域を有する。これらの部分領域のうちの1つは、それぞれのセラミック層12の中央領域から、センサーチップ16の上面20まで突出している。別の部分領域は、関連するセラミック層12の中央領域から、センサーチップ16の下面21まで突出している。その場合、中央領域から上面20まで達する部分領域は、第1の内部電極19aを形成している。中央領域から下面まで達する部分領域は、第2の内部電極19bを形成している。それぞれ1つの第1及び第2の内部電極19a、19bが1つの平面内に配置され、互いに接触していない。
それとは逆に、第2のセラミック層は、ただ1つの印刷された部分領域(ここでは中央領域)を有する。第2のセラミック層上には、中央領域にのみ配置された印刷により、浮遊電極19c(英語:「floating electrode」)が形成され、当該浮遊電極19cは、終端層とは電気的に接触されていない。
センサーチップ16は、2つの終端層15a、15bを有する。第1の終端層15aは、上面20上に配置され、上面20まで達する第1の内部電極19aと接続されている。第2の終端層15bは、下面21上に配置され、下面21まで達する第2の内部電極19bと接続されている。
それにより、内部電極19の2つのオーバーラップ領域17が生じる。特に、この場合、センサーチップ16のうち上面20により近い領域に形成された、第1のオーバーラップ領域17aが存在する。第1のオーバーラップ領域は、第1の内部電極19aと浮遊電極19cのオーバーラップによって形成される。第2のオーバーラップ領域17bは、センサーチップのうち下面21のより近くにある。第2のオーバーラップ領域は、第2の内部電極19bと浮遊電極19cのオーバーラップによって形成される。オーバーラップ領域17a、17bは、合わさって総オーバーラップ領域17となる。
図4は、一実施形態によるセンサーデバイス10を示している。
センサーデバイス10は、図2及び3a~3cに関連して説明したセンサーチップ16を有する。センサーチップ16は、多層技術のNTCチップである。センサーチップ16の抵抗は、上述したように、内部電極19のオーバーラップ領域17の大きさによって記述される。
センサーチップ16は、上面20、下面21及び側面22によって形成される外面16aを有する(これに関しては、図2も参照)。
センサーチップ16は、更に、減衰層14を有する。減衰層14は、センサーチップ16と、直接機械的に接触している。減衰層14は、好ましくはスクリーン印刷によって、センサーチップ16上に塗布されている。
減衰層14は、標準チップと比較して、センサーチップ16のより高い機械的耐性を保証するように、形成され、配置されている。それにより、接着工程中に生じる機械的な力を吸収し、より良好に分散させることができる。その結果、センサーチップ16においては、標準チップと比較して、損傷が少なくなる。
減衰層14は、好ましくは、導電性ポリマーを含む。例えば、減衰層14は、ポリ-3,4-エチレンジオキシチオフェン(PEDOT又はPEDT)を含むことができる。減衰層14は、更に、ポリスチレンスルホン酸(PSS)を含むことができる。これに代えて、減衰層14は、導電性ポリマーとして、例えばポリパラフェニレン(PPP)を含むこともできる。
代替的な実施例では、減衰層14は、Ag粒子が充填されたエポキシ樹脂を含むこともできる。
この実施例では、減衰層14は、センサーチップ16の上面20上に直接的に形成されている。代替的に又は付加的に、減衰層14は、センサーチップ16の下面21に直接的に形成することもできる。
センサーデバイス10は、更に、少なくとも1つの終端層15を有する。好ましくは、センサーデバイス10は、2つの終端層15を有する。これらは、好ましくは、センサーデバイス10の反対側の外面に形成されている(明確には示されていない)。
減衰層14は、センサーチップ16と終端層15との間に配置されている。換言すれば、終端層15は、例えばスパッタリング又はスクリーン印刷によって、減衰層14上に塗布されている。終端層15は、導電性材料、好ましくは貴金属を含む。終端層15は、例えば、Au又はAgを含む。終端層15は、内部電極19の電気的な接触のために用いられる。
好ましくは、減衰層14は、終端層15よりも大きな厚さ(この場合、積層方向に対して垂直な広がり)を有する。更に、減衰層14の材料は、終端層15の材料よりも大きな弾性を有する。このようにして、センサーチップ16は、標準チップの場合よりも、接着工程中のより大きな機械的負荷を補償することができる。
電気的な接触のために、センサーデバイスは、更に、ボンディングワイヤ18を有する。ボンディングワイヤ18は、終端層15の表面と直接的に接続されている。
図5は、センサーデバイス10の更なる実施例を、概略図で示している。センサーデバイス10は2つの減衰層14を有し、それらの間にはセンサーチップ16が配置されている。その場合、センサーチップ16は、図3a~3cに関連して説明した実施形態のうちの1つに従って形成することができる。
減衰層14の各々は、センサーチップ16に面し、これに直接的に隣接する内側終端層15cと、センサーデバイス10の上面又は下面を形成する外側終端層15と、によって挟まれて配置されている。内側終端層15cは、内部電極19の電気的な接触のために用いられる。外部終端層15は、例えばボンディングワイヤによって、焼結層によって又は半田付け層によって、センサーデバイス10を電気的に接触させるために用いられる。減衰層14は、センサーデバイス10の機械的安定性を高める。
以下では、センサーデバイス10の製造方法が説明される。好ましくは、当該方法によって、上述した実施例のうちの1つによるセンサーデバイス10が製造される。したがって、センサーデバイス10との関連で説明された全ての特徴は、当該方法にも適用することができ、その逆も同様である。
第1のステップA)では、多数のセラミックフィルムが準備される。セラミックフィルムは、NTC特性曲線を有する材料を含む。セラミックフィルムは、印刷されたセラミック層12及び印刷されていないセラミック層11を製造するためのベースとして用いられる。
更なる工程B)において、印刷されたセラミック層12を形成するために、セラミックフィルムの一部に導電性材料13が印刷される。印刷されたセラミック層12のうち導電性材料13が印刷された部分領域は、完成したセンサーデバイス10において、センサーチップ16の内部電極19を形成する。内部電極19間のオーバーラップ領域17は、完成したセンサーチップ16の抵抗を決定する。
更なるステップC)において、印刷されたセラミックフィルム及び印刷されていないセラミックフィルムは、重ね合わせて配置され、スタックとなる。その場合、印刷されたセラミックフィルムの上に、少なくとも1つの、好ましくは複数の、印刷されていないセラミックフィルムが続く(これに関しては、図2も参照)。
更なるステップD)において、センサーチップ16を形成するために、スタックからの所望の又は所定の幾何学的形状の切り出し(カット)が行われる。その場合、同じ所定の幾何学的形状を有する多数のセンサーチップ16を切り出すことができる。キャリア材料からチップを切り出すことによる幾何学的形状の誤差はない。
更なるステップE)において、切り出されたスタック/センサーチップ16が焼結される。
続いて、ステップF)において、少なくとも1つの減衰層が、好ましくはスクリーン印刷によって、センサーチップ16の外面16aの少なくとも1つの部分領域上に塗布される。例えば、減衰層14は、センサーチップ16の上面20上に直接的に印刷される。好ましくは、減衰層14は、導電性ポリマー又は銀粒子が充填されたエポキシ樹脂を含む。
次のステップG)において、少なくとも1つの終端層15を形成するために、更なる導電性材料、好ましくは貴金属が準備される。終端層15は、内部電極19の電気的な接触のために用いられる。
終端層15の材料は、例えばスパッタリング又はスクリーン印刷によって、例えば減衰層14及び/又は外面16aの部分領域(好ましくは、センサーチップ16の上面20及び下面21を形成する大面積の側面)上に塗布される。
好ましくは、終端層15は、減衰層14上に直接的に塗布され、それにより、センサーデバイス10の上端を形成する。更に、好ましくは、終端層15は、センサーチップ16の下面21上に直接的に形成される(そこに更なる減衰層14が形成されない限り、この場合、更なる終端層15が減衰層14上に配置される)。
最後のステップH)において、センサーデバイス10が電気的に接触される。これは、終端層15の表面上にボンディングワイヤ18を塗布することによって行われる。終端層15とセンサーチップ16との間に形成された減衰層14により、その際に生じる機械的な負荷を大幅に補償し、それによりセンサーチップ16の損傷を回避することができる。
ここで提示された主題の記載は、個々の特定の実施形態に限定されない。むしろ、個々の実施形態の特徴は、技術的に意味のある限り、任意に互いに組み合わせられ得る。
1 センサーデバイス
2 センサーチップ
3 終端層
4 焼結銀
5 基板
6 ボンディングワイヤ
10 センサーデバイス
11 印刷されていないセラミック層
12 印刷されたセラミック層
13 導電性材料
14 減衰層
15 終端層
15a 第1の終端層
15b 第2の終端層
15c 内側終端層
16 センサーチップ
16a 外面
17 オーバーラップ領域
17a 第1のオーバーラップ領域
17b 第2のオーバーラップ領域
18 ボンディングワイヤ
19 内部電極
19a 第1の内部電極
19b 第2の内部電極
19c 浮遊電極
20 センサーチップの上面
21 センサーチップの下面
22 センサーチップの側面

Claims (16)

  1. センサーチップ(16)を有するセンサーデバイス(10)であって、前記センサーチップ(16)は、多数の印刷されたセラミック層(12)及び印刷されていないセラミック層(11)を有し、
    前記センサーデバイス(10)は、導電性材料(13)の電気的な接触のために、少なくとも1つの終端層(15、15a、15b)を有し、前記終端層(15、15a、15b)は、少なくとも前記センサーチップ(16)の上面(20)及び/又は下面(21)に形成されており、
    前記印刷されたセラミック層(12)には、少なくとも部分的に前記導電性材料(13)が印刷されており、前記センサーチップ(16)の電気抵抗は、前記導電性材料(13)のオーバーラップ領域(17)によって、又は、前記導電性材料(13)の前記終端層(15、15a、15b)までの距離によって、決定されており、
    前記センサーデバイス(10)は、少なくとも1つの減衰層(14)を有し、前記減衰層(14)は、前記センサーチップ(16)の外面(16a)の少なくとも1つの部分領域上に直接的に塗布されており、前記減衰層(14)は、前記終端層(15)の材料より大きな弾性を有する材料を含む、センサーデバイス(10)。
  2. 前記少なくとも1つの終端層(15)は貴金属を含む、請求項1に記載のセンサーデバイス(10)。
  3. 前記少なくとも1つの終端層(15)は印刷されているか又はスパッタされている、請求項1又は2に記載のセンサーデバイス(10)。
  4. 前記少なくとも1つの減衰層(14)は、前記センサーチップ(16)と前記終端層(15)との間に形成されている、請求項1~3のいずれか1項に記載のセンサーデバイス(10)。
  5. 前記センサーデバイス(10)は、前記少なくとも1つの減衰層(14)と前記センサーチップ(16)との間に配置された内側終端層(15c)を有する、請求項1~4のいずれか1項に記載のセンサーデバイス(10)。
  6. 前記減衰層(14)は、導電性ポリマー又は銀粒子が充填されたエポキシ樹脂を含む、請求項1~5のいずれか1項に記載のセンサーデバイス(10)。
  7. 前記減衰層(14)は、スクリーン印刷によって、前記センサーチップ(16)の前記外面(16a)の少なくとも1つの部分領域上に塗布されている、請求項1~6のいずれか1項に記載のセンサーデバイス(10)。
  8. 前記センサーデバイス(10)は、温度測定のために形成されている、請求項1~7のいずれか1項に記載のセンサーデバイス(10)。
  9. 前記センサーチップ(16)は、NTC多層チップである、請求項1~8のいずれか1項に記載のセンサーデバイス(10)。
  10. 以下のステップを含む、センサーデバイス(10)の製造方法。
    A)セラミックフィルムを準備するステップ
    B)印刷されたセラミック層(12)及び印刷されていないセラミック層(11)を形成するために、前記セラミックフィルムの一部に導電性材料(13)を印刷するステップ
    C)スタックを形成するために、前記印刷されたセラミック層及び前記印刷されていないセラミック層を重ね合わせて配置するステップ
    D)センサーチップ(16)を形成するために、前記スタックから所望の幾何学的形状を切り出すステップ
    E)前記センサーチップ(16)を焼結するステップ
    F)前記センサーチップ(16)の外面(16a)の少なくとも1つの部分領域上に、少なくとも1つの減衰層(14)を形成するステップ
    G)少なくとも1つの終端層(15)を形成するために、前記センサーチップ(16)の前記外面(16a)の1つの部分領域上、及び/又は、前記減衰層(14)上に、更なる導電性材料を塗布するステップ
  11. 前記減衰層(14)は、導電性ポリマー又は銀粒子が充填されたエポキシ樹脂を含む、請求項10に記載の方法。
  12. 前記減衰層(14)は、スクリーン印刷によって、前記センサーチップ(16)の前記外面(16a)の少なくとも1つの部分領域上に塗布される、請求項10又は11に記載の方法。
  13. 前記セラミックフィルムは、NTC特性曲線を有する材料を含む、請求項10~12のいずれか1項に記載の方法。
  14. ステップE)の後かつステップF)の前に、内側終端層(15c)が前記センサーチップ(16)上に生成され、ステップF)において、前記減衰層(14)が、前記内側終端層(15c)上に直接的に生成される、請求項10~13のいずれか1項に記載の方法。
  15. 更に以下のステップを含む、請求項10~14のいずれか1項に記載の方法。
    H)前記センサーデバイス(10)を、前記終端層(15)の表面上へのボンディングワイヤ(18)の塗布によって、又は、焼結接合によって、又は、半田付け接合によって、電気的に接触させるステップ
  16. 前記減衰層(14)は、前記終端層(15)の材料よりも大きな弾性を有する材料を含む、請求項10~15のいずれか1項に記載の方法。
JP2021576832A 2019-09-20 2020-08-14 センサーデバイス及びセンサーデバイスの製造方法 Pending JP2022540338A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019125340 2019-09-20
DE102019125340.3 2019-09-20
PCT/EP2020/072850 WO2021052690A1 (de) 2019-09-20 2020-08-14 Sensorvorrichtung und verfahren zur herstellung einer sensorvorrichtung

Publications (1)

Publication Number Publication Date
JP2022540338A true JP2022540338A (ja) 2022-09-15

Family

ID=72088123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021576832A Pending JP2022540338A (ja) 2019-09-20 2020-08-14 センサーデバイス及びセンサーデバイスの製造方法

Country Status (5)

Country Link
US (1) US11756712B2 (ja)
EP (1) EP4032107A1 (ja)
JP (1) JP2022540338A (ja)
CN (1) CN114303045A (ja)
WO (1) WO2021052690A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116708A (ja) * 1996-10-14 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2000243662A (ja) * 1999-02-19 2000-09-08 Tdk Corp 電子デバイスおよびその製造方法
JP2003092306A (ja) * 2001-09-18 2003-03-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP2017126715A (ja) * 2016-01-15 2017-07-20 株式会社村田製作所 電子部品、実装電子部品および電子部品の実装方法
JP2019087581A (ja) * 2017-11-02 2019-06-06 株式会社村田製作所 サーミスタ素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393524B2 (ja) 1997-03-04 2003-04-07 株式会社村田製作所 Ntcサーミスタ素子
US7075405B2 (en) 2002-12-17 2006-07-11 Tdk Corporation Multilayer chip varistor and method of manufacturing the same
US7812705B1 (en) * 2003-12-17 2010-10-12 Adsem, Inc. High temperature thermistor probe
DE102004005664B4 (de) 2004-02-05 2018-12-06 Epcos Ag Elektrisches Bauelement und Verfahren zu dessen Herstellung
CN102290174A (zh) 2005-02-08 2011-12-21 株式会社村田制作所 表面安装型负特性热敏电阻
JP4744609B2 (ja) * 2006-03-10 2011-08-10 ジョインセット カンパニー リミテッド セラミック部品要素、セラミック部品及びその製造方法
KR100821274B1 (ko) * 2006-07-19 2008-04-10 조인셋 주식회사 칩 세라믹 전자부품
TWI615367B (zh) 2012-10-12 2018-02-21 康寧公司 具有保留強度之物品
DE102012110556B4 (de) 2012-11-05 2014-07-03 Epcos Ag Vielschichtbauelement und Verfahren zu dessen Herstellung
JP6119854B2 (ja) 2013-06-13 2017-04-26 株式会社村田製作所 サーミスタおよびその製造方法
JP6241973B1 (ja) 2017-02-28 2017-12-06 株式会社奥本研究所 発光デバイスおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10116708A (ja) * 1996-10-14 1998-05-06 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP2000243662A (ja) * 1999-02-19 2000-09-08 Tdk Corp 電子デバイスおよびその製造方法
JP2003092306A (ja) * 2001-09-18 2003-03-28 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP2017126715A (ja) * 2016-01-15 2017-07-20 株式会社村田製作所 電子部品、実装電子部品および電子部品の実装方法
JP2019087581A (ja) * 2017-11-02 2019-06-06 株式会社村田製作所 サーミスタ素子

Also Published As

Publication number Publication date
CN114303045A (zh) 2022-04-08
EP4032107A1 (de) 2022-07-27
US20220246335A1 (en) 2022-08-04
US11756712B2 (en) 2023-09-12
WO2021052690A1 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
CN101752084B (zh) 电子部件以及电子部件内置基板
US6753218B2 (en) Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
EP2187411B1 (en) Ceramic electronic component terminals
JP4905498B2 (ja) 積層型セラミック電子部品
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6703683B2 (en) Chip resistor and method for manufacturing the same
KR101831593B1 (ko) 세라믹 전자부품의 제조 방법 및 세라믹 전자부품
JP5225598B2 (ja) 電子部品およびその製造法
JP2010021386A (ja) セラミック部品の製造方法
JP2000340448A (ja) 積層セラミックコンデンサ
JP2022540338A (ja) センサーデバイス及びセンサーデバイスの製造方法
KR101709285B1 (ko) 전자부품의 제조방법
EP3680211A1 (en) Sensor unit and method of interconnecting a substrate and a carrier
JP5347350B2 (ja) 積層型電子部品の製造方法
JP2000106320A (ja) 積層セラミックコンデンサ
JP2946261B2 (ja) 積層電子部品の製造方法
JP7011563B2 (ja) 回路基板および電子部品
JP4623987B2 (ja) コンデンサ及びその実装構造
JP4576900B2 (ja) 積層セラミック電子部品の製造方法
JP2001044068A (ja) 小型な表面実装用部品及びその製造方法
US20080311360A1 (en) Thick film circuit component and method for manufacturing the same
JP2023126865A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP4032745B2 (ja) セラミック電子部品の実装構造
JPH03151655A (ja) 集積回路用パッケージの絶縁基板の製造方法
JP2002164240A (ja) 積層チップ部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20231003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231023

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231110