JP2019087581A - サーミスタ素子 - Google Patents

サーミスタ素子 Download PDF

Info

Publication number
JP2019087581A
JP2019087581A JP2017213110A JP2017213110A JP2019087581A JP 2019087581 A JP2019087581 A JP 2019087581A JP 2017213110 A JP2017213110 A JP 2017213110A JP 2017213110 A JP2017213110 A JP 2017213110A JP 2019087581 A JP2019087581 A JP 2019087581A
Authority
JP
Japan
Prior art keywords
layer
external electrode
metal plating
thermistor element
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017213110A
Other languages
English (en)
Inventor
伸一郎 縄井
Shinichiro Nawai
伸一郎 縄井
雄一 平田
Yuichi Hirata
雄一 平田
康次郎 時枝
Kojiro Tokieda
康次郎 時枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2017213110A priority Critical patent/JP2019087581A/ja
Priority to CN201821770375.6U priority patent/CN209087473U/zh
Publication of JP2019087581A publication Critical patent/JP2019087581A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)

Abstract

【課題】ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供する。【解決手段】サーミスタ素子は、第1端面と、第1端面の反対側に位置する第2端面と、第1端面と第2端面に交差する天面と、天面の反対側に位置する底面とを含む素体と、第1端面と天面の一部と底面の一部とを覆う第1外部電極と、第2端面と天面の一部と底面の一部とを覆う第2外部電極と、素体内に設けられ、第1外部電極に接続される第1内部電極と、素体内に設けられ、第2外部電極に接続される第2内部電極とを備え、第1外部電極および第2外部電極は、最外層の金属めっき層を含み、金属めっき層の少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下である。【選択図】図2

Description

本発明は、サーミスタ素子に関する。
従来、サーミスタ素子としては、特開2006−269661号公報(特許文献1)に記載されたものがある。このサーミスタ素子は、セラミックスから構成される素体と、素体の両端面を覆う外部電極と、素体内に設けられ外部電極に接続される内部電極とを有する。
特開2006−269661号公報
ところで、前記従来のサーミスタ素子では、外部電極は、導電ペーストを印刷して形成されているので、サーミスタ素子をワイヤボンディングにより実装基板に実装しようとすると、導電ペーストとワイヤボンディングは相性が悪く、外部電極にワイヤボンディングを施しても十分な接続を得ることは困難であった。
そこで、本発明の課題は、ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供することにある。
前記課題を解決するため、本発明のサーミスタ素子は、
第1端面と、前記第1端面の反対側に位置する第2端面と、前記第1端面と前記第2端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
前記第1端面と前記天面の一部と前記底面の一部とを覆う第1外部電極と、
前記第2端面と前記天面の一部と前記底面の一部とを覆う第2外部電極と、
前記素体内に設けられ、前記第1外部電極に接続される第1内部電極と、
前記素体内に設けられ、前記第2外部電極に接続される第2内部電極と
を備え、
前記第1外部電極および前記第2外部電極は、最外層の金属めっき層を有し、
前記金属めっき層の少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下である。
本発明のサーミスタ素子によれば、第1、第2外部電極は、最外層に金属めっき層を有するので、サーミスタ素子を実装基板に実装する際、サーミスタ素子の第1、第2外部電極の金属めっき層にワイヤボンディングを施すことができ、第1、第2外部電極とワイヤの接続信頼性を向上できる。
更に、本発明のサーミスタ素子によれば、金属めっき層の少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下であるので、ワイヤボンディングを施す際のアライメント精度を高くできる。その上、ワイヤボンディングにより、第1、第2外部電極とワイヤとの間で良好な接合強度を示すことができる。
また、サーミスタ素子の一実施形態では、前記第1外部電極および前記第2外部電極は、前記素体を覆う最内層の下地層と、前記下地層と前記金属めっき層との間に位置する中間層とを有し、
前記金属めっき層が、金、銀、銅およびこれらの合金から選択される少なくとも1種の金属材料を含む。
前記実施形態によれば、第1、第2外部電極とワイヤの接続信頼性をより向上できる。
また、第1、第2外部電極にワイヤボンディングを施す際のアライメント精度を高くできる。その上、ワイヤボンディングにより、第1、第2外部電極とワイヤとの間で良好な接合強度を示すことができる。
サーミスタ素子の一実施形態では、前記中間層は、ニッケル層を有する。
前記実施形態によれば、中間層のニッケル層は、前記下地層と前記金属めっき層との間に位置するので、前記下地層と前記中間層との接合性、および前記中間層と前記金属めっき層との接合性は良好となる。その結果、外部電極に含まれる各層間での接合性をより高めることができる。
サーミスタ素子の一実施形態では、前記中間層は、パラジウム層を有する。また、一実施形態では、前記中間層は、ニッケル層とパラジウム層とを有する。
前記中間層は、パラジウムの単層を有してもよく、ニッケル層とパラジウム層とを有してもよい。例えば、中間層はパラジウムの単層を有する場合、中間層は前記下地層と前記金属めっき層との間に位置するので、前記下地層と前記中間層との接合性、および前記中間層と前記金属めっき層との接合性は良好となる。その結果、外部電極に含まれる各層間での接合性を更に高めることができる。
また、中間層は、ニッケル層とパラジウム層とを有する場合、パラジウム層により金属めっき層へのニッケルの熱拡散を低減できる。この結果、金属めっき層の表面にニッケルが拡散することを低減でき、金属めっき層へのワイヤボンディングの悪影響を低減できる。
サーミスタ素子の一実施形態では、前記第1外部電極および前記第2外部電極における前記天面の一部を覆う部分の前記金属めっき層の表面粗さ(Ra)が0.1μm以上0.2μm以下である。
前記実施形態によれば、第1、第2外部電極と、ワイヤとの接続信頼性をより向上できる。
更に、本発明のサーミスタ素子によれば、前記第1外部電極および前記第2外部電極における天面の一部を覆う部分の前記金属めっき層の表面粗さ(Ra)が0.1μm以上0.2μm以下であることにより、前記天面部にワイヤボンディングを施す際のアライメント精度をより高くできる。その上、ワイヤボンディングにおいて、第1、第2外部電極とワイヤとの間で良好な接合強度を示すことができる。
サーミスタ素子の一実施形態では、前記表面粗さ(Ra)は0.14μm以上0.18μm以下である。
前記実施形態によれば、ワイヤボンディングを施す際のアライメント精度をより高くできる。その上、ワイヤボンディングにより、第1、第2外部電極とワイヤとの間で更に良好な接合強度を示すことができる。
サーミスタ素子の一実施形態では、前記素体は、前記第1外部電極および前記第2外部電極から露出する領域に、溝を有する。
前記実施形態によれば、素体は、第1、第2外部電極から露出する領域に、溝を有するので、サーミスタ素子の底面側を実装基板に実装する際、サーミスタ素子の溝にダイボンド材を埋め込んで、サーミスタ素子をダイボンド材により実装基板に接着することができる。このように、溝にダイボンド材を塗布できるため、ダイボンド材の塗布量を確保できて、外部電極に塗布されるダイボンド材を低減できる。この結果、外部電極を直接に実装基板に接触させることができて、サーミスタ素子の実装姿勢を安定化できる。また、溝にダイボンド材を埋め込むので、サーミスタ素子とダイボンド材の接着力を強くできて、サーミスタ素子の実装基板への実装不良を低減できる。
本発明のサーミスタ素子によれば、ワイヤボンディングにより実装基板に良好に実装することができ、サーミスタ素子とワイヤの接続信頼性を向上できる。また、ワイヤボンディングを施す際のアライメント精度を高くできる。更に、ワイヤボンディングを施した際、第1、第2外部電極とワイヤとの間で良好な接合強度を示すことができる。
本発明のサーミスタ素子の一実施形態を示す斜視図である。 サーミスタ素子のLT断面図である。 サーミスタ素子を実装基板に実装した状態を示す説明図である。
以下、本発明を図示の実施の形態により詳細に説明する。
図1は、本発明の一実施形態のサーミスタ素子1を示す斜視図である。図2は、サーミスタ素子1の断面図である。図1と図2に示すように、サーミスタ素子1は、素体10と、素体10内に設けられた第1、第2、第3内部電極21,22,23と、素体10の表面の一部を覆うと共に第1、第2内部電極21,22に電気的に接続される第1、第2外部電極41,42とを有する。
素体10は、積層された複数のセラミックス層10aから構成される。セラミックス層10aは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウム、酸化銅、酸化亜鉛などを含む。つまり、サーミスタ素子1は、NTC(Negative Temperature Coefficient)サーミスタであり、温度の上昇に伴って抵抗値が減少する。
素体10は、略直方体状に形成されている。素体10の表面は、第1端面15と、第1端面15の反対側に位置する第2端面16と、第1端面15と第2端面16に交差する周面17とから構成される。第1端面15と第2端面16とは、平行である。周面17は、天面11と底面12と第1側面13と第2側面14とから構成される。天面11と底面12とは、セラミックス層10aの積層方向に位置し、互いに反対側に位置する。第1側面13と第2側面14とは、互いに反対側に位置する。天面11と底面12とは、平行である。第1側面13と第2側面14とは、平行である。第1端面15と天面11と第1側面13とは、互いに直交する。底面12とは、サーミスタ素子1を実装基板に実装する側の面である。
ここで、第1端面15から第2端面16に向かって延在するサーミスタ素子1の長さ方向を、L方向とし、第1側面13から第2側面14に向かって延在するサーミスタ素子1の幅方向をW方向とし、底面12から天面11に向かって延在するサーミスタ素子1の厚み方向をT方向とする。T方向は、セラミックス層10aの積層方向に一致する。L方向とW方向とT方向とは、互いに直交する。具体的に述べると、L方向は、第1端面15に直交する方向であり、W方向は、第1側面13に直交する方向であり、T方向は、天面11に直交する方向である。
第1、第2、第3内部電極21,22,23は、セラミックス層10aと交互に積層される。第1、第2、第3内部電極21,22,23は、例えば、Ag、Pd、AgPdのうちの少なくとも一つの元素(化合物)を含んでいる。
第1内部電極21は、2つあり、2つの第1内部電極21は、T方向に平行に配列されている。第1内部電極21の端部21aは、素体10の第1端面15から露出している。第2内部電極22は、2つあり、2つの第2内部電極22は、T方向に平行に配列されている。第2内部電極22の端部22aは、素体10の第2端面16から露出している。第1内部電極21と第2内部電極22は、L方向に離隔して配置されている。つまり、第1内部電極21と第2内部電極22は、T方向に重なっていない。
第3内部電極23は、2つの第1内部電極21の間と2つの第2内部電極22の間に位置する。つまり、第3内部電極23と第1内部電極21は、T方向に重なり、第3内部電極23と第2内部電極22は、T方向に重なっている。
第1外部電極41は、第1端面15の全面と周面17の第1端面15側とを覆う。つまり、第1外部電極41は、第1端面15と天面11の一部と底面12の一部と第1側面13の一部と第2側面14の一部とを覆う。第1外部電極41は、いわゆる、5面電極である。第1外部電極41は、第1内部電極21の端部21aに接触して電気的に接続される。
第2外部電極42は、第2端面16の全面と周面17の第2端面16側とを覆う。つまり、第2外部電極42は、第2端面16と天面11の一部と底面12の一部と第1側面13の一部と第2側面14の一部とを覆う。第2外部電極42は、いわゆる、5面電極である。第2外部電極42は、第2内部電極22の端部22aに接触して電気的に接続される。
第1外部電極41は、前記素体10を覆う最内層の下地層41aと、下地層41aと金属めっき層41cとの間に位置する中間層41bとを有する。
同様に、第2外部電極42は、下地層42aと、下地層42aと金属めっき層42cとの間に位置する中間層42bとを有する。
以下、第1外部電極41を中心に説明するが、同様のことが第2外部電極42にも適用できる。
例えば、第1外部電極41は、素体10を覆う最内層の下地層41aと、下地層41aに積層される中間層41bと、中間層41bに積層される最外層の金属めっき層41cとを有する。なお、下地層41aと、中間層41bと、金属めっき層41cとを積層する場合、例えば、下地層41aと中間層41bとを接触させて積層してもよく、下地層41aと中間層41bとの間に他の層を介在させて積層してもよい。同様のことが中間層41bと金属めっき層41cとの関係にも当てはまる。
下地層41aは、例えば、銀などの金属材料からなる。下地層41aは、例えば、ペースト状の金属材料を素体10に印刷し焼結して形成される。
中間層41bは、例えば、ニッケルを含むニッケル層を有する。中間層41bは下地層41aと金属めっき層41cとの間に位置するので、中間層41bがニッケル層を有することにより、下地層41aと中間層41bとの接合性、および中間層41bと金属めっき層41cとの接合性は良好となる。その結果、第1外部電極41に含まれる各層41a,41b,41cの層間における接合性をより高めることができる。
例えば、下地層41aは銀からなり、中間層41bはニッケルを含むニッケル層を有し、金属めっき層41cは金、銀、銅およびこれらの合金から選択される少なくとも1種の金属材料を含む形態において、下地層41aと中間層41bとの接合性、中間層41bと金属めっき層41cとの接合性はより良好となる。その結果、第1外部電極41に含まれる各層41a,41b,41cの層間における接合性を更に高めることができる。
中間層41bは、パラジウム層を単独で有してもよい。パラジウム層を単独で有することにより、金属めっき層におけるワイヤボンディングの悪影響を低減できる。
また、中間層41bは、ニッケル層とパラジウム層とを有してもよい。中間層41bは、ニッケル層とパラジウム層とを有する場合、前記中間層41bのパラジウム層は、金属めっき層41c側に位置することが好ましい。
パラジウム層により、金属めっき層41cへのニッケルの熱拡散を低減できる。この結果、金属めっき層41cの表面にニッケルが拡散することを低減でき、金属めっき層41cへのワイヤボンディングの悪影響を低減できる。
金属めっき層41cは、例えば、金、銀または銅などの金属材料からなる。金属めっき層41cは、中間層41b上に金属材料を電解めっきして形成される。
好ましくは、金属めっき層41cは、金を含む。
金属めっき層41cが上記金属材料を含むことにより、第1、第2外部電極とワイヤとの接続信頼性がより向上し、アライメント精度をより高めることができ、接合強度をより向上できる。その上、はんだ(Sn等)と比べて、上記金属材料は融点が高いので、より高温での使用が可能となる。
金属めっき層41cの少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下である。好ましくは、表面粗さ(Ra)は0.12μm以上0.18μm以下であり、例えば、表面粗さ(Ra)は0.14μm以上0.18μm以下である。
金属めっき層の少なくとも一部の面の表面粗さ(Ra)がこのような範囲内であることにより、ワイヤボンディングを施す際のアライメント精度を高くできる。また、ワイヤボンディングを施す場合、第1、第2外部電極とワイヤとの間で良好な接合強度を示すことができる。
金属めっき層41cの表面粗さ(Ra)が本開示の範囲内であることにより、金属めっき層41cとワイヤ101との間で、良好な接合強度を得ることができる。また、金属めっき層41cとワイヤ101との接触面積を適度に保持できるので、例えば、パーツフィーダの内面にサーミスタ素子1が貼り付くといった不具合が生じることを抑制できる。
ここで、特定の理論に限定して解釈されるべきではないが、金属めっき層41cの表面粗さ(Ra)が本開示の範囲内であると、例えば、サーミスタ素子1の底面側にダイボンド材102を配置した場合、ダイボンド材102がワイヤボンドエリアまで這い上がることを抑制できる。その結果、第1、第2外部電極41,42とワイヤ101との間で接合強度が低下するという不具合を抑制できると推測される。
また、表面粗さ(Ra)がこのような範囲内であることにより、所定の表面粗さ(Ra)を有する金属めっき層41cの表面における光沢度を安定させることができる。この結果、例えば、画像認識装置を用いてワイヤボンディングを行う際に、金属めっき層41c表面の安定した画像認識が可能となり、ワイヤボンディングを施す際のアライメント精度を高くできる。さらに、アライメント精度を高くすることができると、サーミスタ素子の外観良品率を向上でき、不良内在率を低減できる。
ここで、金属めっき層41cの表面粗さ(Ra)は、金属めっき層41cにおける前記素体10側とは反対側に位置する表面の表面粗さ(Ra)を意味する。また、金属めっき層41cにおける少なくとも一部の面が所定の表面粗さ(Ra)を有している。例えば、天面11における素体10側とは反対側に位置する少なくとも一部の部分が、所定の表面粗さ(Ra)を有していてもよく、天面11における全ての部分で所定の表面粗さ(Ra)を有していてもよい。好ましくは、金属めっき層41cにおける前記素体10側とは反対側に位置する表面であって、ワイヤボンディングが施される表面における表面粗さ(Ra)が上記所定の範囲内である。
また、例えば、金属めっき層41cの第1端面15と平行な面にワイヤボンディングを施す場合、金属めっき層41cの第1端面15と平行な表面の少なくとも一部における表面粗さ(Ra)は、上記範囲内であればよい。
第1外部電極41における天面11の一部を覆う部分(図示せず)の前記金属めっき層41cの表面粗さ(Ra)が0.1μm以上0.2μm以下であってもよい。好ましくは、第1外部電極41における天面11の一部を覆う部分の金属めっき層41cの表面粗さ(Ra)は、0.12μm以上0.18μm以下であり、例えば、表面粗さ(Ra)は0.14μm以上0.18μm以下である。
これにより、第1外部電極41における金属めっき層41cとワイヤ101との接続信頼性を向上できる。
更に、前記天面部にワイヤボンディングを施す際のアライメント精度をより高くできる。その上、ワイヤボンディングにより、第1、第2外部電極41,42とワイヤ101との間で良好な接合強度を示すことができる。
表面粗さ(Ra)の測定は、既知の方法により行える。例えば、レーザー顕微鏡を用い、表面粗さの評価方法に関する国際規格「ISO 25178表面性状(面粗さ測定)」に従い測定する。
金属めっき層41cの表面粗さ(Ra)を0.1μm以上0.2μm以下に制御する方法は、例えば、下地層41aにおいて、最適な粒子径・粒子形状の金属粉を用いることにより、所定の範囲の、金属めっき層41cの表面粗さ(Ra)を得ることができる。
素体10は、第1外部電極41および第2外部電極42から露出する領域(以下、露出領域Z1という。)と、第1外部電極41および第2外部電極42に覆われている領域(以下、被覆領域Z2という。)とを含む。素体10は、露出領域Z1に、溝18を有してもよい。つまり、溝18は、素体10の天面11、底面12、第1側面13および第2側面14のそれぞれに、設けられてもよい。
第1端面15、第2端面16、天面11および底面12に交差する断面(LT断面)において、天面11および底面12に設けられた溝18の断面形状は、台形である。溝18の断面形状は、溝18の底ほど幅が狭くなるような台形である。したがって、溝18の断面形状は、台形であるので、溝18をエッチングにより形成し易くなる。なお、台形の角は、丸みを帯びていてもよい。溝18の底は、平坦であるが、凹凸を有していてもよい。溝18は、第1外部電極41および第2外部電極42の端部に重なっていてもよい。
同様に、第1端面15、第2端面16、第1側面13および第2側面14に交差する断面(LW断面)において、第1側面13および第2側面14に設けられた溝18の断面形状は、台形である。
前記サーミスタ素子1によれば、第1、第2外部電極41,42は、最外層に金属めっき層41c,42cを含むので、図3に示すように、サーミスタ素子1を実装基板100に実装する際、サーミスタ素子1の第1、第2外部電極41,42の金属めっき層41c,42cにワイヤ101をボンディングすることができ、第1、第2外部電極41,42とワイヤ101の接続信頼性を向上できる。
素体10は、第1、第2外部電極41,42から露出する領域(露出領域Z1)に、溝18を有することにより、サーミスタ素子1の底面12側を実装基板100に実装する際、サーミスタ素子1の溝18にダイボンド材102を埋め込んで、サーミスタ素子1をダイボンド材102により実装基板100に接着することができる。このように、溝18にダイボンド材102を塗布できるため、ダイボンド材102の塗布量を確保できて、第1、第2外部電極41,42に塗布されるダイボンド材102を低減できる。この結果、第1、第2外部電極41,42を直接に実装基板100に接触させることができて、サーミスタ素子1の実装姿勢を安定化できる。また、溝18にダイボンド材102を埋め込むので、サーミスタ素子1とダイボンド材102の接着力を強くできて、サーミスタ素子1の実装基板100への実装不良を低減できる。したがって、サーミスタ素子1をワイヤボンディングにより実装基板100に良好に実装することができる。
また、素体10は実装基板100にダイボンド材102を介して接着されるので、実装基板100の熱がダイボンド材102を介して素体10に伝わり易くなって、サーミスタ素子1への熱伝導性が良好となる。また、溝18の深さを調整することで、素体10の抵抗値を調整できる。
なお、素体に溝を設けない場合、ダイボンド材の塗布量を確保するため、素体の底面に加えて、外部電極にもダイボンド材を塗布する必要がある。このように、ダイボンド材が外部電極にも塗布されると、外部電極がダイボンド材を介して実装基板に載置される。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
前記実施形態では、サーミスタ素子は、NTCサーミスタとしたが、PTC(Positive Temperature Coefficient)サーミスタとしてもよい。
前記実施形態では、第1外部電極は、第1端面と天面の一部と底面の一部と第1側面の一部と第2側面の一部とを覆う5面電極であるが、第1外部電極は、少なくとも、第1端面と天面の一部と底面の一部とを覆っていればよい。第2外部電極も、第1外部電極と同様であってもよい。
前記実施形態では、第1外部電極および第2外部電極は、下地層、中間層および金属めっき層から構成されるが、少なくとも最外層の金属めっき層を含んでいればよい。溝は、素体の第1側面、第2側面、天面および底面のそれぞれに、設けられているが、少なくとも天面および底面のそれぞれに、設けられることが好ましい。
前記実施形態では、第1、第2、第3内部電極を設けているが、第3内部電極を設けないで、第1内部電極と第2内部電極をT方向に重なるように配置してもよい。
(実施例)
(製造例)
次に、第1実施形態の実施例について説明する。図1および図2に示すように、
第1端面15と、前記第1端面15の反対側に位置する第2端面16と、前記第1端面15と前記第2端面16に交差する天面11と、前記天面11の反対側に位置する底面12とを含む素体10と、
前記第1端面15と前記天面11の一部と前記底面12の一部とを覆う第1外部電極41と、
前記第2端面16と前記天面11の一部と前記底面12の一部とを覆う第2外部電極42と、
前記素体10内に設けられ、前記第1外部電極41に接続される第1内部電極21と、
前記素体10内に設けられ、前記第2外部電極42に接続される第2内部電極22と
を備え、
前記第1外部電極41および前記第2外部電極42は、前記素体10を覆う最内層の下地層41a,42aと、前記下地層41a,42aと前記金属めっき層41c,42cとの間に位置する中間層41b,42bとを有する、サーミスタ素子1を作製した。
前記素体10は、前記第1外部電極41および前記第2外部電極42から露出する領域に、溝を有する。
また、金属めっき層41c,42cについて、実施例1〜4、比較例1、2に基づき、金属めっき層41c,42cの少なくとも一部の面に所定の表面粗さ(Ra)が存在するように調整した。
ここで、前記金属めっき層41c,42cは金を含む。前記中間層41b,42bは、ニッケル層とパラジウム層とを有し、中間層41b,42bにおいて、金属めっき層41c,42c側にパラジウム層を配置し、銀からなる下地層41a,42a側にニッケル層を配置した。
(実施例1〜5)
上記製造例に記載の構造を有し、金属めっき層41c,42cの表面粗さ(Ra)を変化させたサーミスタ素子1を製造した。表面粗さ(Ra)の測定は、レーザー顕微鏡を用い、表面粗さの評価方法に関する国際規格「ISO 25178表面性状(面粗さ測定)」に従い測定した。
得られた実施例1〜4に係るサーミスタ素子における金属めっき層41c,42cのアライメント精度(画像認識における視認性)について評価した。アライメント精度の評価は、チップ部品の外観検査装置を用い、サーミスタ素子の対象面に対して、異なる角度の光源から照射し、カメラ画像により複数面の検査を行いおこなった。
評価結果の詳細は、以下のとおりである。結果を表1に示す。
◎:高いアライメント精度(画像認識における視認性)を得ることができ、第1、第2外部電極とワイヤの接続信頼性は極めて高かった
○:やや高いアライメント精度(画像認識における視認性)を得ることができ、第1、第2外部電極とワイヤの接続信頼性は高かった
△:良好なアライメント精度(画像認識における視認性)を得ることができ、第1、第2外部電極とワイヤの接続信頼性は良好であった。
×:アライメント精度は低く、第1、第2外部電極とワイヤの接続信頼性は低かった。
(比較例1、2)
比較例1においては、金属めっき層41c,42cの表面粗さ(Ra)が0.1未満となるように調整し、比較例2においては、金属めっき層41c,42cの表面粗さ(Ra)が0.3となるように調整し、サーミスタ素子1を作製した。
Figure 2019087581
本発明のサーミスタ素子によれば、第1、第2外部電極は、最外層の金属めっき層を含むので、サーミスタ素子を実装基板に実装する際、サーミスタ素子の第1、第2外部電極の金属めっき層にワイヤボンディングを施すことができ、第1、第2外部電極とワイヤの接続信頼性を向上できた。
更に、本発明のサーミスタ素子によれば、金属めっき層の少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下であるので、ワイヤボンディングを施す際のアライメント精度を高くできる。その上、ワイヤボンディングにおいて、金属めっき層とワイヤとの間で高い接合強度を示すことができた。
一方、比較例1および2においては、金属めっき層の表面粗さ(Ra)が本発明の範囲外であるため、金属めっき層41c,42cの表面におけるアライメント精度が低く、第1、第2外部電極とワイヤとの接続信頼性は低かった。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
1 サーミスタ素子
10 素体
10a セラミックス層
11 天面
12 底面
13 第1側面
14 第2側面
15 第1端面
16 第2端面
17 周面
18 溝
21 第1内部電極
22 第2内部電極
23 第3内部電極
41 第1外部電極
41a 下地層
41b 中間層
41c 金属めっき層
42 第2外部電極
42a 下地層
42b 中間層
42c 金属めっき層
100 実装基板
101 ワイヤ
102 ダイボンド材
Z1 素体の露出領域
Z2 素体の被覆領域

Claims (8)

  1. 第1端面と、前記第1端面の反対側に位置する第2端面と、前記第1端面と前記第2端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
    前記第1端面と前記天面の一部と前記底面の一部とを覆う第1外部電極と、
    前記第2端面と前記天面の一部と前記底面の一部とを覆う第2外部電極と、
    前記素体内に設けられ、前記第1外部電極に接続される第1内部電極と、
    前記素体内に設けられ、前記第2外部電極に接続される第2内部電極と
    を備え、
    前記第1外部電極および前記第2外部電極は、最外層の金属めっき層を有し、
    前記金属めっき層の少なくとも一部の面の表面粗さ(Ra)は、0.1μm以上0.2μm以下である、
    サーミスタ素子。
  2. 前記第1外部電極および前記第2外部電極は、前記素体を覆う最内層の下地層と、前記下地層と前記金属めっき層との間に位置する中間層とを有し、
    前記金属めっき層が、金、銀、銅およびこれらの合金から選択される少なくとも1種の金属材料を含む、請求項1に記載のサーミスタ素子。
  3. 前記中間層は、ニッケル層を有する、請求項2に記載のサーミスタ素子。
  4. 前記中間層は、パラジウム層を有する、請求項2に記載のサーミスタ素子。
  5. 前記中間層は、ニッケル層とパラジウム層とを有する、請求項2に記載のサーミスタ素子。
  6. 前記第1外部電極および前記第2外部電極における前記天面の一部を覆う部分の前記金属めっき層の表面粗さ(Ra)が0.1μm以上0.2μm以下である、請求項1から5のいずれか一つに記載のサーミスタ素子。
  7. 前記表面粗さ(Ra)が0.14μm以上0.18μm以下である、請求項1から6のいずれか一つに記載のサーミスタ素子。
  8. 前記素体は、前記第1外部電極および前記第2外部電極から露出する領域に、溝を有する、請求項1から7のいずれか一つに記載のサーミスタ素子。
JP2017213110A 2017-11-02 2017-11-02 サーミスタ素子 Pending JP2019087581A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017213110A JP2019087581A (ja) 2017-11-02 2017-11-02 サーミスタ素子
CN201821770375.6U CN209087473U (zh) 2017-11-02 2018-10-30 热敏电阻元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017213110A JP2019087581A (ja) 2017-11-02 2017-11-02 サーミスタ素子

Publications (1)

Publication Number Publication Date
JP2019087581A true JP2019087581A (ja) 2019-06-06

Family

ID=66763357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017213110A Pending JP2019087581A (ja) 2017-11-02 2017-11-02 サーミスタ素子

Country Status (1)

Country Link
JP (1) JP2019087581A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022540338A (ja) * 2019-09-20 2022-09-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト センサーデバイス及びセンサーデバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022540338A (ja) * 2019-09-20 2022-09-15 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト センサーデバイス及びセンサーデバイスの製造方法
US11756712B2 (en) 2019-09-20 2023-09-12 Tdk Electronics Ag Sensor device and method for manufacturing a sensor device

Similar Documents

Publication Publication Date Title
JP6011574B2 (ja) 積層セラミックコンデンサ
TWI727146B (zh) 附有散熱片功率模組用基板
TWI506653B (zh) 晶片電阻器及其製造方法
JP2008181956A (ja) セラミック電子部品
JP2017523415A (ja) センサ素子、センサ装置、およびセンサ素子とセンサ装置の製造方法
JPH10261507A (ja) サーミスタ素子
JP6830314B2 (ja) 電子部品及び電子部品の実装構造体
JP2023053297A (ja) 積層コイル部品
JP2014053599A (ja) 電子回路モジュール部品
JP5135679B2 (ja) 積層型圧電素子の製造方法
JP6338011B2 (ja) 基板埋め込み用ntcサーミスタおよびその製造方法
JP6911754B2 (ja) 電子部品および積層セラミックコンデンサ
JP2019087581A (ja) サーミスタ素子
JP2008241566A (ja) 薄膜温度センサ、および薄膜温度センサの引出線接続方法
JP6107062B2 (ja) チップサーミスタ
JPWO2018012616A1 (ja) セラミックス回路基板および半導体モジュール
JP6777066B2 (ja) 積層電子部品
JP6777065B2 (ja) 積層電子部品
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP2008166666A (ja) セラミック電子部品
JP2010135711A (ja) 電子部品収納用パッケージ
WO2016084457A1 (ja) サーミスタ素子および回路基板
JP6911755B2 (ja) 電子部品および積層セラミックコンデンサ
JP2019087584A (ja) サーミスタ素子
JP5299417B2 (ja) 電子部品