JP2014053599A - 電子回路モジュール部品 - Google Patents

Abstract

【課題】実装密度を上げても特性を維持することが可能な実装信頼性の高い電子部品の端子電極と基板との接合部を有する電子回路モジュール部品を提供する。
【解決手段】基板３０と、実装面２２ａと複数の側面とを有する素体２２を備えた電子部品２９とをはんだにより接合してなる電子回路モジュール部品２１であって、電子部品２９は実装面２２ａおよび複数の側面のうち一つの側面２２ｂに形成された第一の端子電極２５と、実装面２２ａおよび複数の側面のうち他の側面２２ｂに形成された第二の端子電極２５とを備え、側面２２ｂに形成された部分である第一および第二の端子電極２５の側面部分２５ｂの表面の少なくとも一部が酸化膜２６で覆われており、実装面２２ａに形成された部分である第一および第二の端子電極２５の実装部分２５ａと基板３０とがはんだにより接合されている。
【選択図】図３

Description

本発明は、電子部品を備える電子回路モジュール部品に関する。

電子部品は、実装される電子デバイスの高性能化及び小型化に伴って、より一層の小型化が求められている。このような電子部品を電子機器の基板に実装する場合、電子回路モジュール部品の端子電極と電子機器の基板上のパッドとをはんだで接合する。つまり、ここでの電子回路モジュール部品とは、複数の電子部品をはんだによって基板に実装して、ひとまとまりの機能を有した電子部品としたものである。さらに、小型化された電子部品は、リフロー工程（電子部品を予めはんだペーストを塗布した基板上に載せ、連続炉ではんだ接合を一括して行う工程）で、より高密度にはんだによってプリント配線基板などに実装され電子回路モジュールとして電子デバイス等に用いることが求められている。

一般的な電子部品がプリント配線基板１０に実装された電子回路モジュール部品の断面の模式図を図１に示す。ここでの電子部品１は、素子本体２（以下、素体２）内に、内部電極層３がセラミック層４を介して重なり合うように配置されている。素体２の内部電極層３が露出した面を覆うように、端子電極７の下地電極層５が形成されている。下地電極層５は、その外表面にＮｉめっき層６ａと、さらにその外表面にＳｎめっき層６ｂの二層からなるめっき層６が形成されている。

さらに、電子部品１は、はんだ８を介して基板１０上のパッド９に接合されている。はんだ８は、リフロー工程の熱処理によりＳｎめっき層６ｂを伝いめっき層６の表面に濡れ上がり、Ｓｎめっき層６ｂと金属間化合物を形成することにより、基板上のパッド９と接合し、電子回路モジュール部品を形成している。このような電子回路モジュール部品は、例えば、特許文献１などに提案されている。

一方、高密度にはんだでプリント配線基板などに実装するために、電子部品の端子電極には、ＬＧＡ（ＬａｎｄＧｒｉｄ Ａｒｒａｙ）タイプが採用されていることがある。一般的な電子部品の端子電極にＬＧＡが採用されている電子部品の断面の模式図を図２に示す。

図２に示す電子部品１１は、複数のセラミック層１３と複数の内部電極層１２のパターンがそれぞれ交互に積層され、その内部電極層１２は一層おきにずらし、そのずらした部分で積層方向に貫通するように設けられたそれぞれのスルーホール電極１４で接続されている。また、これらのスルーホール電極１４の端部には、外部接続用電極１５が端子電極として形成されており、電子部品１１の１つの面で基板等に接続できるように配置されている。このようなＬＧＡタイプの端子電極を備える電子部品１１は、例えば、特許文献２などに提案されている。

特開２００４−１８６５０２号公報 特開２０１０−０４５２０９号公報

しかしながら、電子部品１では、端子電極７が素体２の下面（プリント配線基板１０に向かい合う面。以下、実装面と称す。）および実装面に接する素体２の側面に形成されており、はんだによる接合時にはんだが素体２の実装面の表面上に形成された端子電極７の実装部分の表面のみならず端子電極７の実装部分の表面に接する側面部分の表面に濡れて上がるため、プリント配線基板１０上の実装面積を小さくすることは難しい。また、電子部品間の距離を極めて小さく基板に実装した電子回路モジュール部品の場合、電子部品間の端子電極の側面部分同士の間隔が狭く、埃などの不要物が混入した際のその不要物を介したショート不良等の問題が生じやすくなる可能性があり、電子回路モジュール部品の電子部品の高密度化には限界があった。

一方、電子部品１１では、端子電極部分を下面のみに外部接続用電極１５として形成することが可能となるため、実装面積を小さくすることは容易である。しかし、電子部品１１の形成の際に、スルーホールの穿設やスルーホールへの導電ペーストの充填等の複雑な工程を必要としており、セラミック層１３や内部電極層１２のさらなる薄層化や多層化を狙うことは難しい。また、スルーホール電極１４の存在のために有効電極面積は従来の電子部品１よりも小さくなるため、大容量の電子部品を作製することは難しい。このため、これらの電子部品の小型化の要求と共に進む基板への実装面積の低減には限界があり、小型化した電子部品の容量を減らすことなく実装面積を小さくすることが求められている。

本発明は、上記事情に鑑みてなされたものであり、高密度実装が可能な電子回路モジュール部品を提供することを目的とする。

本発明の電子回路モジュール部品の一側面は、基板と、実装面と複数の側面とを有する素体を備えた電子部品とをはんだにより接合してなる電子回路モジュール部品であって、電子部品は実装面および複数の側面のうち一つの側面に形成された第一の端子電極と、実装面および複数の側面のうち他の側面に形成された第二の端子電極とを備え、側面に形成された部分である第一および第二の端子電極の側面部分の表面の少なくとも一部が酸化膜で覆われており、実装面に形成された部分である第一および第二の端子電極の実装部分と基板とがはんだにより接合されている。

これによって、実装密度を上げてもショート不良がなく特性を維持することが可能な、実装信頼性の高い電子部品の端子電極と基板との接合部を備えた電子回路モジュール部品を得ることができる。

さらに、酸化膜表面から端子電極の側面部分の表面と酸化膜との境界までの厚みをＬ１とし、酸化膜表面からはんだと酸化膜との境界までの距離を実装面に対して垂直な方向から見た場合の厚みをＬ２としたとき、Ｌ１＜Ｌ２の特徴を有することがより好ましい。

これによって、電子部品の端子電極と基板との接合部の面積を小さくすることができ、より実装面積をより小さくすることができる。

本発明によれば、高密度実装が可能な電子回路モジュール部品を得ることができる。

従来の電子部品の実装時における形態を模式的に示す断面図で 従来のスルーホールタイプ電子部品を模式的に示す断面図である。 本実施形態１の電子回路モジュール部品を模式的に示す断面図である。 本実施形態１の電子回路モジュール部品における電子部品と基板の接合部分の拡大図で、接合部と端子電極部の位置関係を評価する際の説明図である。 本実施形態１の電子部品の斜視図である。 本実施形態２の電子回路モジュール部品を模式的に示す断面図である。 本実施形態３の電子回路モジュール部品を模式的に示す断面図である。

本発明に係る実施形態の電子回路モジュール部品は、複数の電子部品をプリント配線基板に実装して、ひとまとまりの機能を持つ電子部品としたものである。このときの電子部品は、プリント配線基板の表面に実装されていてもよいし、プリント配線基板の内部に実装されていてもよい。特に限定されないが、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。

以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。

本発明に係る実施形態１では、図３に示される電子回路モジュール部品２１を例示して説明する。電子回路モジュール部品２１は、電子部品２９が基板３０に接合されており、電子部品２９はセラミック層２４と内部電極層２３とが交互に積層された素体２２を備えている。素体２２は、基板３０に対向する面である実装面２２ａと、４つの側面２２ｂ、２２ｃ（符号２２ｃは後述の図５参照）とを有している。内部電極層２３は、各端部が素体２２の対向する一対の側面２２ｂに交互に露出するように積層されている。その一対の側面２２ｂを含む素体２２の両端部には、素体２２の内部で内部電極層２３と各々導通する一対の端子電極２５が形成されている。一対の端子電極２５は、素体２２の両端部に形成され、交互に配置された内部電極層２３の露出部に接続されて電気回路を構成する。つまり、電子部品２９は、素体２２の実装面および複数の側面（すなわち、４つの側面）のうち一つの側面に形成された第一の端子電極２５と、素体２２の実装面および複数の側面のうち他の側面に形成された第二の端子電極２５とを備えている。以下の説明では、適宜、端子電極２５のうち、素体２２の実装面２２ａ上に形成された部分を実装部分２５ａと称し、素体２２の側面２２ｂ、２２ｃ上に形成された部分を側面部分２５ｂと称す。ここで、端子電極２５の側面とは、端子電極２５の実装部分の表面に対してほぼ垂直方向に位置する側面部分の表面を示す。

なお、内部電極層が無い素体に端子電極２５を形成した場合の端子電極２５の側面とは、端子電極２５の実装部分２５ａの表面に対してほぼ垂直方向に延びる側面部分２５ｂの表面であり、かつ他の向かい合う面にも他の端子電極２５の側面を有する。

本実施形態１に係る電子部品２９において、端子電極２５は、その表面に酸化膜２６を備えている。より詳細には、電子部品２９の端子電極２５の実装部分２５ａがはんだ３０Ｆにより基板３０上の接続用パッド３０Ｐに接合されており、それ以外の部分は酸化膜２６によって全体的に覆われている。

本実施形態１に係る電子回路モジュール部品２１における電子部品２９の素体２２の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常外形はほぼ直方体形状とし、寸法は縦（０．２〜５．６ｍｍ）×横（０．１〜５．０ｍｍ）×高さ（０．１〜１．９ｍｍ）程度とすることができる。特に、寸法は縦０．４ｍｍ以下×横０．２ｍｍ以下×高さ０．２ｍｍ以下の小型の形状で、基板へのはんだによる実装時の接合不具合の低減等の効果も得ることができる。

本実施形態１に係る端子電極２５の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５０μｍ程度であることが好ましい。

電子部品２９の基板３０へのはんだによる実装時のはんだの濡れ上がりを抑制する観点では、少なくとも電子部品２９の長手方向で対向する端子電極２５の側面部分２５ｂの表面に酸化膜２６を備えていればよい。これは、はんだによる実装時に、はんだが端子電極２５の側面部分２５ｂの表面に沿って濡れ上がりを抑制することにより、実装面積を小さくする効果が得られるためである。さらに酸化膜２６が端子電極２５の側面部分２５ｂの表面を覆うため、電子部品間の距離が極めて小さくても、端子電極２５の側面部分同士の接触によるショートを抑制することが可能となる。

電子部品２９の基板３０上の接続用パッド３０Ｐへのはんだによる実装時のはんだの濡れ上がりを抑制する観点では、少なくとも電子部品２９の端子電極２５の実装部分２５ａの表面以外の側面部分２５ｂの表面に酸化膜２６を備えていればよい。さらに、実装部分２５ａの表面以外の側面部分２５ｂの表面を酸化膜２６で覆うことにより、端子電極２５の使用環境下においての腐食による劣化等が生じにくい効果もありより好ましい。

この実施形態１では、端子電極２５と基板３０上の接続用パッド３０Ｐとの接合面は内部電極層２３と平行した面に設けているが、電子部品２９の同一面上であればよく、素体２２の内部電極層２３の配置に影響されない。

電子部品２９は、この端子電極２５とはんだ３０Ｆを介し基板３０の接続用パッド３０Ｐと接合することで、実装面積の小さい電子回路モジュール部品２１を得ることができる。このため、電子部品２９を基板３０に実装する際に、実装面の把握を容易にするために、電子部品２９の実装面を識別可能な構成とすることが好ましい。これは、素体２２に何らかのマークを設けることでも良く、電子部品２９の形状を非対称とすることでもよい。

電子部品２９は、基板３０上へ実装し基板３０上のプリント配線部分とはんだ３０Ｆを介し接合する。このため、基板３０の接続用パッド３０Ｐと接合する接合部分を電子部品２９の１つの面上に形成される一組の端子電極２５の同一面に設けることで、基板３０の面上で、電子部品２９の実装面積を小さくし、実装密度を高くすることが出来る。

このときの端子電極２５の材料には、特に限定されないが、通常、ＡｇやＣｕ，Ｎｉさらにそれらの合金から構成されるものが好ましい。これらの中でも、内部電極層２３を卑
金属で構成することができるＣｕやＮｉ、又はそれらの合金を含む材料を用いることが好
ましく、接続性の観点、さらには端子電極２５の表面を酸化することで酸化膜２６を設け
ることができるＣｕやＮｉで構成されることが特に好ましい。

酸化膜２６は、強制酸化により形成されたものが好ましい。酸化膜２６はＸ線回折分析等によって判別可能な酸化物ピークが検出されるものであり、酸化膜２６が絶縁性を有することが好ましいことから１０ｎｍ以上の厚みを有することが好ましい。さらに、内部電極層２３との電気的接合を維持するために１μｍ以下の厚みを有することが好ましい。

酸化膜２６に含まれる金属には、特に限定されないが、例えば、Ｃｕ、Ｆｅ、Ｚｎ、Ａｌ及びＮｉから選ばれる少なくとも一つを含有する金属またはこれらの合金を含有することが好ましい。これにより、基板３０上において電子部品２９が他の電子部品と接触した際に生じるショートを抑制することが可能となる。そして、内部電極層２３との電気的接合の観点から、ＣｕやＮｉを含有する金属またはこれらの合金であることがより好ましい。

端子電極２５とはんだに含まれる金属間での合金相形成により、端子電極２５の表面にはんだの濡れ上がりが生じる。しかし、端子電極２５に含まれる金属の種類によって、はんだとの合金相の形成温度や反応速度が異なる。特に、金属の種類がＳｎとその他金属では大きく異なり、端子電極２５が側面部分２５ｂの成分としてＳｎを含有しないその他金属の場合、端子電極２５の側面部分２５ｂの表面へのはんだの濡れ上がり速度はＳｎを含有している場合と比べると、非常に遅い。

さらに、その他金属の酸化物が端子電極２５の側面部分の表面に存在する場合、端子電極２５の側面部分２５ｂの表面にはんだの濡れ上がりが生じにくいため、実装面積の小さい端子電極２５を備える電子部品２９を得ることができ、さらには高密度実装可能な電子回路モジュール部品２１を得ることができる。

一方、前記酸化膜２６がＳｎ含む場合のはんだとの合金形成速度は、はんだと金属Ｓｎ及びＳｎ合金との合金形成速度よりも遅くなるが、端子電極２５の側面部分２５ｂの表面へのはんだの濡れ上がりは生じてしまい、実装面積の小さい端子電極を備える電子部品２９を得ることが難しくなる傾向にある。

本発明に係る実施形態１において、図４に電子回路モジュール部品２１における電子部品２９と基板３０の接合部部分の拡大図を例示して説明する。電子回路モジュール部品２１において、酸化膜２６の表面から端子電極２５の側面部分２５ｂの表面と酸化膜２６との境界までの厚み（酸化膜２６の厚み）をＬ１とし、酸化膜２６の表面から酸化膜２６とはんだとの境界までの距離を実装面（基板３０表面）に対して垂直な方向から見た場合の厚みをＬ２とし、Ｌ１＜Ｌ２であることが好ましい。なお、実装面に対して垂直な方向から見た場合とは、矢印４００の方向から見た場合である。図に示すように、断面からＬ１およびＬ２を計測することができる。

実施形態１の電子回路モジュール部品２１の製造方法は、
（ｉ）複数のセラミックグリーンシート（セラミック層２４）と、隣接するセラミックグリーンシートの間に埋設された電極層（内部電極層２３）と、を有するグリーン積層体を形成、切断、焼成し、素体２２を形成する第１工程と、
（ｉｉ）得られた素体２２の実装面２２ａおよび複数の側面２２ｂ、２２ｃのうち一つの側面２２ｂに第一の端子電極２５と、実装面２２ａおよび複数の側面２２ｂ、２２ｃのうち他の側面２２ｂに第二の端子電極２５とを形成する、端子電極２５を形成する第２工程と、
（ｉｉｉ）側面２２ｂ、２２ｃに形成された部分である第一および第二の端子電極２５の側面部分２５ｂの表面上に酸化膜２６を設ける第３工程と、
（ｉｖ）第一および第二の端子電極２５の実装部分２５ａと基板とをはんだにより接合する第４工程と、を有する。以下、各工程の詳細を説明する。

第１工程は、素体２２の準備工程である。ここでの素体２２には、特に限定されないが、例えば、チタン酸バリウムを主成分として用いることができる。

次に、所望の各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された電極層と、を有するグリーン積層体を得ることができる。

上記グリーン積層体を所定のサイズに切断し、得たグリーンチップに脱バインダ処理、焼成及びアニールを行なった後、例えばバレル研磨やサンドブラストなどにより内部電極層２３の端部が露出する面（側面２２ｂ。以下、素体２２の端面とも称す。）の研磨を施し、素体２２を得る。

第２工程は、素体２２の端面に一対の端子電極２５を形成する工程である。端子電極２５の形成方法は特に限定されず、塗布電極焼付による形成や電解及び無電解めっき法により形成することができる。例えば、素体２２の端面に端子電極２５としてＣｕの端子電極を形成することができる。

このとき、例えば、塗布電極焼付による形成を行う場合、外部電極用ペーストを印刷または塗布して焼成し、端子電極２５を形成する。外部電極の焼成条件は、例えば、加湿したＮ_２とＨ_２との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。

第３工程は、端子電極２５の表面に酸化膜２６を設ける、つまり端子電極２５の一部を酸化膜で覆う工程である。図５は、実施形態１の電子部品２９の斜視図である。電子部品２９の素体２２の側面２２ｂと平行な端子電極２５の側面部分２５ｂの面（長手方向において対向する面）をＴａ、実装部分２５ａの表面に接する面のうち側面部分２５ｂの面Ｔａを除く面（短手方向において対向する面）をＴｂ、基板への実装を意図する面をＴｃおよびその基板への実装を意図する面Ｔｃと対面にある面をＴｄとしたとき、酸化膜２６を設ける面について説明する。

面Ｔｃは、電子部品２９の１つの同一面上にあればよく、少なくとも端子電極２５の側面部分２５ｂの面Ｔａが酸化膜２６に覆われていれば良い。これによって、電子部品２９の長手方向の実装面積が小さくなり、高密度の実装が可能となる。さらに、好ましくは、端子電極２５の側面部分２５ｂの面Ｔａと面Ｔｂが酸化膜２６に覆われていることが好ましい。これによって、実装時のはんだの濡れ上がりを抑制することができ、電子部品２９の短手方向の実装面積も小さくすることができる。本実施形態１では、図３に示すように端子電極２５の面Ｔａ、Ｔｂ、Ｔｄは、酸化膜２６によって覆われている。

第３工程において、端子電極２５の表面に酸化膜２６を設ける方法は特に限定されない。例えば、酸化物ターゲットを用いたスパッタ法や酸化物を有する塗料等を直接塗布する方法を用いることが出来る。

さらに、端子電極２５の表面を酸化させる方法を用いることもできる。この酸化させる方法は特に限定せず、大気中や高酸素濃度雰囲気での加熱、または化学的に表面を処理することにより行うことができる。例えば、大気中において２００℃以上で２〜７時間熱処理することにより酸化膜２６を形成することができる。

第４工程は、第３工程までで得られた電子部品２９を基板３０上の接続用パッド３０Ｐにはんだ３０Ｆにより接合し、電子回路モジュール部品を得る工程である。このときのはんだは、特に限定せず市販のはんだを用いることができる。例えば、Ｓｎ−Ｐｂはんだや鉛フリーはんだを用いることができる。鉛フリーはんだとして例えば、Ｓｎ−３．５質量％Ａｇ、Ｓｎ−３．０質量％Ａｇ−０．５質量％ＣｕまたはＳｎ−０．７質量％Ｃｕなどを用途に合わせ選ぶことができる。

次に、本発明に係る実施形態２の電子回路モジュール部品３１では、図６にその断面の模式図を示す。電子回路モジュール部品３１の電子部品３９が基板４０上の接続用パッド４０Ｐにはんだ４０Ｆにより接合されている。電子部品３９の端子電極３５は、２つの層３５Ａ、３５Ｂによって構成されている点で、実施形態１の端子電極２５と異なる。すなわち、実施形態２の端子電極３５は、素体３２の実装面３２ａおよび側面３２ｂに形成された、実施形態１の端子電極２５と同様の下地電極層３５Ａと、その下地電極層３５Ａの表面上に形成された表面層３５Ｂとを備えており、さらにその端子電極３５の表面上に酸化膜３６を備えている。端子電極３５は、図６に示すように電子部品３９の端子電極３５の側面部分３５ｂの表面が酸化膜３６で覆われている。このとき、表面層３５Ｂには、特に限定されないがＣｕやＮｉの元素を主成分とし構成することができる。表面層３５Ｂの一部を酸化し酸化膜３６とする観点から、ＣｕおよびＮｉを用いることが好ましい。

さらに、端子電極３５の表面に酸化膜３６を設ける点では、実施形態２のように、端子電極３５の表面層３５Ｂを酸化することで酸化膜３６を設けることが、端子電極３５の導通を安定的に確保できる点でより好ましい。

このときの表面層３５Ｂの形成方法は特に限定されないが、実施形態１の製造方法で（ｉｉ）の第２の工程の後に、（ｖ）表面層３５Ｂの形成工程として第５の工程を設ける。このときの第５の工程は、例えばスパッタ法や蒸着法、めっき法などを用いることができる。

このとき表面層３５Ｂには、端子電極３５の下地電極層３５ＡがＣｕを含む組成で構成された場合に、電子部品３９をはんだにより基板４０へ実装するときの、端子電極３５の下地電極層３５Ａのはんだ喰われを抑制する観点で、ＮｉまたはＮｉ合金を含む組成の層として設けることがより好ましい。ＮｉまたはＮｉ合金層の形成は、めっき法もしくは蒸着法により形成することが好ましい。その厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜１０μｍ程度であることが好ましい。

次に、本発明に係る実施形態３の電子部品４９では、図７にその断面の模式図を示す。実施形態２の積層セラミック電子部品３９と、金属層として金属層４７を設けている点が違うだけで他は同等である。すなわち、電子部品４９の端子電極４５は、素体４２の実装面４２ａおよび側面４２ｂに形成された、実施形態１の端子電極２５と同様の下地電極層４５Ａと、その下地電極層４５Ａの表面上に形成された表面層４５Ｂとを備えており、さらにその端子電極４５の表面上に酸化膜４６と金属層４７を備えている。

このときの金属層４７の形成方法は特に限定されないが、第２工程の後であって第４工程の前に、（ｖｉ）第一および第二の端子電極４５にはんだと合金を形成する金属層４７を形成する第６工程を設ける。このときの金属層４７は、ＳｎまたはＳｎ合金層であることがはんだとの接合性の観点で好ましい。端子電極４５へのＳｎまたはＳｎ合金層の形成は、めっき法もしくは溶融はんだ法により形成することが好ましい。

なお、酸化膜を形成する第３工程と金属層を形成する第６工程は、実施する順番は特に限定されず、逆にしても得ることができる。その場合は、第６工程で金属層を形成した後、金属層をマスクし第３工程を実施し、端子電極の表面に酸化膜を設けることが出来る。

金属層４７は、基板へ実装する面である面Ｔｃと面Ｔｄのみに設け、他の端子電極４５の面Ｔａ、面Ｔｂは、酸化膜４６によって覆われている。これによって、基板への実装面が２つ得ることができ、実装時の工程負荷を小さくすることができる。

このようにして製造された本発明の実施形態の１〜３の電子回路モジュール部品は、各種電子機器等に使用することができる。

以下、本発明の実施形態を実施例に基づき、図面を参照しつつ詳細に説明する。

（実施例１）
まず、０．４ｍｍ×０．２ｍｍ×０．２ｍｍ（０４０２Ｍ）形状の素体を準備し、素体の端面に外部電極用Ｃｕペーストを塗布して焼成し、一対の端子電極を形成した。外部電極の焼成条件は、加湿したＮ_２とＨ_２との混合ガス中で７００℃にて１０分間とした。

得られた素体の一対の端子電極の実装部分の表面のすべてを覆うようにマスキングを施し、熱風乾燥機に入れ、大気中にて熱処理を行い、マスキングした面を除く端子電極の表面を酸化し酸化膜を形成した。

得られた素体の洗浄をアルコールを用いて行い、チオ尿素を添加したＳｎめっき液（浴温７０℃）内に１０分間浸漬して置換めっきを行い、金属層として１μｍ厚みのＳｎ無電解めっき膜を酸化膜以外の端子電極の表面に形成して電子部品を得た。

得られた電子部品の端子電極をはんだにより基板の接続用パッドに実装し実施例１のサンプルを得た。つまり、実施形態１と同様に電子部品の端子電極の実装部分の表面がはんだにより基板上の接続用パッドに接合されており、それ以外が酸化膜によって覆われている実施例１のサンプルを得た。

サンプルの評価は、後述する手法を用いて行った。

（プリント配線基板における電子部品の端子電極と基板との接合部のはんだの広がりの評価）
得られた電子回路モジュール部品の実装面積の評価方法としては、プリント配線基板における電子部品の端子電極と基板との接合部のはんだの広がりの評価を行った。評価方法は図４を用いて説明する。

形状が０．４ｍｍ×０．２ｍｍ（０４０２Ｍ）の電子部品を実装する接続用パッド３０Ｐを形成した、はんだ広がり評価用基板３０を準備した。前記はんだ広がり評価用基板３０の接続用パッド３０Ｐに、ペーストはんだを印刷した。実装装置を用いて各実施例及び各比較例により作製した０４０２Ｍの電子部品２９をはんだ広がり評価用基板３０に載置した。電子部品２９が実装された上記はんだ広がり評価用基板３０をリフロー炉に入れて加熱し、電子部品２９の端子電極２５とこの基板の接続用パッド３０Ｐとを接合し、はんだ広がり評価用電子回路モジュール部品のサンプルを得た。得られたはんだ広がり評価用サンプルを用いてはんだ広がり性の評価を行った。

端子電極２５に対して溶融したはんだの濡れ性が高い場合、前記はんだは電子部品２９の端子電極２５の表面に広がりやすくなる。このため、はんだ広がりが大きく、基板３０上での実装面積が大きくなってしまうと共に、他の電子部品と電子部品２９の近接面にはんだが濡れ上がり、ショートする危険性が高くなる。

溶融したはんだのはんだ広がりは、電子部品２９の端子電極２５とはんだ広がり評価用基板３０の接続用パッド３０Ｐとをはんだで接合した際の電子部品２９の端子電極２５の酸化膜２６の表面から端子電極２５の側面部分２５ｂの表面と酸化膜２６との境界までの厚み（酸化膜２６の厚み）をＬ１、前記酸化膜２６の表面から酸化膜２６とはんだ接合部との境界までの距離を電子部品２９の実装面に対して垂直な方向から見た場合の厚みをＬ２としたとき、電子部品２９の一対の端子電極２５方向でそのＬ１とＬ２の比較で評価した。はんだ広がり性評価において、Ｌ１およびＬ２は断面観察により計測した。なお、前記端子電極２５が側面部分２５ｂに表面層を有する場合、表面層と前記酸化膜との境界までの厚みをＬ１とした。ここ境界は、組成分析機能付きの解析装置で確認することができるが、ここでは金属顕微鏡を用いその観察面において反射率の差で確認測定を実施した。

ここで図４では、電子部品２９の長手方向（電子部品２９の端子電極２５の方向）の断面で、はんだ広がりＬ２を計測しているが、端子電極２５の長手方向以外でのはんだ広がりが認められる場合は、その面での広がり方向の断面観察によりはんだ広がりを計測した。

ここで用いるはんだは、市販のはんだを用いることができ、リフロー炉での加熱条件は、該はんだに合わせ調整することができる。ここでは、Ｓｎ９６．５重量％、Ａｇ重量３％、Ｃｕ重量０．５％の組成の鉛フリーはんだ（千住金属工業株式会社製、品名：Ｍ７０５）を用い、リフロー炉での加熱をトップ温度２６０℃、２４０℃以上が３０ｓとなる条件で実施した。

（ショート評価）
得られた電子回路モジュール部品の実装信頼性の評価方法としては、基板上に実装した際の実装面積が前記電子部品を端子電極の側面部分が近接する方向で２つの得られた電子部品を０．０６ｍｍの間隔で実装し得られた電子回路モジュール部品の評価を行った。このとき、この電子回路モジュール部品を１０個ずつ用意し、ショート不良を生じなかったものを良好として「Ａ」とし、生じたものを不良として「Ｂ」とした。なお、実装できなかったものは、評価不能として「Ｃ」とした。

次に、電解めっき法により表面層としてＮｉ被膜層を形成して得た素体の一対の端子電極の実装部分の表面を除く端子電極の表面を酸化し酸化膜を形成した。その後、金属層として１μｍ厚みのＳｎ無電解めっき膜を酸化膜以外の表面層のＮｉ皮膜層の上に形成して、実施例２のサンプルを得た。つまり、実施形態２と同様のサンプルを得た。

前記実施例１および２のサンプルの評価結果を表１に併せて示す。表１では、実施形態１の電子部品の斜視図で示す面位置と同様の位置説明で、電子部品の端子電極表面の金属層と酸化膜の位置について示した。さらに、端子電極の表面のうち酸化膜を設けた面をＯｘｉｄｅ、金属層を設けた面をＭｅｔａｌと表記した。

表１より、次の結果が確認できた。本実施例においては、電子部品の端子電極の表面層の有無によるサンプルの評価を行った。実施例１および２に示すサンプルはいずれも端子電極の面Ｔａおよび面Ｔｂは酸化しており、はんだ広がりが電子部品の長手方向の長さよりも小さく、端子電極として実装面積の小さい良好な構造体であり、電子回路モジュール部品において高密度化できることが分かった。

（実施例２〜４、比較例１〜２）
端子電極の酸化膜を設ける面を表２に示すように実施例２とは変えた以外は、実施例２と同様にして実施例３〜４や比較例１〜２のサンプルを作製した。結果を表２に併せて示す。実施例３のサンプルは実施形態２（実施例２）の電子部品３９と、金属層を設ける位置が異なるだけで他は同等である。つまり、実施形態３と同様のサンプルを得た。

表２より、次の結果が確認できた。本実施例においては電子部品の端子電極の酸化面の違いによるサンプルの評価を行った。実施例２および３に示すサンプルは端子電極の面Ｔａおよび面Ｔｂは酸化しており、面Ｔａおよび面Ｔｂへのはんだ広がりは生じず、端子電極として実装面積の小さい良好な構造体であり、電子回路モジュール部品において高密度化することができた。

実施例４に示すサンプルは、端子電極の面Ｔａが酸化されているため、面Ｔａへのはんだ広がりは生じなかったが、面Ｔｂへのはんだ広がりは生じた。そのため、面Ｔａ方向では高密度化できるが、はんだ接合面での実装面積が実施例２に比べ大きくなった。一方、端子電極の面Ｔａが酸化されているため、ショート不良は生じなかった。

一方、比較例１〜２に示すサンプルは、端子電極の面Ｔａが酸化されてないため、はんだ広がりが生じてしまった。また、高密度に実装した際にショート不良も生じてしまった。

（実施例５、比較例３）
端子電極の酸化膜に含まれる金属の種類を実施例２と変えた以外は、実施例２と同様にして実施例５および比較例３のサンプルを作製した。その結果を表３に示す。

表３より、次の結果が確認できた。本実施例においては、電子部品の端子電極の酸化膜に含まれる金属の種類の違いによるサンプルの評価を行った。実施例２および５は端子電極の面Ｔａおよび面Ｔｂが酸化しており、面Ｔａ及び面Ｔｂへのはんだ広がりは生じず、実装面積の小さい端子電極として良好な構造体であり、電子回路モジュール部品において高密度化することができた。

一方、比較例３に示すサンプルは、実施例２および５と同様に面Ｔａおよび面Ｔｂの表面は酸化膜で覆われている。しかし、金属Ｓｎ膜と比べて速度は遅くなるが酸化Ｓｎ膜に対するはんだの濡れ上がりは生じるため、面Ｔａと面Ｔｂへのはんだ広がりが生じてしまう。そのため、実装面積の小さい端子電極を得ることができず、電子回路モジュール部品として高密度化できなかった。

（比較例５〜６）
端子電極の酸化膜に含まれる金属の種類を変え、かつ端子電極の全ての面に酸化膜を設けるため端子電極を酸化した以外は実施例２と同様に比較例４のサンプルを作製した。なお、比較例４のサンプルは表面層がＳｎを含有するため、Ｓｎ層の形成は行わなかった。
その結果を表４に示す。

表４より、次の結果が確認できた。本実施例においては、電子部品の端子電極表面の酸化膜に含まれる金属の種類を変え、端子電極の全ての面を酸化させたサンプルの評価を行った。比較例４に示すサンプルは、面Ｔａおよび面Ｔｂのはんだ広がりが生じ、高密度に実装した際にショート不良が生じてしまった。そのため実装面積の小さい端子電極を得ることができず、電子回路モジュール部品として高密度化できなかった。

（実施例６）
端子電極のいずれの面も酸化させずに、ＮｉＯのターゲットを用いて実装部分の表面以外の表面に酸化膜を形成した以外は、実施例２と同様にサンプルを作製した。結果を表５に示す。

表５より、次の結果が確認できた。本実施例においては、電子部品の端子電極は酸化させずに、ＮｉＯのターゲットを用いて実装部分の表面以外の表面に酸化膜を形成したサンプルの評価を行った。実施例６に示すサンプルはいずれの評価結果も良好であり、実装面積の小さい端子電極として良好な構造体であり、電子回路モジュール部品において高密度化することができた。

実施例１〜６によって得られた電子部品を電子部品の長手方向の部品間隔を狭めて実装した電子回路モジュール部品は、電子部品同士のショート等の不具合が生じず、高密度に実装することができた。

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

例えば、上述した実施形態では、本発明に係る電子回路モジュール部品における電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子回路モジュール部品における電子部品としては、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装チップ型電子部品が例示される。

本発明によれば、電子部品の実装面積を小さく高密度の電子回路モジュール部品できるため、高密度化が要求される電子機器への実装に活用することができる。

１・・・電子部品、２・・・素子本体（素体）、３・・・内部電極層、４・・・セラミック層、５・・・下地電極層、６・・・めっき層、６ａ・・・Ｎｉめっき層、６ｂ・・・Ｓｎめっき層、７・・・端子電極、８・・・はんだ、９・・・基板上のパッド、１０・・・プリント配線基板、１１・・・電子部品、１２・・・内部電極層、１３・・・セラミック層、１４・・・スルーホール電極、１５・・・外部接続用電極、２１、３１、４１・・・電子回路モジュール部品、２２、３２、４２・・・素子本体（素体）、２２ａ、３２ａ、４２ａ・・・実装面、２２ｂ、２２ｃ、３２ｂ、４２ｂ・・・側面、２３、３３、４３・・・内部電極層、２４、３４、４４・・・セラミック層、２５、３５、４５・・・端子電極、２５ａ、３５ａ、４５ａ・・・実装部分、２５ｂ、３５ｂ、４５ｂ・・・側面部分、３５Ａ、４５Ａ、５５Ａ・・・下地電極層、３５Ｂ、４５Ｂ、５５Ｂ・・・表面層、２６、３６、４６・・・酸化膜、４７・・・金属層、２９、３９、４９・・・電子部品、３０、４０、５０・・・基板、３０Ｆ、４０Ｆ、５０Ｆ・・・はんだ接合部、３０Ｐ、４０Ｐ、５０Ｐ・・・基板上の接合用パッド、Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ・・・面

Claims (2)

1. 基板と、実装面と複数の側面とを有する素体を備えた電子部品とをはんだにより接合してなる電子回路モジュール部品であって、
   前記電子部品は、前記実装面および前記複数の側面のうち一つの側面に形成された第一の端子電極と、前記実装面および前記複数の側面のうち他の側面に形成された第二の端子電極とを備え、
   前記側面に形成された部分である前記第一および第二の端子電極の側面部分の表面の少なくとも一部が酸化膜で覆われており、
   前記実装面に形成された部分である前記第一および第二の端子電極の実装部分と前記基板とがはんだにより接合されていることを特徴とする、電子回路モジュール部品。
2. 前記酸化膜表面から前記端子電極の側面部分の表面と前記酸化膜との境界までの厚みをＬ１とし、前記酸化膜表面からはんだと前記酸化膜との境界までの距離を実装面に対して垂直な方向から見た場合の厚みをＬ２としたとき、Ｌ１＜Ｌ２の特徴を有する請求項１に記載の電子回路モジュール部品。

Images