KR102166129B1 - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
KR102166129B1
KR102166129B1 KR1020180106590A KR20180106590A KR102166129B1 KR 102166129 B1 KR102166129 B1 KR 102166129B1 KR 1020180106590 A KR1020180106590 A KR 1020180106590A KR 20180106590 A KR20180106590 A KR 20180106590A KR 102166129 B1 KR102166129 B1 KR 102166129B1
Authority
KR
South Korea
Prior art keywords
layer
thickness
electrode
plating
ceramic capacitor
Prior art date
Application number
KR1020180106590A
Other languages
English (en)
Other versions
KR20190121175A (ko
Inventor
김병균
조지홍
이종호
박명준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180106590A priority Critical patent/KR102166129B1/ko
Priority to US16/197,734 priority patent/US11302478B2/en
Priority to CN202210943557.3A priority patent/CN115172051A/zh
Priority to CN201910144477.XA priority patent/CN110880416B/zh
Publication of KR20190121175A publication Critical patent/KR20190121175A/ko
Application granted granted Critical
Publication of KR102166129B1 publication Critical patent/KR102166129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

본 발명은, 유전체층 및 내부 전극을 포함하는 바디와, 상기 바디에 배치되는 외부 전극을 포함하며, 상기 외부 전극은, 상기 내부 전극과 연결되는 전극층; 및 상기 전극층 상에 순차적으로 배치된 Ni 도금층, Ni-Sn 금속간화합물층 및 Sn 도금층을 포함하는 도금부;를 포함하고, 상기 Ni-Sn 금속간화합물층의 두께는 0.1㎛ 이상인 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터{MULTI-LAYERED CERAMIC CAPACITOR}
본 발명은 적층 세라믹 커패시터에 관한 것이다.
적층 세라믹 커패시터(Multi-Layered Ceramic Capacitor, MLCC)는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 통신, 컴퓨터, 가전, 자동차 등의 산업에 사용되는 중요한 칩 부품이고, 특히, 휴대전화, 컴퓨터, 디지털 TV 등 각종 전기, 전자, 정보 통신 기기에 사용되는 핵심 수동 소자이다.
최근에는 모바일(mobile) 기기, 웨어러블(wearable) 기기 등의 수요가 증가함에 따라, 다양한 기후와 환경에서 사용할 수 있도록 적층 세라믹 커패시터의 내습 신뢰성을 확보하는 것에 대한 중요도가 높아지고 있다.
일반적으로 외부 전극의 전극층 상에 Ni 도금층 및 Sn 도금층을 도금하여 내습 신뢰성을 확보하고 있으나, 적층 세라믹 커패시터의 소형화 및 고용량화에 따라서 유전체층, 내부 전극 및 커버부의 두께가 얇아짐에 따라 내습 신뢰성을 보다 향상시킬 수 있는 방안이 필요한 실정이다.
본 발명의 일 목적은 내습 신뢰성이 우수한 적층 세라믹 커패시터를 제공하기 위함이다.
본 발명의 일 실시형태는 유전체층 및 내부 전극을 포함하는 바디와, 상기 바디에 배치되는 외부 전극을 포함하며, 상기 외부 전극은, 상기 내부 전극과 연결되는 전극층; 및 상기 전극층 상에 순차적으로 배치된 Ni 도금층, Ni-Sn 금속간화합물층 및 Sn 도금층을 포함하는 도금부;를 포함하고, 상기 Ni-Sn 금속간화합물층의 두께는 0.1㎛ 이상인 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시 형태에 따르면, Ni 도금층과 Sn 도금층 간의 계면에 0.1㎛ 이상의 두께를 가지는 Ni-Sn 금속간화합물층을 배치함으로써 내습 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I'선에 따른 단면도를 개략적으로 나타낸 도면이다.
도 3은 적층 세라믹 커패시터의 바디를 제작하기 위한 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 4는 Ni-Sn 금속간화합물층이 형성되지 않은 종래의 일반적인 도금부를 촬영한 사진이다.
도 5는 본 발명의 일 실시형태에 따라 Ni-Sn 금속간화합물층이 0.1㎛ 이상의 두께로 형성된 도금부 단면을 촬영한 사진이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I'선에 따른 단면도를 개략적으로 나타낸 도면이다.
도 3은 적층 세라믹 커패시터의 바디를 제작하기 위한 내부 전극이 인쇄된 세라믹 그린시트를 도시한 것이다.
도 4는 Ni-Sn 금속간화합물층이 형성되지 않은 종래의 일반적인 도금부를 촬영한 사진이다.
도 5는 본 발명의 일 실시형태에 따라 Ni-Sn 금속간화합물층이 0.1㎛ 이상의 두께로 형성된 도금부 단면을 촬영한 사진이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)와, 상기 바디에 배치되는 외부 전극(131, 132)을 포함하며, 상기 외부 전극은, 상기 내부 전극과 연결되는 전극층(131a, 132a); 및 상기 전극층 상에 순차적으로 배치된 Ni 도금층(131b1, 132b1), Ni-Sn 금속간화합물층(131b2, 132b2) 및 Sn 도금층(131b3, 132b3)을 포함하는 도금부(131b, 132b);를 포함하고, 상기 Ni-Sn 금속간화합물층(131b2, 132b2)의 두께는 0.1㎛ 이상이다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다. 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 유전체층(111)의 두께는 특별히 한정할 필요는 없다.
다만, 유전체층을 0.6㎛ 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.4㎛ 이하인 경우에는 내습 신뢰성이 저하될 우려가 있다.
하술하는 바와 같이 본 발명의 일 실시형태에 따라, 0.1㎛ 이상의 두께를 가지는 Ni-Sn 금속간화합물층(131b2, 132b2)을 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 사이에 배치시킴으로써 내습 신뢰성을 향상시킬 수 있기 때문에, 유전체층의 두께가 0.4㎛ 이하인 경우에도 충분한 내습 신뢰성을 확보할 수 있다.
따라서, 유전체층(111)의 두께가 0.4㎛ 이하인 경우에 본 발명에 따른 내습 신뢰성 향상 효과가 보다 현저해질 수 있다.
상기 유전체층(111)의 두께는 상기 제1 및 제2 내부전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
상기 유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 바디(110)의 폭 방향의 중앙부에서 절단한 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
이때, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112)를 포함할 수 있다.
커버부(112)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 커버부(112)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
커버부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
커버부(112)의 두께는 특별히 한정할 필요는 없다. 다만, 적층 세라믹 커패시터의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112)의 두께(tp)는 20㎛ 이하일 수 있으며, 이 경우 수분 침투 경로가 단축되기 때문에 내습신뢰성이 저하될 우려가 있다.
하술하는 바와 같이 본 발명의 일 실시형태에 따라, 0.1㎛ 이상의 두께를 가지는 Ni-Sn 금속간화합물층(131b2, 132b2)을 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 사이에 배치시킴으로써 내습 신뢰성을 향상시킬 수 있기 때문에, 커버부(112)의 두께(tp)가 20㎛ 이하인 경우에도 충분한 내습 신뢰성을 확보할 수 있다.
따라서, 커버부(112)의 두께(tp)가 20㎛ 이하인 경우에 본 발명에 따른 내습 신뢰성 향상 효과가 보다 현저해질 수 있다.
내부 전극(121, 122)은 유전체층과 교대로 적층되며, 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트(a)와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트(b)를 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 및 제2 내부 전극(121, 122)의 두께는 특별히 한정할 필요는 없다. 다만, 적층 세라믹 커패시터의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 제1 및 제2 내부 전극(121, 122)의 두께(te)는 0.4㎛ 이하일 수 있다.
제1 및 제2 내부 전극(121, 122)의 두께는 제1 및 제2 내부전극(121, 122)의 평균 두께를 의미할 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 바디(110)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향 단면(L-T 단면)을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 임의의 제1 및 제2 내부전극(121, 122)에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
외부 전극(131, 132)은 바디(110)에 배치되며, 전극층(131a, 132a) 및 도금부(131b, 132b)를 포함한다.
외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 연결되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
이때, 제1 및 제2 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에서 바디(110)의 제1 및 제2 면(1, 2) 중 일부까지 각각 연장되게 형성될 수 있다. 또한, 제1 및 제2 외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에서 바디의 제5 및 제6 면(5, 6) 중 일부까지 각각 연장되게 형성될 수 있다.
전극층(131a, 132a)은 바디(110)와 외부 전극(131, 132)을 기계적으로 접합시켜주는 역할을 하며, 내부 전극(121, 122)과 외부 전극(131, 132)을 전기적 및 기계적으로 접합시켜주는 역할을 한다.
전극층(131a, 132a)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있다.
예를 들어, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함하는 소성 전극이거나, 도전성 금속 및 베이스 수지를 포함하는 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 원자층 증착(Atomic Layer Deposition, ALD) 공법, 분자층 증착(Molecular Layer Deposition, MLD) 공법, 화학 기상 증착(Chemical Vapor Deposition, CVD) 공법, 스퍼터링(Sputtering) 공법 등을 이용하여 형성될 수도 있다.
다만, 전극층(131a, 132a)이 도전성 금속 및 글라스를 포함하는 소성 전극인 경우, 본 발명에 따른 내습 신뢰성 향상 효과가 보다 효과적일 수 있다.
전극층(131a, 132a)은 바디의 제3 면(3) 또는 제4 면(4)에 배치되는 접속부와, 상기 접속부에서 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 일부까지 연장되는 밴드부를 포함할 수 있으며, 전극층(131a, 132a)이 도전성 금속 및 글라스를 포함하는 소성 전극인 경우, 상기 접속부와 상기 밴드부가 만나는 코너부의 두께가 얇게 형성되거나, 바디(110)와 상기 밴드부 끝단 간의 들뜸 현상이 발생할 수 있어 내습 신뢰성이 특히 문제될 수 있기 때문이다.
글라스는 바디(110)와 외부 전극(131, 132)을 기계적으로 접합시켜주는 역할을 하며, 도전성 금속은 내부 전극(121, 122)과 외부 전극(131, 132)을 전기적 및 기계적으로 접합시켜주는 역할을 한다. 이때, 도전성 금속은 Cu일 수 있다.
도금부(131b, 132b)는 전극층 상에 순차적으로 배치된 Ni 도금층(131b1, 132b1), Ni-Sn 금속간화합물층(131b2, 132b2) 및 Sn 도금층(131b3, 132b3)을 포함하고, Ni-Sn 금속간화합물층(131b2, 132b2)의 두께는 0.1㎛ 이상이다.
Ni-Sn 금속간화합물(Intermetallic compound, IMC)층은 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 간의 결합력을 향상시키며, 내습 신뢰성을 향상시키는 역할을 한다.
Ni-Sn 금속간화합물층(131b2, 132b2) 두께가 0.1㎛ 미만인 경우에는 내습 신뢰성을 충분히 확보하지 못할 우려가 있다.
반면에, Ni-Sn 금속간화합물층(131b2, 132b2) 두께의 상한은 특별히 한정할 필요는 없으나, 너무 두꺼워지는 경우 적층 세라믹 커패시터의 부피가 커질 수 있으며, 단위 부피당 용량이 저하됨에 따라 소형화 및 고용량화에 불리할 수 있으므로 5㎛ 이하일 수 있다.
Ni-Sn 금속간화합물층(131b2, 132b2)을 형성하는 방법은 특별히 한정하지는 않으나, 예를 들어 Sn-Ni 금속간화합물층(131b2, 132b2)은 별도의 열처리 또는 리플로우(Reflow) 시 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 간의 계면에서 Sn과 Ni가 상호 확산함에 따라 형성된 것일 수 있다.
Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 각각은 종래의 일반적인 도금부에 해당할 수 있으며, 특별히 한정하지 않는다. 다만, Sn-Ni 금속간화합물층이 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3) 간의 계면에서 Sn과 Ni가 상호 확산함에 따라 형성될 경우, 종래의 일반적인 도금부에 비하여 Ni 도금층(131b1, 132b1)과 Sn 도금층(131b3, 132b3)의 두께가 다소 얇아질 수 있다. 예를 들어, Ni 도금층(131b1, 132b1) 두께는 0.5~10㎛이고, Sn 도금층(131b3, 132b3) 두께는 0.5~10㎛일 수 있다.
하기 표 1 내지 표 3은 Ni-Sn 금속간화합물층(Ni-Sn IMC층)에 의한 내습 신뢰성 향상 효과를 확인하기 위한 실험 결과이다.
표 1은 유전체층 및 Ni-Sn 금속간화합물층의 두께를 변화시켜 내습 신뢰성을 평가한 것이다.
표 2는 내부 전극 및 Ni-Sn 금속간화합물층의 두께를 변화시켜 내습 신뢰성을 평가한 것이다.
표 3은 커버부 및 Ni-Sn 금속간화합물층의 두께를 변화시켜 내습 신뢰성을 평가한 것이다.
유전체층(111), 내부 전극(121, 122) 및 커버부(112)가 하기 표 1 내지 표 3에 기재된 두께를 가지도록 바디를 준비한 후, 상기 바디의 길이 방향 양면에 Cu 분말 및 글라스(glass)를 포함하는 페이스트를 도포한 후 소성하여 전극층을 형성하였다. 그 후, 전극층 상에 Ni 도금층 및 Sn 도금층을 형성하고, 하기 표 1 내지 표 3에 기재된 두께를 가지는 Ni-Sn 금속간화합물층을 형성하였다.
그 후, 각각 400개의 샘플에 대하여 내습 신뢰성 시험을 실시하여 그 결과를 하기 표 1 내지 표 3에 기재하였다.
내습 신뢰성 시험은 온도 85 ℃, 상대 습도 85%의 환경 하에서 400개의 샘플에 대해서 기준 전압을 6시간 인가하여 절연 저항치가 1.0E+5 이하로 열화된 샘플을 불량으로 판정하였으며, 불량이 발생한 샘플 개수를 하기 표 1 내지 표 3에 기재하였다.
시험번호 유전체층
두께
(㎛)		 내부 전극
두께
(㎛)		 커버부
두께
(㎛)		 Ni-Sn
IMC층 두께
(㎛)		 내습
신뢰성
불량수
1 0.6 0.5 35 0 0/400
2 0.5 0.5 35 0 0/400
3 0.45 0.5 35 0 0/400
4 0.42 0.5 35 0 0/400
5 0.4 0.5 35 0 3/400
6 0.38 0.5 35 0 5/400
7 0.4 0.5 35 0.05 0/400
8 0.38 0.5 35 0.05 2/400
9 0.4 0.5 35 0.1 0/400
10 0.38 0.5 35 0.1 0/400
11 0.4 0.5 35 0.2 0/400
12 0.38 0.5 35 0.2 0/400
13 0.4 0.5 35 0.5 0/400
14 0.38 0.5 35 0.5 0/400
15 0.4 0.5 35 1 0/400
16 0.38 0.5 35 1 0/400
17 0.4 0.5 35 3 0/400
18 0.38 0.5 35 3 0/400
유전체층 두께가 0.4㎛ 초과인 시험번호 1~4는 Ni-Sn 금속간화합물층이 존재하지 않더라도 내습 신뢰성이 우수한 것을 확인할 수 있다.
그러나, 유전체층 두께가 0.4㎛ 이하이고, Ni-Sn 금속간화합물층이 존재하지 않는 시험번호 5 및 6은 내습 신뢰성 불량이 발생하였다.
또한, 유전체층 두께가 0.4㎛ 이하이고, Ni-Sn 금속간화합물층 두께가 0.1㎛ 미만인 시험번호 8에서도 내습 신뢰성 불량이 발생하였다.
따라서, 유전체층 두께가 0.4㎛ 이하에서 내습 신뢰성을 안정적으로 확보하기 위해서는 Ni-Sn 금속간화합물층 두께가 0.1㎛ 이상이어야 한다는 것을 확인할 수 있다.
시험번호 유전체층
두께
(㎛)		 내부 전극
두께
(㎛)		 커버부
두께
(㎛)		 Ni-Sn
IMC층 두께
(㎛)		 내습
신뢰성
불량수
19 0.5 0.6 35 0 0/400
20 0.5 0.5 35 0 0/400
21 0.5 0.45 35 0 0/400
22 0.5 0.42 35 0 0/400
23 0.5 0.4 35 0 1/400
24 0.5 0.38 35 0 1/400
25 0.5 0.4 35 0.05 0/400
26 0.5 0.38 35 0.05 0/400
27 0.5 0.4 35 0.1 0/400
28 0.5 0.38 35 0.1 0/400
29 0.5 0.4 35 0.2 0/400
30 0.5 0.38 35 0.2 0/400
31 0.5 0.4 35 0.5 0/400
32 0.5 0.38 35 0.5 0/400
33 0.5 0.4 35 1 0/400
34 0.5 0.38 35 1 0/400
35 0.5 0.4 35 3 0/400
36 0.5 0.38 35 3 0/400
내부 전극 두께가 0.4㎛ 초과인 시험번호 19~22는 Ni-Sn 금속간화합물층이 존재하지 않더라도 내습 신뢰성이 우수한 것을 확인할 수 있다.
그러나, 내부 전극 두께가 0.4㎛ 이하이고, Ni-Sn 금속간화합물층이 존재하지 않는 시험번호 23 및 24는 내습 신뢰성 불량이 발생하였다.
시험번호 유전체층
두께
(㎛)		 내부 전극
두께
(㎛)		 커버부
두께
(㎛)		 Ni-Sn
IMC층 두께
(㎛)		 내습
신뢰성
불량수
37 0.5 0.5 35 0 0/400
38 0.5 0.5 25 0 0/400
39 0.5 0.5 20 0 2/400
40 0.5 0.5 15 0 3/400
41 0.5 0.5 20 0.05 0/400
42 0.5 0.5 15 0.05 1/400
43 0.5 0.5 20 0.1 0/400
44 0.5 0.5 15 0.1 0/400
45 0.5 0.5 20 0.2 0/400
46 0.5 0.5 15 0.2 0/400
47 0.5 0.5 20 0.5 0/400
48 0.5 0.5 15 0.5 0/400
49 0.5 0.5 20 1 0/400
50 0.5 0.5 15 1 0/400
51 0.5 0.5 20 3 0/400
52 0.5 0.5 15 3 0/400
커버부 두께가 20㎛ 초과인 시험번호 37 및 38은 Ni-Sn 금속간화합물층이 존재하지 않더라도 내습 신뢰성이 우수한 것을 확인할 수 있다.
그러나, 커버부 두께가 20㎛ 이하이고, Ni-Sn 금속간화합물층이 존재하지 않는 시험번호 39 및 40은 내습 신뢰성 불량이 발생하였다.
또한, 커버부 두께가 20㎛ 이하이고, Ni-Sn 금속간화합물층 두께가 0.1㎛ 미만인 시험번호 42에서도 내습 신뢰성 불량이 발생하였다.
따라서, 커버부 두께가 20㎛ 이하에서 내습 신뢰성을 안정적으로 확보하기 위해서는 Ni-Sn 금속간화합물층 두께가 0.1㎛ 이상이어야 한다는 것을 확인할 수 있다.
도 4는 Ni-Sn 금속간화합물층이 형성되지 않은 종래의 일반적인 도금부를 촬영한 사진이다.
도 5는 본 발명의 일 실시형태에 따라 Ni-Sn 금속간화합물층이 0.1㎛ 이상의 두께로 형성된 도금부 단면을 촬영한 사진이다.
종래의 일반적인 도금부(31b)는 도 4에 도시된 바와 같이, 전극층(131a) 상에 Ni 도금층(31b1) 및 Sn 도금층(31b3)이 순차적으로 배치되는 형태이다.
반면에, 본 발명의 일 실시형태에 따른 도금부(131b)는 도 5에 도시된 바와 같이, 전극층(131a) 상에 Ni 도금층(131b1), Ni-Sn 금속간화합물층(131b2) 및 Sn 도금층(131b3)이 순차적으로 배치되는 형태이다.
한편, 전극층과 Ni 도금층 간의 계면에 배치되는 Sn 도금층을 추가로 포함할 수 있다. Sn은 도금 시 횡 방향으로 성장하며 연성이 우수하기 때문에, 전극층과 Ni 도금층 간의 계면에 배치되는 Sn 도금층은 Ni 도금층의 도금 끊김 현상을 억제하는 역할을 수행할 수 있다.
또한, 전극층과 Ni 도금층 간의 계면에 배치되는 Sn 도금층의 두께는 0.3~1㎛일 수 있다.
전극층과 Ni 도금층 간의 계면에 배치되는 Sn 도금층의 두께가 0.3㎛ 미만일 경우에는 Ni 도금층의 도금 끊김을 억제하는 효과가 불충분할 수 있으며, 1㎛ 초과인 경우에는 외부 전극이 두꺼워지기 때문에 적층 세라믹 커패시터의 부피가 커질 수 있으며, 단위 부피당 용량이 저하됨에 따라 소형화 및 고용량화에 불리할 수 있다.
또한, 전극층과 상기 Ni 도금층 간의 계면에 배치되는 Cu-Ni 금속간화합물층을 추가로 포함할 수 있다. Cu-Ni 금속간화합물층은 Ni-Sn 금속간화합물층(131b2)을 형성하기 위한 별도의 열처리 또는 리플로우(Reflow) 시 전극층에 포함된 Cu와 Ni 도금층의 Ni이 상호 확산함에 따라 형성된 것일 수 있다
한편, 적층 세라믹 커패시터(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0402(0.4mm×0.2mm) 사이즈 이하의 적층 세라믹 커패시터에서 본 발명에 따른 내습 신뢰성 향상 효과가 보다 현저해질 수 있다.
따라서, 바디의 제3 및 제4 면 간의 거리를 L, 상기 제5 및 제6 면 간의 거리를 W라고 정의할 때, 상기 L은 0.4mm 이하이고, 상기 W는 0.2mm 이하일 수 있다.
즉, 0402(0.4mm×0.2mm) 사이즈 이하의 적층 세라믹 커패시터일 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 바디
111: 유전체층
121, 122: 내부 전극
130, 140: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금부
131b1, 132b1: Ni 도금층
131b2, 132b2: Ni-Sn 금속간화합물층
131b3, 132b3: Sn 도금층

Claims (10)

  1. 유전체층 및 내부 전극을 포함하는 바디와, 상기 바디에 배치되는 외부 전극을 포함하며,
    상기 외부 전극은,
    상기 내부 전극과 연결되는 전극층; 및
    상기 전극층 상에 순차적으로 배치된 Ni 도금층, Ni-Sn 금속간화합물층 및 Sn 도금층을 포함하는 도금부;를 포함하고,
    상기 유전체층의 두께는 0.4㎛ 이하이고, 상기 Ni-Sn 금속간화합물층의 두께는 0.1㎛ 이상 5㎛ 이하인
    적층 세라믹 커패시터.
  2. 삭제
  3. 제1항에 있어서,
    상기 전극층은 도전성 금속 및 글라스를 포함하는
    적층 세라믹 커패시터.
  4. 제3항에 있어서,
    상기 도전성 금속은 Cu인
    적층 세라믹 커패시터.
  5. 제4항에 있어서,
    상기 전극층과 상기 Ni 도금층 간의 계면에 배치되는 Cu-Ni 금속간화합물층을 추가로 포함하는
    적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 전극층과 상기 Ni 도금층 간의 계면에 배치되는 Sn 도금층을 추가로 포함하는
    적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 전극층과 상기 Ni 도금층 간의 계면에 배치되는 Sn 도금층의 두께는 0.3~1㎛인
    적층 세라믹 커패시터.
  8. 제1항에 있어서,
    상기 Ni 도금층 두께는 0.5~10㎛이고, 상기 Sn 도금층 두께는 0.5~10㎛인
    적층 세라믹 커패시터.
  9. 제1항에 있어서,
    상기 내부 전극의 두께는 0.4㎛ 이하인
    적층 세라믹 커패시터.
  10. 제1항에 있어서,
    상기 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 커버부의 두께는 20㎛ 이하인
    적층 세라믹 커패시터.
KR1020180106590A 2018-09-06 2018-09-06 적층 세라믹 커패시터 KR102166129B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180106590A KR102166129B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 커패시터
US16/197,734 US11302478B2 (en) 2018-09-06 2018-11-21 Multilayer ceramic capacitor
CN202210943557.3A CN115172051A (zh) 2018-09-06 2019-02-27 多层陶瓷电容器
CN201910144477.XA CN110880416B (zh) 2018-09-06 2019-02-27 多层陶瓷电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180106590A KR102166129B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 커패시터

Publications (2)

Publication Number Publication Date
KR20190121175A KR20190121175A (ko) 2019-10-25
KR102166129B1 true KR102166129B1 (ko) 2020-10-15

Family

ID=68421240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180106590A KR102166129B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 커패시터

Country Status (3)

Country Link
US (1) US11302478B2 (ko)
KR (1) KR102166129B1 (ko)
CN (2) CN115172051A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210091483A (ko) * 2020-01-14 2021-07-22 삼성전기주식회사 적층 세라믹 전자부품
CN111732455B (zh) * 2020-06-30 2022-05-31 苏州蓝晶研材料科技有限公司 一种双锡层陶瓷导电材料及其制备方法
KR20230027853A (ko) * 2021-08-20 2023-02-28 삼성전기주식회사 도전성 페이스트 및 이를 이용한 적층형 세라믹 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683542B1 (ko) * 2004-03-31 2007-02-15 티디케이가부시기가이샤 적층 세라믹 컨덴서

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943380B2 (ja) 1991-04-17 1999-08-30 松下電器産業株式会社 積層セラミックコンデンサとその製造方法
JP3475910B2 (ja) * 2000-05-24 2003-12-10 株式会社村田製作所 電子部品、電子部品の製造方法および回路基板
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP5093351B2 (ja) 2008-07-29 2012-12-12 株式会社村田製作所 積層セラミックコンデンサ
JP5516501B2 (ja) * 2011-05-13 2014-06-11 株式会社村田製作所 電子部品
KR20130049296A (ko) * 2011-11-04 2013-05-14 삼성전기주식회사 적층 세라믹 전자부품의 제조방법
KR101635133B1 (ko) * 2012-01-23 2016-06-30 가부시키가이샤 무라타 세이사쿠쇼 전자부품 및 그 제조방법
KR20130111000A (ko) 2012-03-30 2013-10-10 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
US9320146B2 (en) * 2012-08-09 2016-04-19 Tdk Corporation Electronic circuit module component
KR101462754B1 (ko) 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
JP6201900B2 (ja) * 2013-08-20 2017-09-27 株式会社村田製作所 セラミック電子部品
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2016058719A (ja) * 2014-09-09 2016-04-21 株式会社村田製作所 積層セラミックコンデンサ
JP6441961B2 (ja) * 2014-12-19 2018-12-19 京セラ株式会社 積層型コンデンサおよび実装構造体
US9892854B2 (en) * 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6524734B2 (ja) * 2015-03-19 2019-06-05 株式会社村田製作所 電子部品およびこれを備えた電子部品連
KR102202488B1 (ko) * 2015-07-06 2021-01-13 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP6745700B2 (ja) 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101933415B1 (ko) * 2016-11-23 2018-12-28 삼성전기 주식회사 커패시터 및 그의 제조 방법
KR20180064349A (ko) * 2018-05-30 2018-06-14 삼성전기주식회사 적층 세라믹 커패시터 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683542B1 (ko) * 2004-03-31 2007-02-15 티디케이가부시기가이샤 적층 세라믹 컨덴서

Also Published As

Publication number Publication date
US20200082984A1 (en) 2020-03-12
CN110880416B (zh) 2022-08-26
CN110880416A (zh) 2020-03-13
KR20190121175A (ko) 2019-10-25
CN115172051A (zh) 2022-10-11
US11302478B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US10163568B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20140043724A1 (en) Multilayer ceramic electronic part and fabricating method thereof
KR102070235B1 (ko) 커패시터 부품
KR102076153B1 (ko) 적층형 커패시터
US9336951B2 (en) Multilayer ceramic capacitor and board for mounting the same
KR102166129B1 (ko) 적층 세라믹 커패시터
US20120147517A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190121200A (ko) 적층 세라믹 전자부품
US11776746B2 (en) Multilayer capacitor
US11664164B2 (en) Multilayer electronic component
US20140098454A1 (en) Multilayered ceramic electronic component and method of manufacturing the same
KR102099775B1 (ko) 적층 세라믹 커패시터
CN110660586B (zh) 多层陶瓷电容器
KR102538893B1 (ko) 적층 세라믹 커패시터
KR102076148B1 (ko) 적층형 커패시터
KR102133392B1 (ko) 적층형 커패시터
US20230215650A1 (en) Multilayer electronic component
CN116246885A (zh) 多层电子组件
KR20220040918A (ko) 적층형 커패시터 및 그 실장 기판
KR20230008405A (ko) 커패시터 부품 및 커패시터 부품의 제조 방법
CN116266502A (zh) 陶瓷电子组件

Legal Events

Date Code Title Description
G15R Request for early publication
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right