KR20140039016A - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents

적층 세라믹 커패시터 및 그 실장 기판 Download PDF

Info

Publication number
KR20140039016A
KR20140039016A KR1020140023639A KR20140023639A KR20140039016A KR 20140039016 A KR20140039016 A KR 20140039016A KR 1020140023639 A KR1020140023639 A KR 1020140023639A KR 20140023639 A KR20140023639 A KR 20140023639A KR 20140039016 A KR20140039016 A KR 20140039016A
Authority
KR
South Korea
Prior art keywords
ceramic
conductive layer
layer
main
normal
Prior art date
Application number
KR1020140023639A
Other languages
English (en)
Inventor
안영규
김현태
이교광
김진
임휘근
이병화
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140023639A priority Critical patent/KR20140039016A/ko
Publication of KR20140039016A publication Critical patent/KR20140039016A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • Y02P70/611

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 번갈아 배치되며, 서로 오버랩되는 제1 및 제2 몸체부와 상기 제1 및 제2 몸체부에서 상기 세라믹 본체의 일 면을 통해 노출되도록 연장 형성된 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 일 면에 상기 제1 및 제2 리드부와 각각 접속되게 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 일 면으로부터 순서대로 적층되며, 상기 제1 및 제2 리드부 중 하나에서 상기 세라믹 본체의 일 면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 및 그 실장 기판{Multi-layered ceramic capacitor and board for mounting the same}

본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.

세라믹 재료를 사용하는 전자부품으로 커패시터, 인턱터, 압전 소자, 바리스터 또는 서미스터 등이 있다.

이러한 세라믹 전자부품 중 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이한 장점을 갖는다.

이러한 적층 세라믹 커패시터는 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 또는 휴대폰 등 여러 전자 제품의 기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용되는 용도 및 용량에 따라 다양한 크기와 적층 형태를 가진다.

특히, 최근에는 전자 제품이 소형화됨에 따라 이러한 전자 제품에 사용되는 적층 세라믹 커패시터도 초소형화 및 초고용량화가 요구되고 있다.

이에 제품의 초소형화를 위해 유전체층 및 내부 전극의 두께를 얇게 하고, 초고용량화를 위해서 많은 수의 유전체층을 적층한 적층 세라믹 커패시터가 제조되고 있다.

이때, 내부 전극이 노출되는 면에서 외부 전극의 얇고 치밀도가 낮은 부분을 통해 도금액이 침투하여 내습 및 고온부하 등의 신뢰성 저하의 문제점이 발생할 수 있다.

국내공개특허 제2009-0117686호

당 기술 분야에서는, 적층 세라믹 커패시터의 ESL 특성을 낮게 유지하면서 신뢰성 저하를 방지할 수 있는 새로운 방안이 요구되어 왔다.

본 발명의 일 측면은, 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부 사이에 이격되게 형성된 제3 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층; 상기 액티브층의 양 측면에 형성된 커버층; 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및 상기 세라믹 본체의 제1 주면에 상기 제1 및 제2 외부 전극으로부터 이격되게 형성되며, 상기 제3 리드부와 접속된 제3 외부 전극; 을 포함하며, 상기 제1 내지 제3 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며, 상기 제1 내지 제3 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터를 제공한다.

본 발명의 일 실시 예에서, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제2 주면으로 노출된 제4 및 제5 리드부를 가지며, 상기 제2 내부 전극은 상기 세라믹 본체의 제2 주면으로 노출되되 상기 제4 및 제5 리드부 사이에 이격되게 형성된 제6 리드부를 가지며, 상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제4 및 제5 리드부와 각각 접속된 제4 및 제5 외부 전극; 및 상기 세라믹 본체의 제2 주면에 상기 제4 및 제5 외부 전극으로부터 이격되게 형성되며, 상기 제6 리드부와 접속된 제6 외부 전극; 을 더 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 제4 내지 제6 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제2 주면으로부터 순서대로 적층되며, 상기 제4 내지 제6 리드부 중 하나에서 상기 세라믹 본체의 제2 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족할 수 있다.

본 발명의 일 실시 예에서, 상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족할 수 있다.

본 발명의 다른 측면은, 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부와 엇갈리게 형성된 제3 및 제4 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층; 상기 액티브층의 양 측면에 형성된 커버층; 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제3 및 제4 리드부와 각각 접속된 제3 및 제4 외부 전극; 을 포함하며, 상기 제1 내지 제4 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며, 상기 제1 내지 제4 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터를 제공한다.

본 발명의 일 실시 예에서, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제2 주면으로 노출된 제5 및 제6 리드부를 가지며, 상기 제2 내부 전극은 상기 세라믹 본체의 제2 주면으로 노출되되 상기 제5 및 제6 리드부와 엇갈리게 형성된 제7 및 제8 리드부를 가지며, 상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제5 및 제6 리드부와 각각 접속된 제5 및 제6 외부 전극; 및 상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제7 및 제8 리드부와 각각 접속된 제7 및 제8 외부 전극; 을 더 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 제5 내지 제8 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제2 주면으로부터 순서대로 적층되며, 상기 제5 내지 제8 리드부 중 하나에서 상기 세라믹 본체의 제2 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족할 수 있다.

본 발명의 일 실시 예에서, 상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족할 수 있다.

본 발명의 또 다른 측면은, 상부에 복수의 전극 패드를 갖는 기판; 및 상기 기판의 상기 전극 패드 위에 실장된 상기 적층 세라믹 커패시터; 를 포함하는 적층 세라믹 커패시터의 실장 기판을 제공한다.

본 발명의 일 실시 형태에 따르면, 내부 전극의 리드부가 실장 면에 위치하도록 하여 전류 루프(current loop)의 면적을 감소시켜서 ESL을 저감시키고, 외부 전극을 통한 도금액 침투를 방지하여 신뢰성 저하를 방지할 수 있는 효과가 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 세라믹 본체와 제2 주면을 통해 노출된 리드부를 나타낸 사시도이다.
도 3은 도 2의 분해사시도이다.
도 4는 도 1의 측단면도이다.
도 5는 도 4의 A 부분을 확대하여 나타낸 측단면도이다.
도 6은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 7은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 분해사시도이다.
도 8은 도 6의 측단면도이다.
도 9는 도 1의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이다.
도 10은 도 9의 측단면도이다.

본 발명의 실시 예에 따른 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 번갈아 배치되며, 서로 오버랩되는 제1 및 제2 몸체부와 상기 제1 및 제2 몸체부에서 상기 세라믹 본체의 일 면을 통해 노출되도록 연장 형성된 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 일 면에 상기 제1 및 제2 리드부와 각각 접속되게 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 일 면으로부터 순서대로 적층되며, 상기 제1 및 제2 리드부 중 하나에서 상기 세라믹 본체의 일 면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족할 수 있다.

또한, 상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.

도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.

본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.

적층 세라믹 커패시터

도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 세라믹 본체와 제2 주면을 통해 노출된 리드부를 나타낸 사시도이고, 도 3은 도 2의 분해사시도이고, 도 4는 도 1의 측단면도이다.

도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 복수의 유전체층(111)이 폭 방향으로 적층된 세라믹 본체(110)와, 복수의 제1 및 제2 내부 전극(120, 130)을 포함하는 액티브층과, 상기 액티브층의 양 측면에 형성된 커버층(112, 113)과, 제1 내지 제6 외부 전극(141-146)을 포함한다.

본 실시 형태의 적층 세라믹 커패시터(100)는 총 3개의 외부 단자를 갖는 일명 3단자 커패시터로 볼 수 있다.

세라믹 본체(110)는 복수의 유전체층(111)을 폭 방향으로 적층한 다음 소성하여 형성되며, 형상에 특별히 제한은 없지만 도시된 바와 같이 육면체 형상일 수 있다.

세라믹 본체(110)의 각 면을 정의하면, 서로 마주보는 두께 방향의 제1 주면(S1) 및 제2 주면(S2)과, 제1 주면(S1) 및 제2 주면(S2)을 연결하며 서로 마주보는 폭 방향의 제1 측면(S5) 및 제2 측면(S6)과, 서로 마주보는 길이 방향의 제1 단면(S3) 및 제2 단면(S4)으로 정의할 수 있다.

이하, 본 실시 형태에서, 적층 세라믹 커패시터(100)의 실장 면은 세라믹 본체(110)의 제1 주면(S1)으로 함께 정의하여 설명하기로 한다.

다만, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.

세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.

이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서 복수의 내부 전극을 갖는 액티브층과, 마진부로서 상기 액티브층의 제1 및 제2 측면에 형성된 커버층(112, 113)으로 구성될 수 있다.

상기 액티브층은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(120, 130)을 폭 방향으로 번갈아 적층하여 형성될 수 있다.

이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.4 내지 3.0 ㎛이 되도록 구성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.

또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.

이때, 유전체층(111)의 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으며, 예를 들어 400 nm 이하로 조절될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.

또한, 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 제1 및 제2 측면(S5, S6)에 각각 폭 방향으로 더 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(120, 130)의 손상을 방지하는 역할을 수행할 수 있다.

제1 및 제2 내부 전극(120, 130)은 서로 다른 극성을 갖는 전극으로서, 세라믹 본체(110)의 내부에 형성되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.

이때, 제1 및 제2 내부 전극(120, 130)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.

이러한 제1 및 제2 내부 전극(120, 130)은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 몸체부 및 상기 몸체부의 일부가 연장되어 세라믹 본체(110)의 외부로 노출되는 리드부를 포함한다.

상기 리드부는 특별히 제한되는 것은 아니나, 예를 들어 상기 용량부의 길이에 비하여 더 짧은 길이를 가질 수 있다.

또한, 제1 및 제2 내부 전극(120, 130)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 제1 및 제2 내부 전극(120, 130)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트 등을 사용하여 형성될 수 있다.

또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

본 실시 형태에서, 제1 내부 전극(120)은 길이 방향으로 서로 이격되며 세라믹 본체(110)의 제1 주면(S1)으로 노출된 제1 및 제2 리드부(121, 122)를 가지며, 제1 및 제2 단면(S3, S4)으로부터 일정거리 이격되게 형성된다.

그리고, 제2 내부 전극(130)은 세라믹 본체(110)의 제1 주면(S1)으로 노출되되 제1 및 제2 리드부(121, 122) 사이에 각각 일정거리 이격되어 형성된 제3 리드부(131)를 가지며, 제1 및 제2 단면(S3, S4)으로부터 일정거리 이격되어 형성된다.

한편, 제1 내부 전극(120)은 길이 방향으로 서로 이격되며 세라믹 본체(110)의 제2 주면(S2)으로 노출된 제4 및 제5 리드부(123, 124)를 가질 수 있다.

제2 내부 전극(130)은 세라믹 본체(110)의 제2 주면(S2)으로 노출되되 제4 및 제5 리드부(123, 124) 사이에 각각 일정거리 이격되게 형성된 제6 리드부(132)를 가질 수 있다.

이 경우, 적층 세라믹 커패시터(100)가 상하 대칭 구조로 이루어져 기판에 실장시 실장 면을 반대로 하여 발생하는 불량을 방지할 수 있다.

일반적인 적층 세라믹 전자 부품은 세라믹 본체의 길이 방향으로 서로 마주 보는 양 단면에 외부 전극이 배치되어 있을 수 있다.

이 경우 외부 전극에 교류 인가시 전류의 경로가 길기 때문에 전류 루프가 더 크게 형성될 수 있으며, 유도 자기장의 크기가 커져 인덕턴스가 증가할 수 있다.

상기의 문제를 해결하기 위하여, 본 발명의 일 실시 형태에 따르면 전류의 경로 길이를 감소시키기 위해 세라믹 본체(110)의 두께 방향으로 서로 마주 보는 제1 또는 제2 주면(S1, S2)에 제1 내지 제6 외부 전극(141-146)이 배치된다. 따라서, 전류 루프의 면적을 감소시켜 ESL을 줄일 수 있다.

제1 및 제2 외부 전극(141, 142)은 세라믹 본체(110)의 제1 주면(S1)에 길이 방향으로 서로 이격되게 형성되고 제1 및 제2 리드부(121, 122)와 각각 접속되어 전기적으로 연결된다.

제3 외부 전극(143)은 세라믹 본체(110)의 제1 주면(S1)에 제1 및 제2 외부 전극(141, 142)으로부터 각각 일정거리 이격되게 형성되고 제3 리드부(131)와 접속되어 전기적으로 연결된다.

한편, 적층 세라믹 커패시터(100)는 상하 대칭구조로 형성될 수 있다.

이 경우, 세라믹 본체(110)의 제2 주면(S2)에는 길이 방향으로 서로 이격되며 제4 및 제5 리드부(123, 124)와 각각 접속되어 전기적으로 연결된 제4 및 제5 외부 전극(144, 145)이 형성될 수 있다.

또한, 세라믹 본체(110)의 제2 주면(S2)에는 제4 및 제5 외부 전극(144, 145)으로부터 각각 일정거리 이격되며 제6 리드부(132)와 접속되어 전기적으로 연결된 제6 외부 전극(146)이 형성될 수 있다.

위와 같은 구조를 갖는 적층 세라믹 커패시터(100)는, 제1 내지 제6 외부 전극(141-146) 간의 길이가 작아서 전류 경로가 작고 전류 루프가 감소하게 되어 적층 세라믹 커패시터(100)의 ESL을 저감시킬 뿐만 아니라 ESL 산포를 개선하여 칩의 임피던스 특성을 향상시킬 수 있는 효과가 있다.

또한, 제1 내지 제6 외부 전극(141-146)은 정전 용량 형성을 위하여 제1 및 제2 내부 전극(120, 130)의 각각 대응되는 리드부와 전기적으로 연결되며, 필요시 세라믹 본체(110)의 제1 및 제2 측면(S5, S6)의 일부까지 연장하여 측면 밴드를 형성할 수 있다.

본 실시 형태에서, 제1 내지 제6 외부 전극(141-146)은 3중 층 구조로 형성되며, 각각의 대응되는 내부 전극의 리드부와 접속되어 전기적으로 연결되는 제1 내지 제6 도전층(141a-146a)과, 제1 내지 제6 도전층(141a-146a)을 덮도록 형성된 니켈(Ni) 도금층(141b-146b)과, 제1 내지 제6 니켈 도금층(141b-146b)을 덮도록 형성된 주석(Sn) 도금층(141c-146c)을 포함한다.

제1 내지 제6 도전층(141a-146a)은 제1 및 제2 내부 전극(120, 130)과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어 구리(Cu), 은(Ag) 및 니켈(Ni) 등의 금속 분말로 형성될 수 있으며, 이러한 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.

도 5는 도 4의 A 부분을 확대하여 나타낸 측단면도이다.

본 실시 형태에서는 제1 리드부(121)와 제1 리드부(121)에 접속된 제1 외부 전극(141)을 일 예로 들어 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니다. 이하 설명하는 수치 한정 사항은 제2 내지 제5 리드부와 이 각각의 리드부에 접속되어 전기적으로 연결되는 제2 내지 제6 외부 전극에도 동일하게 적용될 수 있으며, 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략한다.

도 5를 참조하면, 제1 리드부(121)에서 세라믹 본체(110)의 제1 주면(S1)으로 노출되는 최외각 부분을 P로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a), 니켈 도금층(141b) 및 주석 도금층(141c)의 전체 두께를 a로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a)의 두께를 b로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 니켈 도금층(141b)의 두께를 c로 규정한다.

여기서, 법선(L)은 상기 P에서 전도층과 니켈 도금층의 경계 면을 이루는 곡선 위의 한 점에서의 접평면(T)에 수직인 직선을 의미한다.

그리고, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a)에 존재하는 포어(pore)들(bp1, bp2)의 두께의 합을 bp로 규정한다. 본 실시 형태에서는 해당하는 포어가 2개인 것으로 도시되어 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a)에 존재하는 포어의 개수는 1개이거나 또는 3개 이상일 수 있다.

본 실시 형태에서는 전체 외부 전극 두께(a) 중 내부 전극과 직접 연결되는 도전층(b)의 포어들(bp)을 제외한 실두께(금속부분만의 두께)의 비인 (b-bp)/a가, 0.264≤(b-bp)/a≤0.638의 범위를 만족한다.

상기 (b-bp)/a의 비가 작을수록 상기 외부 전극의 실두께가 작아지게 되므로 니켈 도금층을 도금할 때 도금액이 내부 전극으로 침투할 가능성이 커져 신뢰성 저하의 가능성이 높아지게 된다.

또한, 내부 전극과 직접 연결되는 도전층 두께(b)와 니켈 도금층의 두께(c)의 비인 c/b가 0.930≤c/b≤5.391의 범위를 만족할 수 있다.

상기 c/b가 커질수록 도전층의 두께는 얇아지고 니켈 도금층의 두께는 두꺼워지므로 니켈 도금층을 도금할 때 도금액이 내부 전극으로 침투할 가능성이 커져 신뢰성 저하의 가능성이 높아지게 된다.

도 6은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 7은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터의 내부 전극 구조를 나타낸 분해사시도이고, 도 8은 도 6의 측단면도이다.

도 6 내지 도 8을 참조하면, 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터(100)는, 세라믹 본체(1100) 내부에서 유전체층(1110)을 사이에 두고 복수의 제1 및 제2 내부 전극(1200, 1300)이 번갈아 형성된다. 도면부호 1120, 1130은 커버층을 나타낸다.

제1 내부 전극(1200)은 길이 방향으로 서로 이격되며 세라믹 본체의 제1 주면(S1)으로 노출된 제1 및 제2 리드부(1210, 1220)를 가지며 제1 및 제2 단면(S3, S4)으로부터 이격되게 형성될 수 있다.

또한, 제2 내부 전극(1300)은 세라믹 본체(1100)의 제1 주면(S1)으로 노출되되 제1 및 제2 리드부(1210, 1220)와 길이 방향으로 엇갈리며 오버랩되지 않게 형성된 제3 및 제4 리드부(1310, 1320)를 가지며 제1 및 제2 단면(S3, S4)으로부터 이격되게 형성될 수 있다.

제1 및 제2 외부 전극(1410, 1420)은 세라믹 본체(1110)의 제1 주면(S1)에 길이 방향으로 이격되게 형성되며, 제1 및 제2 리드부(1210, 1220)와 각각 접속되어 전기적으로 연결될 수 있다.

제3 및 제4 외부 전극(1430, 1440)은 세라믹 본체(1110)의 제1 주면(S1)에 길이 방향으로 이격되게 형성되며, 제3 및 제4 리드부(1310, 1320)와 각각 접속되어 전기적으로 연결될 수 있다.

또한, 제1 내부 전극(1200)은 길이 방향으로 서로 이격되며 세라믹 본체(1100)의 제2 주면(S2)으로 노출된 제5 및 제6 리드부(1230, 1240)를 가질 수 있다.

또한, 제2 내부 전극(1300)은 세라믹 본체(1100)의 제2 주면(S2)으로 노출되되 제5 및 제6 리드부(1230, 1240)와 길이 방향으로 엇갈리며 오버랩되지 않게 형성된 제7 및 제8 리드부(1330, 1340)를 가질 수 있다.

또한, 세라믹 본체(1100)의 제2 주면(S2)에는 제5 내지 제8 외부 전극(1450-1480)이 서로 이격되게 형성될 수 있다.

이때, 제5 및 제6 외부 전극(1450, 1460)은 제5 및 제6 리드부(1230, 1240)와 각각 접속되어 전기적으로 연결되며, 제7 및 제8 외부 전극(1470, 1480)은 제7 및 제8 리드부(1330, 1340)와 각각 접속되어 전기적으로 연결될 수 있다.

위와 같이 구성된 본 실시 형태의 적층 세라믹 커패시터(1000)는 전류 루프의 면적이 더 감소되고, 전류 패스가 더 분산됨으로써 일 실시 형태의 3단자 커패시터 보다 커패시터의 ESL을 약 50% 정도 더 저감시킬 수 있다.

한편, 세라믹 본체(1110)의 구조와, 제1 내지 제8 외부 전극(1410-1480)의 3중층 구조 및 수치 한정 사항은 앞서 설명한 일 실시 형태와 유사하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략한다.

실험 예

본 발명의 실시 예와 비교 예에 따른 적층 세라믹 커패시터는 하기와 같이 제작되었다.

티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 1.8㎛의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.

다음으로, 상기 세라믹 그린 시트 상에 스크린을 이용하여 내부 전극용 도전성 페이스트를 도포하여 제1 및 제2 내부 전극(120, 130)을 형성한다.

제1 내부 전극(120)은 상기 세라믹 그린 시트의 제1 주면으로 노출되는 제1 및 제2 리드부(121, 122)와 제2 주면으로 노출되는 제4 및 제5 리드부(123, 124)를 가질 수 있다.

제2 내부 전극(130)은 상기 세라믹 그린 시트의 제2 주면으로 노출되는 제3 리드부(131)와 제2 주면으로 노출되는 제6 리드부(132)를 가질 수 있다.

제3 리드부(131)는 제1 및 제2 리드부(121, 122)로부터 이격되게 형성되며, 제6 리드부(132)는 제4 및 제5 리드부(123, 124)로부터 이격되게 형성된다.

다음으로, 상기 복수의 세라믹 그린 시트를 제1 및 제2 내부 전극(120, 130)이 번갈아 배치되도록 적층한다.

이후, 양 측면에 제1 및 제2 내부 전극(120, 130)이 미형성된 세라믹 그린 시트를 적어도 1층 이상 각각 적층하여 커버층(112, 113)을 형성하여 적층체를 제조한다.

이후, 상기 적층체를 약 85℃에서 약 1,000kgf/cm2의 압력 조건으로 등압압축성형(isostatic pressing)한다.

다음으로, 압착이 완료된 상기 세라믹 적층체를 개별 칩의 형태로 절단한다.

이후, 절단된 칩은 대기 분위기에서 약 230℃, 약 60시간 유지하여 탈바인더를 진행하였다.

다음으로, 약 1200℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압 보다 낮은 10-11 내지 10-10 atm의 산소분압하 환원분위기에서 소성하여 세라믹 본체를 마련한다.

소성 후 적층 칩 커패시터의 칩 사이즈는 길이×폭(L×W)은 약 2.0mm ×1.25mm(L×W, 일명 2012 사이즈)이었다. 여기서, 제작 공차는 길이×폭(L×W)으로 ±0.1mm 내의 범위로 정하였다.

다음으로, 세라믹 본체(110)의 제1 및 제2 주면에 제1 및 제2 내부 전극(120, 130)의 각각의 리드부와 대응되어 접속되도록 제1 내지 제6 외부 전극(141-146)을 형성하는 공정을 수행한다.

위와 같은 공정들을 거쳐 적층 세라믹 커패시터를 완성하며, 고온/내습부하 발생여부 및 사이즈 불량 발생여부 측정 테스트를 실시하여 표 1에 나타내었다.

여기서, 고온부하 테스트는 85℃, 1.25×정격전압으로 진행하며, 내습부하 테스트는 85℃, 습도 85%, 1×정격전압으로 진행한다.

이때, 고온/내습부하 발생 테스트는 각 샘플 별로 시료 800개에 대하여 수행되었으며, 사이즈 불량 발생여부 테스트는 각 샘플 별로 시료 100개에 대하여 수행되었다. 여기서 사이즈 불량은 외부 전극의 두께가 너무 두꺼워져 전체 칩 사이즈가 스펙을 벗어나는 불량을 의미한다.

No a b bp c (b-bp)/a b/c 고온/내습부하 불량여부 사이즈
불량여부
1* 11.1 um 2.7 um 0.55 um 4.40 um 0.194 0.614 12/800 0/100 2* 13.9 um 3.2 um 0.33 um 5.20 um 0.206 0.615 9/800 0/100 3 16.0 um 5.3 um 1.08 um 5.70 um 0.264 0.930 0/800 0/100 4 14.6 um 5.8 um 0.62 um 4.40 um 0.355 1.318 0/800 0/100 5 14.8 um 7.9 um 1.48 um 3.80 um 0.434 2.079 0/800 0/100 6 19.6 um 8.2 um 1.04 um 5.50 um 0.365 1.491 0/800 0/100 7 22.7 um 11.2 um 1.87 um 5.50 um 0.411 2.036 0/800 0/100 8 20.6 um 11.8 um 1.33 um 4.80 um 0.508 2.458 0/800 0/100 9 23.0 um 13.5 um 2.02 um 4.40 um 0.499 3.068 0/800 0/100 10 22.4 um 14.0 um 1.29 um 4.60 um 0.567 3.043 0/800 0/100 11 28.9 um 18.0 um 3.10 um 5.30 um 0.516 3.396 0/800 0/100 12 25.6 um 17.5 um 2.42 um 4.00 um 0.589 4.375 0/800 0/100 13 34.4 um 24.0 um 4.24 um 5.60 um 0.574 4.286 0/800 0/100 14 34.1 um 24.8 um 3.05 um 4.60 um 0.638 5.391 0/800 0/100 15* 43.1 um 34.2 um 6.14 um 5.20 um 0.651 6.577 0/800 7/100 16* 43.9 um 34.8 um 3.18 um 5.60 um 0.720 6.214 0/800 9/100

도 5를 참조하면, 제1 리드부(121)에서 세라믹 본체(110)의 제1 주면(S1)으로 노출되는 최외각 부분을 P로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a), 니켈 도금층(141b) 및 주석 도금층(141c)의 전체 두께를 a로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 도전층(141a)의 두께를 b로, 상기 P에서 제1 도전층(141a)의 법선 방향으로 제1 니켈 도금층(141b)의 두께를 c로 규정한다.

여기서, 법선(L)은 상기 P에서 전도층과 니켈 도금층의 경계 면을 이루는 곡선 위의 한 점에서의 접평면(T)에 수직인 직선을 의미한다.

그리고, 상기 P에서 제1 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들(bp1, bp2)의 두께의 합을 bp로 규정한다.

본 실시 형태에서는 전체 외부 전극 두께(a) 중 내부 전극과 직접 연결되는 도전층(b)의 포어들을 제외한 실두께(금속부분 만의 두께)의 비인 (b-bp)/a가, 0.264≤(b-bp)/a≤0.638의 범위를 만족한다.

또한, 내부 전극과 직접 연결되는 도전층 두께(b)와 니켈 도금층의 두께(c)의 비인 c/b가 0.930≤c/b≤5.391의 범위를 만족할 수 있다.

상기 표 1을 참조하면, (b-bp)/a가 0.264 미만인 샘플 1 및 2의 경우, 고온/내습부하 불량이 발생했으며, 상기 (b-bp)/a가 0.638을 초과하는 샘플 15 및 16의 경우 외부 전극의 두게가 지나치게 두꺼워져 칩 사이즈 스펙을 벗어나게 되는 사이즈 불량이 발생하는 문제점이 발생하였다.

따라서, 상기 (b-bp)/a는 0.264 이상, 0.638 이하인 것이 바람직하다.

그리고, c/b가 0.930 미만인 샘플 1 및 2의 경우, 도전층의 두께(b)가 너무 작아 니켈 도금시 도금액 침투를 차단하지 못해 고온/내습부하 불량이 발생하게 되는 문제점이 발생하였으며, 상기 c/b가 5.391을 초과하는 샘플 15 및 16의 경우 외부 전극의 두께가 지나치게 두꺼워져 칩 사이즈 스펙을 벗어나게 되는 사이즈 불량이 발생하였다.

적층 세라믹 커패시터의 실장 기판

본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은, 적층 세라믹 커패시터(100)가 실장되는 기판(210)과, 기판(210) 상면에 서로 이격되게 형성된 복수의 전극 패드를 포함한다.

도 9는 도 1의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이고, 도 10은 도 9의 측단면도이다.

도 9 및 도 10을 참조하면, 본 실시 형태의 기판은 3단자 구조의 커패시터를 실장하는 것이므로, 제1 내지 제3 전극 패드(221, 222, 223)를 포함한다. 이때, 제3 전극 패드(223)는 제1 및 제2 전극 패드(221, 222) 사이에 제1 및 제2 전극 패드(221, 222)로부터 이격되게 형성된다.

적층 세라믹 커패시터(100)는 제1 내지 제3 외부 전극(141-143)이 각각 제1 내지 제3 전극 패드(221, 222, 223) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 접합되어 기판(210)과 전기적으로 연결될 수 있다.

한편, 4단자 구조의 적층 세라믹 커패시터를 실장하기 위한 기판의 경우, 기판 상면에 4개의 전극 패드를 형성하는 등 본 발명의 기판이 갖는 전극 패드는 실장되는 적층 세라믹 커패시터의 구조에 따라 변경될 수 있으며, 본 발명의 실장 기판의 구조가 도면에 도시된 것으로 한정되는 것은 아니다.

도 10에서 도면 부호 224는 접지 단자를, 도면 부호 225는 전원 단자를 나타낸다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구 범위에 의해 한정하고자 한다.

따라서, 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100, 1000 ; 적층 세라믹 커패시터 110, 1100 ; 세라믹 본체
111, 1110 ; 유전체층 112, 113, 1120, 1130 ; 커버층
120, 1200 ; 제1 내부 전극 130, 1300 ; 제2 내부 전극
141-146 ; 제1 내지 제6 외부 전극 200 ; 실장 기판
210 ; 기판 221, 222, 223 ; 제1 내지 제3 전극 패드
230 ; 솔더

Claims (18)

  1. 복수의 유전체층이 적층된 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 번갈아 배치되며, 서로 오버랩되는 제1 및 제2 몸체부와 상기 제1 및 제2 몸체부에서 상기 세라믹 본체의 일 면을 통해 노출되도록 연장 형성된 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 및
    상기 세라믹 본체의 일 면에 상기 제1 및 제2 리드부와 각각 접속되게 형성된 제1 및 제2 외부 전극; 을 포함하며,
    상기 제1 및 제2 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 일 면으로부터 순서대로 적층되며,
    상기 제1 및 제2 리드부 중 하나에서 상기 세라믹 본체의 일 면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부 사이에 이격되게 형성된 제3 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층;
    상기 액티브층의 양 측면에 형성된 커버층;
    상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및
    상기 세라믹 본체의 제1 주면에 상기 제1 및 제2 외부 전극으로부터 이격되게 형성되며, 상기 제3 리드부와 접속된 제3 외부 전극; 을 포함하며,
    상기 제1 내지 제3 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며,
    상기 제1 내지 제3 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터.
  4. 제3항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 제3항에 있어서,
    상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제2 주면으로 노출된 제4 및 제5 리드부를 가지며,
    상기 제2 내부 전극은 상기 세라믹 본체의 제2 주면으로 노출되되 상기 제4 및 제5 리드부 사이에 이격되게 형성된 제6 리드부를 가지며,
    상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제4 및 제5 리드부와 각각 접속된 제4 및 제5 외부 전극; 및
    상기 세라믹 본체의 제2 주면에 상기 제4 및 제5 외부 전극으로부터 이격되게 형성되며, 상기 제6 리드부와 접속된 제6 외부 전극; 을 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  6. 제5항에 있어서,
    상기 제4 내지 제6 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제2 주면으로부터 순서대로 적층되며,
    상기 제4 내지 제6 리드부 중 하나에서 상기 세라믹 본체의 제2 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  8. 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체;
    상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부와 엇갈리게 형성된 제3 및 제4 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층;
    상기 액티브층의 양 측면에 형성된 커버층;
    상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및
    상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제3 및 제4 리드부와 각각 접속된 제3 및 제4 외부 전극; 을 포함하며,
    상기 제1 내지 제4 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며,
    상기 제1 내지 제4 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터.
  9. 제8항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  10. 제8항에 있어서,
    상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제2 주면으로 노출된 제5 및 제6 리드부를 가지며,
    상기 제2 내부 전극은 상기 세라믹 본체의 제2 주면으로 노출되되 상기 제5 및 제6 리드부와 엇갈리게 형성된 제7 및 제8 리드부를 가지며,
    상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제5 및 제6 리드부와 각각 접속된 제5 및 제6 외부 전극; 및
    상기 세라믹 본체의 제2 주면에 길이 방향으로 이격되게 형성되며, 상기 제7 및 제8 리드부와 각각 접속된 제7 및 제8 외부 전극; 을 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터.
  11. 제10항에 있어서,
    상기 제5 내지 제8 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제2 주면으로부터 순서대로 적층되며,
    상기 제5 내지 제8 리드부 중 하나에서 상기 세라믹 본체의 제2 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터.
  12. 제11항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  13. 상부에 복수의 전극 패드를 갖는 기판; 및
    상기 기판의 전극 패드 위에 실장된 적층 세라믹 커패시터; 를 포함하며,
    상기 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 번갈아 배치되며, 서로 오버랩되는 제1 및 제2 몸체부와 상기 제1 및 제2 몸체부에서 상기 세라믹 본체의 일 면을 통해 노출되도록 연장 형성된 제1 및 제2 리드부를 각각 포함하는 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 일 면에 상기 제1 및 제2 리드부와 각각 접속되게 형성된 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 일 면으로부터 순서대로 적층되며, 상기 제1 및 제2 리드부 중 하나에서 상기 세라믹 본체의 일 면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터의 실장 기판.
  14. 제13항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  15. 상부에 제1 내지 제3 전극 패드를 갖는 기판; 및
    상기 기판의 상기 제1 내지 제3 전극 패드 위에 실장된 적층 세라믹 커패시터; 를 포함하며,
    상기 적층 세라믹 커패시터는, 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부 사이에 이격되게 형성된 제3 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층; 상기 액티브층의 양 측면에 형성된 커버층; 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및 상기 세라믹 본체의 제1 주면에 상기 제1 및 제2 외부 전극으로부터 이격되게 형성되며, 상기 제3 리드부와 접속된 제3 외부 전극; 을 포함하며, 상기 제1 내지 제3 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며, 상기 제1 내지 제3 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터의 실장 기판.
  16. 제15항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  17. 상부에 제1 내지 제4 전극 패드를 갖는 기판; 및
    상기 기판의 상기 제1 내지 제4 전극 패드 위에 실장된 적층 세라믹 커패시터; 를 포함하며,
    상기 적층 세라믹 커패시터는, 복수의 유전체층이 폭 방향으로 적층되며, 서로 마주보는 두께 방향의 제1 및 제2 주면, 서로 마주보는 폭 방향의 제1 및 제2 측면 및 서로 마주보는 길이 방향의 제1 및 제2 단면을 갖는 세라믹 본체; 상기 세라믹 본체 내부에 상기 유전체층을 사이에 두고 번갈아 형성된 복수의 제1 및 제2 내부 전극을 포함하며, 상기 제1 내부 전극은 길이 방향으로 서로 이격되며 상기 세라믹 본체의 제1 주면으로 노출된 제1 및 제2 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성되며, 상기 제2 내부 전극은 상기 세라믹 본체의 제1 주면으로 노출되되 상기 제1 및 제2 리드부와 엇갈리게 형성된 제3 및 제4 리드부를 가지며 상기 제1 및 제2 단면으로부터 이격되게 형성된 액티브층; 상기 액티브층의 양 측면에 형성된 커버층; 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제1 및 제2 리드부와 각각 접속된 제1 및 제2 외부 전극; 및 상기 세라믹 본체의 제1 주면에 길이 방향으로 이격되게 형성되며, 상기 제3 및 제4 리드부와 각각 접속된 제3 및 제4 외부 전극; 을 포함하며, 상기 제1 내지 제4 외부 전극은 도전층, 니켈(Ni) 도금층 및 주석(Sn) 도금층이 상기 세라믹 본체의 제1 주면으로부터 순서대로 적층되며, 상기 제1 내지 제4 리드부 중 하나에서 상기 세라믹 본체의 제1 주면으로 노출되는 최외각 부분을 P로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층, 상기 니켈 도금층 및 상기 주석 도금층의 전체 두께를 a로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층의 두께를 b로, 상기 P에서 상기 도전층의 법선 방향으로 상기 도전층에 존재하는 포어(pore)들의 두께의 합을 bp로 규정할 때, 0.264≤(b-bp)/a≤0.638를 만족하는 적층 세라믹 커패시터의 실장 기판.
  18. 제17항에 있어서,
    상기 P에서 상기 도전층의 법선 방향으로 상기 니켈 도금층의 두께를 c로 규정할 때, 0.930≤c/b≤5.391을 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
KR1020140023639A 2014-02-27 2014-02-27 적층 세라믹 커패시터 및 그 실장 기판 KR20140039016A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140023639A KR20140039016A (ko) 2014-02-27 2014-02-27 적층 세라믹 커패시터 및 그 실장 기판

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020140023639A KR20140039016A (ko) 2014-02-27 2014-02-27 적층 세라믹 커패시터 및 그 실장 기판
KR1020140143390A KR101532180B1 (ko) 2014-02-27 2014-10-22 적층 세라믹 커패시터 및 그 실장 기판
JP2015007866A JP6103780B2 (ja) 2014-02-27 2015-01-19 積層セラミックキャパシタ及びその実装基板
KR1020150010241A KR101892792B1 (ko) 2014-02-27 2015-01-21 적층 세라믹 커패시터 및 그 실장 기판
US14/601,724 US20150243438A1 (en) 2014-02-27 2015-01-21 Multilayer ceramic capacitor and board having the same
CN201810186868.3A CN108288543B (zh) 2014-02-27 2015-02-04 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN201510058083.4A CN104882276B (zh) 2014-02-27 2015-02-04 多层陶瓷电容器和具有该多层陶瓷电容器的板
US14/754,282 US9685272B2 (en) 2014-02-27 2015-06-29 Multilayer ceramic capacitor having multilayer external electrodes and board having the same

Publications (1)

Publication Number Publication Date
KR20140039016A true KR20140039016A (ko) 2014-03-31

Family

ID=50647023

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140023639A KR20140039016A (ko) 2014-02-27 2014-02-27 적층 세라믹 커패시터 및 그 실장 기판
KR1020140143390A KR101532180B1 (ko) 2014-02-27 2014-10-22 적층 세라믹 커패시터 및 그 실장 기판
KR1020150010241A KR101892792B1 (ko) 2014-02-27 2015-01-21 적층 세라믹 커패시터 및 그 실장 기판

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020140143390A KR101532180B1 (ko) 2014-02-27 2014-10-22 적층 세라믹 커패시터 및 그 실장 기판
KR1020150010241A KR101892792B1 (ko) 2014-02-27 2015-01-21 적층 세라믹 커패시터 및 그 실장 기판

Country Status (4)

Country Link
US (2) US20150243438A1 (ko)
JP (1) JP6103780B2 (ko)
KR (3) KR20140039016A (ko)
CN (2) CN104882276B (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 3 단자형 콘덴서
US9087643B1 (en) 2014-08-13 2015-07-21 Murita Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
US9330843B2 (en) 2014-08-13 2016-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including a pair of side outer electrodes and a center electrode
US9627143B2 (en) 2014-08-13 2017-04-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including a pair of side outer electrodes and a center electrode
US9633787B2 (en) 2014-08-13 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US9711285B2 (en) 2014-11-13 2017-07-18 Murata Manufacturing Co., Ltd. Capacitor with a center outer electrode disposed between first and second outer electrodes
US9715967B2 (en) 2014-11-13 2017-07-25 Murata Manufacturing Co., Ltd. Capacitor with center outer electrode disposed between first and second outer electrodes
US9842700B2 (en) 2014-12-04 2017-12-12 Murata Manufacturing Co., Ltd. Three-terminal capacitor
US9947472B2 (en) 2014-08-13 2018-04-17 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US10170247B2 (en) 2014-08-13 2019-01-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
KR20190121175A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터
KR20190121174A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
JP2017112170A (ja) * 2015-12-15 2017-06-22 株式会社村田製作所 コンデンサ
JP6769296B2 (ja) * 2015-12-28 2020-10-14 Tdk株式会社 Electronic components
JP2017143130A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 電子部品
JP2017143129A (ja) * 2016-02-09 2017-08-17 株式会社村田製作所 積層セラミックコンデンサ
KR101832611B1 (ko) * 2016-06-21 2018-02-26 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR101823249B1 (ko) 2016-07-05 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR20180010519A (ko) * 2016-07-21 2018-01-31 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN110622267A (zh) * 2017-05-15 2019-12-27 阿维科斯公司 多层电容器和包括其的电路板
EP3646356A1 (en) * 2017-06-29 2020-05-06 AVX Corporation Surface mount multilayer coupling capacitor and circuit board containing the same
KR102139752B1 (ko) * 2018-09-21 2020-07-31 삼성전기주식회사 세라믹 전자 부품

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5048230U (ko) 1973-08-28 1975-05-13
JPS6048230U (ko) 1983-09-11 1985-04-04
US4811162A (en) * 1987-04-27 1989-03-07 Engelhard Corporation Capacitor end termination composition and method of terminating
JPH0817139B2 (ja) * 1988-11-30 1996-02-21 太陽誘電株式会社 積層磁器コンデンサ
JP2867748B2 (ja) * 1991-06-25 1999-03-10 三菱マテリアル株式会社 チップ型積層セラミックスコンデンサ
JPH05343259A (ja) * 1992-06-11 1993-12-24 Tdk Corp セラミック電子部品及びその製造方法
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US5963416A (en) * 1997-10-07 1999-10-05 Taiyo Yuden Co., Ltd. Electronic device with outer electrodes and a circuit module having the electronic device
JP4000701B2 (ja) * 1999-01-14 2007-10-31 株式会社村田製作所 積層コンデンサ
JP2000331866A (ja) * 1999-03-17 2000-11-30 Hitachi Metals Ltd 積層型セラミック電子部品
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2001250740A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd セラミック電子部品
JP2002164257A (ja) * 2000-11-24 2002-06-07 Tdk Corp 積層セラミック電子部品
JP5343259B2 (ja) 2000-12-20 2013-11-13 並木精密宝石株式会社 ブラシレスモータ制御装置およびブラシレスモータのステップ制御方法
CN1238873C (zh) * 2001-03-26 2006-01-25 株式会社村田制作所 陶瓷电子元件及其制造方法
JP2003217969A (ja) * 2002-01-24 2003-07-31 Nec Tokin Ceramics Corp 積層セラミックコンデンサの製造方法
JP2005216987A (ja) * 2004-01-28 2005-08-11 Kyocera Chemical Corp Conductive paste for ceramic electronic parts and ceramic electronic parts
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
JP2007013215A (ja) * 2006-10-16 2007-01-18 Tdk Corp 積層型チップバリスタ及びその製造方法、並びに積層型素子
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
US7920370B2 (en) 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP2009021512A (ja) * 2007-07-13 2009-01-29 Taiyo Yuden Co Ltd 積層コンデンサ
DE102007044604A1 (de) 2007-09-19 2009-04-09 Epcos Ag Electrical multilayer component
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
JP5142090B2 (ja) * 2009-04-01 2013-02-13 Tdk株式会社 セラミック積層電子部品およびその製造方法
KR101018254B1 (ko) 2009-10-23 2011-03-03 삼성전기주식회사 적층형 칩 캐패시터
KR20110065622A (ko) * 2009-12-10 2011-06-16 삼성전기주식회사 적층 세라믹 커패시터
KR101079546B1 (ko) * 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
JP5195820B2 (ja) * 2010-06-02 2013-05-15 Tdk株式会社 積層コンデンサの製造方法及び積層コンデンサ
JP2012009679A (ja) * 2010-06-25 2012-01-12 Tdk Corp セラミック電子部品及びその製造方法
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
JP2012204441A (ja) * 2011-03-24 2012-10-22 Murata Mfg Co Ltd 電子部品
JP5751978B2 (ja) * 2011-08-02 2015-07-22 日本特殊陶業株式会社 燃料電池ユニットおよび燃料電池スタック
JP5853976B2 (ja) 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ
KR20140013289A (ko) * 2012-07-23 2014-02-05 삼성전기주식회사 세라믹 전자 부품 및 그 제조 방법
KR20140039016A (ko) * 2014-02-27 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947472B2 (en) 2014-08-13 2018-04-17 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US9087643B1 (en) 2014-08-13 2015-07-21 Murita Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US10170247B2 (en) 2014-08-13 2019-01-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US9330843B2 (en) 2014-08-13 2016-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including a pair of side outer electrodes and a center electrode
US9627143B2 (en) 2014-08-13 2017-04-18 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including a pair of side outer electrodes and a center electrode
US9633787B2 (en) 2014-08-13 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer capacitor and installation structure of multilayer capacitor
US9711285B2 (en) 2014-11-13 2017-07-18 Murata Manufacturing Co., Ltd. Capacitor with a center outer electrode disposed between first and second outer electrodes
US9715967B2 (en) 2014-11-13 2017-07-25 Murata Manufacturing Co., Ltd. Capacitor with center outer electrode disposed between first and second outer electrodes
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 3 단자형 콘덴서
US9842700B2 (en) 2014-12-04 2017-12-12 Murata Manufacturing Co., Ltd. Three-terminal capacitor
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
KR20190121175A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터
KR20190121174A (ko) * 2018-09-06 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
US9685272B2 (en) 2017-06-20
CN108288543B (zh) 2020-06-16
CN104882276B (zh) 2018-04-10
JP2015162673A (ja) 2015-09-07
KR20150101920A (ko) 2015-09-04
KR101892792B1 (ko) 2018-08-28
JP6103780B2 (ja) 2017-03-29
US20150318114A1 (en) 2015-11-05
KR101532180B1 (ko) 2015-06-29
CN104882276A (zh) 2015-09-02
US20150243438A1 (en) 2015-08-27
CN108288543A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104882276B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
US9648748B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101659151B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9646770B2 (en) Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor
KR101412784B1 (ko) 적층 세라믹 커패시터
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR102007295B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
TWI406309B (zh) 積層陶瓷電子零件
CN104576056B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
KR102004761B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101452054B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101912279B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6371365B2 (ja) Multilayer ceramic capacitor
KR20130022825A (ko) 적층 세라믹 커패시터
KR101872524B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US9336945B2 (en) Multilayer ceramic capacitor
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101832490B1 (ko) 적층 세라믹 커패시터
KR101761937B1 (ko) 전자 부품 및 그 제조 방법
CN104517730B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
JP2012253338A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
G15R Request for early opening
WITB Written withdrawal of application