JP6149649B2

JP6149649B2 - セラミック電子部品

Info

Publication number: JP6149649B2
Application number: JP2013198760A
Authority: JP
Inventors: 雅敬北上; みゆき柳田; 阿部　寿之; 寿之阿部
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2013-09-25
Filing date: 2013-09-25
Publication date: 2017-06-21
Anticipated expiration: 2033-09-25
Also published as: JP2015065332A

Description

本発明は、端子電極を備えるセラミック電子部品に関する。

近年、電子デバイスの高性能化に伴って、搭載される電子部品の電極材料として使用される貴金属の使用量は年々増大している。特に、貴金属は埋蔵量が少ない上に生産が特定少数国に偏在している一方、使用済み製品からの回収が難しいという課題があることから、電極材料に卑金属を用いた電極の開発が行われている。

バリスタおよびコンデンサ等の一般的なセラミック電子部品は、セラミック素体とその表面に設けられる端子電極とを備える。この端子電極は、例えば銅（Ｃｕ）等の金属粉末およびガラスフリット等を混合した外部電極ペーストを焼き付けて形成する。さらに、セラミック電子部品を回路基板等に実装する際の、はんだ濡れ性ならびにはんだ耐熱性を向上させる目的で、端子電極の外表面にＮｉめっき層と、さらにその外表面にＳｎめっき層の二層からなるめっき層を形成することが、特許文献１および２などに提案されている。

特開平８−２９８０１８号公報特開２００１−３４５２３１号公報

セラミック電子部品の端子電極には、端子としての機能である良好な導電性と基板との接合強度を有することが要求される。しかしながら、セラミック電子部品は、その端子電極の電極材料として卑金属のＣｕを用いる場合、電子機器の基板上のパッドとはんだで接合する際に、特に鉛フリーのはんだを用いた場合には、はんだによるＣｕの食われが生じることにより端子電極と内部電極の電気的接合ができない部分が生じ、セラミック電子部品の特性が低くなるという課題があった。

また、端子電極の電極材料として卑金属のＣｕを用いる場合、時間が経つと表面が空気中の酸素により酸化が進行してしまい、セラミック電子部品の特性が十分に得られなくなるという不具合もあった。そのため、端子電極表面にめっきによる金属層を形成することにより、Ｃｕのはんだ食われおよび酸化の進行を抑制することが一般的に知られているが、めっき工程において素体が溶出し特性が劣化するセラミック電子部品も存在する。

また、セラミック電子部品の端子電極の電極材料として酸化が進行しない卑金属のＡｌを用いる場合、一般的に使用されるはんだによる基板のパッドへの接合ができないという課題もあった。

本発明は、上記事情に鑑みてなされたものであり、鉛フリーはんだ形成の際にもはんだ食われが生じず、良好な耐酸化性を有する端子電極を備えるセラミック電子部品を提供することを目的とする。

上記目的を達成するため本発明のセラミック電子部品は、セラミック素体の表面に設けられる、端子電極を備えたセラミック電子部品であって、前記端子電極がＣｕとＮｉとＡｌとを含み、ＣｕとＮｉとＡｌの三成分の元素比をａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１００）とすると、三成分の組成図上で、（ａ、ｂ、ｃ）の組成範囲がＡ（７９、１、２０）、Ｂ（３９、１、６０）、Ｃ（２０、２０、６０）、Ｄ（４０、４０、２０）で囲まれる領域内（各点を結ぶ線上を含む。）であることを特徴とする。

本発明の組成の範囲内であれば、鉛フリーはんだにより基板と接合した場合でも、はんだ食われが生じず、良好な耐酸化性を有する端子電極を備えるセラミック電子部品を提供することができる。

さらに、セラミック電子部品は、前記端子電極が１５体積％以下のガラス成分を含むことが好ましい。これによって、さらにセラミック素体と良好な接着性を有する卑金属を用いた端子電極を備えるセラミック電子部品を提供することができる。

本発明は、鉛フリーはんだにより基板と接合した場合でも、はんだ食われが生じず、良好な耐酸化性を有する端子電極を備えるセラミック電子部品を提供することができる。

本実施形態のセラミック電子部品の好適な一実施形態を模式的に示す断面図である。本実施形態のＣｕ−Ｎｉ−Ａｌの比率を示す図である。

以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。

本発明に係る実施形態のセラミック電子部品は、特に限定されないが、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他のセラミック電子部品が例示される。

本実施形態では、図１に端子電極１０を備えるセラミック電子部品１００を例示して説明する。図１に示すように、本実施形態のセラミック電子部品１００は、セラミック素体２０（以下、素体２０）と、素体２０の主面２０ａの上に設けられた端子電極１０とを有する。素体２０は、セラミック層２１，２２，２３がこの順で積層された積層構造を有している。各セラミック層２１，２２，２３に設けられたスルーホールには、スルーホール電極３１が形成されている。素体２０の実装面となる主面２０ａ側に配置されたセラミック層２１に設けられたスルーホール電極３１は、端子電極１０と電気的に接触している。そして、端子電極１０は、セラミック層２１，２２，２３の間に埋設された内部電極３２を介して、セラミック層２１，２２，２３のスルーホール電極３１と電気的に接続されている。

セラミック電子部品１００の端子電極１０は、基板のパッド等とはんだにより接合することができる。なお、接合に用いるはんだは特に限定されないが、例えば鉛系のＳｎ−Ｐｂ（鉛）系はんだやＳｎ−Ａｇ（銀）系やＳｎ−Ｃｕ（銅）系の鉛フリーはんだ等を用いることができる。鉛フリーはんだで接合する際には、その接合のための溶融温度が、鉛系のはんだに比べ高く、はんだ食われを抑制する観点で、本発明の端子電極１０の効果がより得られる。

本実施形態の端子電極１０はＣｕとＮｉとＡｌとを含み、ＣｕとＮｉとＡｌの三成分の元素比を、ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１００）とすると、図２に示されるＣｕ−Ｎｉ−Ａｌの比率を示す三成分の組成図上で、次のＡ、Ｂ、Ｃ、Ｄで囲まれる領域内（各点を結ぶ線上を含む。）である。
（Ｃｕ、Ｎｉ、Ａｌ）＝（７９、１、２０）・・・・（Ａ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（３９、１、６０）・・・・（Ｂ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（２０、２０、６０）・・・（Ｃ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（４０、４０、２０）・・・（Ｄ）

上記端子電極１０の組成において、ＣｕとＮｉとＡｌの三成分におけるＣｕの比率は、鉛フリーはんだにより基板と接合した場合でも、一層高い接合性を有する端子電極１０を形成する観点から、好ましくは２０〜７９原子％である。Ｃｕの比率が高くなり過ぎるとはんだ食われが生じやすくなる。一方、Ｃｕの比率が低くなり過ぎると導電性が低下する。さらに、５０〜６０原子％の範囲が、導電性の観点からより好ましい範囲である。

上記端子電極１０の組成において、ＣｕとＮｉとＡｌの三成分におけるＮｉの比率は、一層高い耐酸化性を有する端子電極１０を形成する観点および端子電極１０のはんだ食われを抑制する観点から、好ましくは１〜４０原子％である。Ｎｉの比率が高くなり過ぎると、導電性が低下する。さらに、５〜２０原子％の範囲が、導電性の観点からより好ましい範囲である。

上記端子電極１０の組成において、ＣｕとＮｉとＡｌの三成分におけるＡｌの比率は、一層高い耐酸化性を有する端子電極１０を形成する観点および導電性の観点から、好ましくは２０〜６０原子％である。Ａｌの比率が高くなり過ぎると、端子電極１０内の空隙が増加し端子電極１０のはんだ食われが生じやすく導電性も低下する。一方、Ａｌの比率が低くなりすぎると、端子電極１０とセラミック素体との接着性が低下する。さらに、３０〜４０原子％の範囲が、導電性の観点からより好ましい範囲である。

良好な端子電極１０の特性を示すＣｕとＮｉとＡｌの三成分の元素比では、Ｃｕが一番多く、次いでＡｌ、Ｎｉが一番少ない比率であるとより好ましい。

本実施形態に係るセラミック電子部品１００の素体２０の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常外形はほぼ直方体形状とし、寸法は縦（０．２〜５．６ｍｍ）×横（０．１〜５．０ｍｍ）×高さ（０．１〜１．９ｍｍ）程度とすることができる。

本実施形態に係る端子電極１０の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５０μｍ程度であることが好ましい。

なお、図示したセラミック電子部品１００は、２つの端子電極１０を同一面上に備える多端子型のものであるが、この発明は二端子型のセラミック電子部品にも適用することができる。

次に、図１に示したセラミック電子部品１００の製造方法は、手順により、素体２０を作製し、素体２０の主面２０ａの上に端子電極１０が形成し、実施形態のセラミック電子部品１００となる。

セラミック電子部品１００は、
複数のセラミックグリーンシート（セラミック層２１，２２，２３）と、隣接するセラミックグリーンシートの間に埋設された電極層（内部電極層３２）と、を有するグリーン積層体を形成、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成し、焼成し、素体２０を形成する第１工程と、
得られた素体２０の実装面となる主面２０ａに端子電極１０を形成する第２工程とを有する。以下、各工程の詳細を説明する。

第１工程は、素体２０の準備工程である。ここでの素体２０には、特に限定されないが、バリスタ特性を得るために、例えば、酸化亜鉛を主成分として用いることができる。

次に、所望の内部電極層３２となる各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。そして、その過程で、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成する。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された電極層と、スルーホール電極３１を有するグリーン積層体を得ることができる。このときの電極には、特に限定されず、内部電極層３２とスルーホール電極３１で同じものを用いてもよく、違うものでもよい。

次に得られたグリーン積層体を、１８０〜４００℃で０．５〜２４時間加熱して、脱バインダを行う。その後、８５０〜１４００℃で０．５〜８時間焼成することによって、素体２０が得られる。

第２工程は、素体２０の主面２０ａに端子電極１０を形成する工程である。端子電極１０の形成方法は特に限定されず、塗布電極形成法、スパッタリング法、蒸着法およびこれらを組み合わせても形成することができる。

このとき、例えば、塗布電極焼付により端子電極１０の形成を行う場合は、組成範囲に入るよう各元素の金属粉末を秤量した後、混合して外部電極用ペーストを作製する。

各元素の金属粉末を用いる代わりに合金粉末を用いても良い。作製した外部電極用ペーストを印刷または浸漬により、素体２０の主面２０ａに塗布し焼成し、端子電極１０を形成する。外部電極の焼成条件は、例えば、６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。

他に、例えばスパッタリング法や蒸着法で端子電極１０を形成する場合は、Ｃｕ、ＮｉおよびＡｌの各ターゲットおよび、それぞれの元素からなる合金ターゲットを用いることができる。

さらに、端子電極１０を塗布電極形成する際に用いる外部電極用ペーストにＳｉＯ_２やＢ_２Ｏ_３を含有するガラス成分を含んでもよい。端子電極１０に対するガラス成分の割合は、素体と端子電極１０との接着性の観点から、好ましくは１５体積％以下である。さらに、端子電極１０のはんだで接合する表面でのガラス浮きがなくさらに良好な接合が得られるという観点から、５〜１０体積％の範囲がより好ましい範囲である。

さらに、端子電極１０がガラス成分を有する構造である場合は、ガラス成分にＣｕ、ＮｉおよびＡｌが含まれていても良い。この場合、ガラス成分に含まれるＣｕ、ＮｉおよびＡｌは、導電性を有しておらず端子電極１０のＣｕとＮｉとＡｌとは区別され、端子電極１０におけるＣｕとＮｉとＡｌの三成分の元素比には含まれない。換言すると、端子電極１０のＣｕとＮｉとＡｌはいずれも金属あり、ガラス成分とは区別される。ガラス成分のＣｕ、Ｚｎ及びＮｉと、端子電極１０のＣｕとＮｉとＡｌを区別する方法としては、ＥＰＭＡ（ＥｌｅｃｔｒｏｎＰｒｏｂｅＭｉｃｒｏＡｎａｌｙｚｅｒ）で端子電極１０の断面を観察し、元素の分布を判断する方法が例示される。この場合、ＳｉＯ_２あるいはＢ_２Ｏ_３が共析していればガラス成分、ＣｕとＮｉとＡｌの各成分およびそれらの混合物であれば端子電極１０として判断し区別することができる。

ちなみに、ここでいう成分とは単体および酸化物であり、例えばＣｕ成分とは、Ｃｕ元素を含む、Ｃｕ、Ｃｕ_２Ｏ、およびＣｕＯなどのことを示す。Ｎｉ成分とは、Ｎｉ元素を含む、ＮｉおよびＮｉＯなどのことを示す。Ａｌ成分とは、Ａｌ元素を含むＡｌおよびＡｌ_２Ｏ_３などのことを示す。ガラス成分とは、ＳｉＯ_２あるいはＢ_２Ｏ_３を主成分とする酸化物のことを示す。

このようにして製造された本発明の実施形態のセラミック電子部品は、はんだ等によりプリント基板上などに実装され、各種電子機器等に使用することができる。

以下、本発明の実施形態を実施例に基づき、図面を参照しつつ詳細に説明する。

（実施例１）
バリスタ素体形成用のスラリーを次の手順で調整した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、および添加剤を配合し、ボールミルを用いて２４時間混合して、バリスタ素体用のスラリーを得た。

外部電極を形成するための導電性ペーストを以下の手順で調整した。導電粉末として、Ｃｕ粉、Ｎｉ粉およびＡｌ粉を準備した。これらの粉末を表１に示す元素割合になるように混ぜその合計の粉末８０質量部に対し、アクリル樹脂、ターピネオールを合計で２０質量部配合し、３本ロールミルを用いて混合して、端子電極１０用の導電性ペーストを調整した。

上述の導電性ペーストには、さらに端子電極１０と素体との接着性を向上させるため、導電粉末に対して１０体積％のガラスフリットを添加した。

バリスタ素体用のスラリーおよび導電性ペーストを用いて、図１に示すセラミック電子部品と同じ構造のバリスタ（セラミック電子部品）を作製した。具体的には、まずバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍの膜のグリーンシートを形成した。

次に、グリーンシートに、内部電極３２およびスルーホール電極３１に対応する電極パターンを形成した。電極パターンはパラジウム粉末を含む導電性ペーストをスクリーン印刷法によって塗布またはスルーホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行なった後、焼成して素体２０を得た。

スルーホール電極３１の端面が露出した素体２０の主面上２０ａ上に、スルーホール電極３１の端面を覆うようにして導電性ペーストをスクリーン印刷法によって塗布した。塗布した導電性ペーストを、熱風乾燥した後、焼付けを行い、端子電極１０を作製し実施例１のバリスタを得た。

（実施例２〜１７、比較例１〜６）
導電性ペーストをＣｕ、ＮｉおよびＡｌの導電粉末を表１に示す割合に混ぜたこと以外は、実施例１と同様にしてバリスタを作製し実施例２〜１７、および比較例１〜６とした。

［端子電極の評価］
＜端子電極の成分評価＞
得られたバリスタを図１に示すような端子電極１０と素体２０両方の断面が観察できるように研磨し、ＥＰＭＡにより端子電極１０の断面全体の金属元素の分布の確認と元素の定量を行ない、その定量の結果を平均した評価結果を表１に示す。また、端子電極１０の表面領域、中央領域、素体との界面付近に分けて元素の定量を行った結果、端子電極１０の位置に依らずいずれも元素量は同等であり、端子電極１０の断面全体で組成が均一に分布していることを確認した。ガラスの主成分であるＳｉＯ_２あるいはＢ_２Ｏ_３が共析している部分をガラス相と区別し、金属元素とは独立してガラス相が存在していることを確認した。

＜はんだ食われ性評価＞
作製したバリスタの端子電極１０を、基板のパッド（電極）に鉛フリーはんだ（９６．５Ｓｎ／３．０Ａｇ／０．５Ｃｕ）で２６０℃のリフローにより接合しはんだ食われ性評価用サンプルを作製した。バリスタを図１に示すような端子電極１０と素体２０両方の断面が観察できるように研磨し、ＥＰＭＡにより端子電極１０と鉛フリーはんだの接合部界面近傍部分を除く断面全体においてＳｎとＣｕの化合物が形成されているかを確認した。Ｓｎ化合物が形成されていないものをはんだ食われが起きておらず良好として「Ａ」、Ｓｎ化合物が形成されているものをはんだ食われが起きており不良として「Ｂ」と評価した。評価結果を表１に示す。

＜耐酸化性評価＞
耐酸化性については、作製したバリスタをＡｉｒ雰囲気１５０℃の恒温槽に２４ｈ熱処理し、熱処理前後の端子電極１０の導電性評価を行い、比抵抗の変化率から耐酸化性評価を行った。バリスタの端子電極１０の両端部の間の抵抗値を、デジタルマルチメーターを用いて測定し、得られた抵抗値と測定間距離から比抵抗を算出した。比抵抗の変化率が１０％未満のものを耐酸化性が良好で「良」とし、比抵抗の変化率が１０％以上のものを耐酸化性が「不良」として、評価結果を表１、２に示した。

＜端子電極の導電性評価＞
端子電極１０の導電性が低い場合、基板に実装した際のセラミック電子部品の特性が低下してしまう可能性がある。そのため、端子電極１０の導電性評価を行った。端子電極１０の導電性評価には、バリスタの端子電極１０の両端部の間の抵抗値を、デジタルマルチメーターを用いて測定し、得られた抵抗値と測定間距離から比抵抗を算出した。比抵抗が１０^−２Ω・ｃｍ未満のものを導電性評価では実用上良好で「良」とし、比抵抗が１０^−２Ω・ｃｍ以上のものを導電性が不十分で「不良」とし、評価結果を表１、２に示した。

＜判定＞
表１、２に示す端子電極の最終的な「判定」は、端子電極１０のはんだ食われ性評価と耐酸化性評価で、いずれの評価も「良」、かつ導電性評価で「良」となったサンプルを「良」とした。また、端子電極１０のはんだ食われ性評価、耐酸化性評価、導電性評価のいずれかの評価が「不良」であったサンプルを「不良」とした。

ＣｕとＮｉとＡｌを含む場合、Ｃｕ含有量が２０〜７９原子％の範囲にある組成範囲、Ｎｉ含有量が１〜４０原子％の範囲にある組成範囲、Ａｌ含有量が２０〜６０原子％の範囲にある組成範囲、上記３つの組成範囲を満たすと、はんだ食われが発生せず、十分な耐酸化性が得られる。さらに、Ｃｕ含有量が５０〜７９原子％の範囲にある組成範囲、Ｎｉ含有量が５〜２０原子％の範囲にある組成範囲、Ａｌ含有量が２０〜６０原子％の範囲にある組成範囲、上記３つの組成範囲を満たすと、高い導電性が得られ、良好な端子電極としての特性を示すことが確認された。

（実施例１８〜２４、比較例７〜１０）
スパッタリング法で端子電極１０を作製した以外は実施例１と同様にバリスタのサンプルを作製し実施例１８〜２４および比較例７〜１０とした。スパッタリングには、表２に示すＣｕ、ＮｉおよびＡｌの成分の元素比の割合となる合金のターゲットを使用した。チャンバ内を高真空にした後Ａｒガスを導入し、バリスタ表面に端子電極１０を形成した。使用したターゲットの元素比を表２に示す。

実施例１と同様に端子電極１０の表面領域、中央領域、素体との界面付近に分けて元素の定量を行ない、端子電極１０の成分評価を行なった。その定量の結果を平均した評価結果を表２に示す。いずれのサンプルも端子電極１０の組成が使用したターゲットと同じ組成であることを確認した。また、端子電極１０のはんだ食われ性評価、端子電極１０の耐酸化性評価および導電性評価を行なった結果を表２に示す。

スパッタリング法で作製した端子電極１０は、塗布電極形成法で作製した端子電極１０と同様に、ＣｕとＮｉとＡｌを含む場合、Ｃｕ含有量が２０〜７９原子％の範囲にある組成範囲、Ｎｉ含有量が１〜４０原子％の範囲にある組成範囲、Ａｌ含有量が２０〜６０原子％の範囲にある組成範囲、上記３つの組成範囲を満たすと、はんだ食われが発生せず、十分な耐酸化性が得られる。さらに、Ｃｕ含有量が５０〜７９原子％の範囲にある組成範囲、Ｎｉ含有量が５〜２０原子％の範囲にある組成範囲、Ａｌ含有量が２０〜６０原子％の範囲にある組成範囲、上記３つの組成範囲を満たすと、高い導電性が得られ、良好な端子電極としての特性を示すことが確認された。

図２に実施例１〜２４を●、比較例１〜１０を○として、それぞれをプロットした。ＣｕとＮｉとＡｌの三成分の元素比を、ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１００）とすると、三成分の組成図上で、（ａ、ｂ、ｃ）の組成範囲が次のＡ、Ｂ、Ｃ、Ｄで囲まれる領域内（各点を結ぶ線上を含む。）である。
（Ｃｕ、Ｎｉ、Ａｌ）＝（７９、１、２０）・・・・（Ａ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（３９、１、６０）・・・・（Ｂ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（２０、２０、６０）・・・（Ｃ）
（Ｃｕ、Ｎｉ、Ａｌ）＝（４０、４０、２０）・・・（Ｄ）
であれば、良好な端子電極としての特性を示すことが確認された。

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

例えば、上述した実施形態では、本発明に係るセラミック電子部品として積層バリスタを例示したが、本発明に係るセラミック電子部品としては、積層セラミックコンデンサ、コンデンサ、圧電素子、インダクタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。

本発明は、外表面に端子電極が形成される任意のセラミック電子部品に適用が可能である。

１０端子電極
２０素体（セラミック素体）
２０ａ主面
２１，２２，２３セラミック層
３１スルーホール電極
３２内部電極
１００セラミック電子部品

Claims

セラミック素体の表面に設けられる、端子電極を備えたセラミック電子部品であって、前記端子電極がＣｕとＮｉとＡｌとを含み、ＣｕとＮｉとＡｌの三成分の元素比をａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１００）とすると、三成分の組成図上で、（ａ、ｂ、ｃ）の組成範囲がＡ（７９、１、２０）、Ｂ（３９、１、６０）、Ｃ（２０、２０、６０）、Ｄ（４０、４０、２０）で囲まれる領域内（各点を結ぶ線上を含む。）であることを特徴とする端子電極を有するセラミック電子部品。
前記端子電極が１５体積％以下のガラス成分を含むことを特徴とする請求項１に記載のセラミック電子部品。