JP5668837B2 - 電子部品の実装構造 - Google Patents
電子部品の実装構造 Download PDFInfo
- Publication number
- JP5668837B2 JP5668837B2 JP2013500942A JP2013500942A JP5668837B2 JP 5668837 B2 JP5668837 B2 JP 5668837B2 JP 2013500942 A JP2013500942 A JP 2013500942A JP 2013500942 A JP2013500942 A JP 2013500942A JP 5668837 B2 JP5668837 B2 JP 5668837B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- ceramic
- ceramic layer
- thermistor
- semiconductor ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
- H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
- H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
- H01C7/042—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient mainly consisting of inorganic non-metallic substances
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/1413—Terminals or electrodes formed on resistive elements having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、サーミスタ及びその製造方法、特に、金属基材とサーミスタ薄膜層と電極とが積層されているサーミスタ及びその製造方法に関する。
従来、保護回路中に温度センサなどとして使用されるNTCサーミスタあるいはPTCサーミスタとしては特許文献1に示されるものが知られている。特許文献1に示されるサーミスタは、電極を兼ねた平板状金属基板と、その一方主面に形成された感温抵抗体膜と、感温抵抗体膜上に形成された1つの電極膜とからなる。
しかしながら、上述のサーミスタは、平板状金属基板を一方の電極とし、最上層に形成されている1つの電極膜を他方の電極としている構造を有する。このため、このサーミスタを基板等に実装する場合、電極膜への電気的接続はワイヤボンディングに寄らざるを得ず、極小スペースへの実装は不可能であった。たとえば、このようなサーミスタを、プリント配線基板上に実装されたIC部品の温度センサとして利用する場合、プリント配線基板とIC部品との間には150〜200μmの微小な隙間が生じており、サーミスタをこの隙間に実装することが好ましい。しかし、ワイヤボンディングによる実装では、このような微小な隙間への実装は実質困難である。
また、特許文献1は配線基板上にスパッタ法により感温抵抗体膜を形成している。このようなスパッタ法を用いて形成した場合、平板状金属基板との接合性が得られるものの、スパッタ法は製造設備にコストがかかり、量産性に向いていない。そこで、固相法により形成されることが求められるが、この場合、平板状金属基板と、感温抵抗体膜との熱膨張係数が異なるため、収縮率が異なる。このため、平板状金属基板と感温抵抗体膜とが接合できたとしても、外環境によっては接合界面における密着強度が不十分な場合がある。
そこで、本発明の目的は、はんだでの実装が可能で、固相法で形成したとしても、密着強度が優れたサーミスタ及びその製造方法を提供する。
本発明の第1の発明は、金属基材と、固相法によって金属基材上に形成された半導体セラミック層と、半導体セラミック層上に形成された一対の分割電極とを備えるサーミスタであって、金属基材の厚みが10〜80μm、半導体セラミック層の厚みが1〜10μmであり、金属基材にはセラミック粒子が含有されており、セラミック粒子は、金属基材に対して16vol%以上40vol%以下であり、金属基材と半導体セラミック層との界面にて、金属基材の表面にセラミック粒子が凹凸を作ることを特徴とする。このような構成を有することによって、金属基材に含まれるセラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材の厚み方向が分断されていない構成を容易に実現することができるため、サーミスタとしてのフレキシブル性を損なうことなく、金属基材と半導体セラミック層との密着強度を向上することができる。上記のような電子部品の場合、低背化できるため、200μm以下の極小スペースであっても実装をすることができるとともに、薄層の半導体セラミック層と金属基材とを一体焼成化していることで、フレキシブル性が付与される。このため、電子部品に応力が加わったとしても、半導体セラミック層部分にクラックが生じにくく、実装スペースに凹凸・段差などがある場合であっても、実装可能である。
本発明者は先にしたPCT出願(PCT/JP2010/64089)において、金属基材と、金属基材上に形成された半導体セラミック層と、半導体セラミック層上に形成された一対の分割電極とを設けた、サーミスタを発案した。上記のような形状であれば、プリント配線基板上にリフロー等の方法により、はんだ実装ができる。また、薄層の半導体セラミック層と金属基材とを一体焼成している。
しかしながら、上述の構成で形成したとしても、固相法により形成した場合、金属基材と、半導体セラミック層との熱膨張係数が異なるため、一体焼成したとしても収縮率が異なる。このため、金属基材と半導体セラミック層とが接合できたとしても、例えば、高温高湿度環境下では接合界面に水分が侵入したりして、金属基材と半導体セラミック層との接合が分断されて、抵抗値が大きく変化してしまう。本願発明では、金属基材にセラミック粉末を混合することにより、半導体セラミック層と金属基材との密着強度が向上することが明らかになった。これは、セラミック粉末によるアンカー効果、ならびに、半導体セラミック層と金属基材との接触面積が増大されることが寄与していると思われる。また、金属基材に含まれるセラミック粒子またはセラミック粒子が連続して形成される柱構造により、金属基材が厚み方向に分断されていないため、フレキシブル性を失わずに、また金属基材の強度を損なわずに、金属基材と半導体セラミック層の密着強度が向上する。
なお、セラミック粒子、またはセラミック粒子の柱構造により、金属基材が厚み方向に分断されるとは、同一のセラミック粒子、またはセラミック粒子の柱構造が、金属基材の表面と裏面に露出することをいう。
また、金属基材およびセラミック層はシート状に形成されていることが好ましい(第2の発明)。
また、シート状の金属基材とシート状の半導体セラミック層は一体的に積層した状態で焼成されたものであることが好ましい(第3の発明)。
本発明のサーミスタは、上述の方法によって製造されていることが好ましい。このような構成の場合、フレキシブル性が確実に得られると共に、セラミック層にクラック等の発生しにくいサーミスタが提供できる。
また、半導体セラミック層はNTCセラミック材料からなり、セラミック粒子は半導体セラミック層と同一の材料または酸化鉄化合物であることが好ましい(第4の発明)。
このような材料を用いることによって、半導体セラミック層の特性へ影響を及ぼすことなく、フレキシブル性を失わずに、金属基材と半導体セラミック層との密着強度が向上する。
分割電極にはセラミック粒子が含有されていることが好ましい(第5の発明)。
このような構成を有することによって、半導体セラミック層と分割電極との密着強度も向上し、より好ましい。
本発明の第6の発明は、金属基材と、金属基材上に形成された半導体セラミック層と、半導体セラミック層上に形成された一対の分割電極と、を備えたサーミスタの製造方法であって、キャリアフィルム上にセラミックスラリーを所定の厚さに塗布して厚みが1〜10μmの半導体セラミック層となるセラミックグリーンシートを形成する工程と、セラミックグリーンシート上に、セラミック粉末を含有する金属ペーストを所定の厚さに塗布して厚みが10〜80μmの金属基材となる金属基材シートを形成する工程と、セラミックグリーンシートの金属基材シートが形成された面と対向する面上に電極ペーストを所定の厚さに塗布して分割電極となる分割電極パターンを形成する工程と、金属基材シート、セラミックグリーンシート、分割電極パターンを一体的に焼成する工程と、を備え、金属ペーストに、セラミック粉末が16vol%以上40vol%以下の範囲で含有されていることを特徴とする。
このような製造方法によると、金属基材シートとセラミックグリーンシートとを一体的に焼成されるため、金属基材と半導体セラミック層との界面にて、セラミック粉末がセラミック粒子となり、金属基材の表面にてセラミック粒子が凹凸を作ることになり、アンカー効果または接触面積の増加により密着強度が向上する。このような製造方法を用いることによって、サーミスタとしてのフレキシブル性を損なうことなく、金属基材と半導体セラミック層との密着強度を向上したサーミスタを提供できる。
また、上記製造方法においては、電極ペーストにもセラミック粉末を含有する方が好ましい(第7の発明)。
このような製造方法を用いることによって、半導体セラミック層と分割電極との密着強度も向上したサーミスタを提供できる。
この発明により、はんだでの実装が可能で、固相法で形成したとしても、密着強度が優れたサーミスタ及び製造方法が提供できる。
(第1実施例)
図1は、この発明の第1の実施形態によるフレキシブルサーミスタの断面図である。
図1は、この発明の第1の実施形態によるフレキシブルサーミスタの断面図である。
本発明のフレキシブルサーミスタ1Aの実装構造は、金属基材11と、金属基材11上に形成された半導体セラミック層15と、半導体セラミック層15上に形成された一対の分割電極21、22と、を備えるフレキシブルサーミスタ1Aとを備えている。分割電極21、22の表面にはNiめっき膜23、Snめっき膜24が順に形成されている。また、金属基材11の表面にもNiめっき膜23´、Snめっき膜24´が形成されている。なお、ここでは、半導体セラミック層15の表面に保護層16が形成されている。この保護層は必ずしも形成する必要はない。
金属基材11は金属粉ペーストのシート状形成体が焼成されたもの、半導体セラミック層15はセラミックスラリーまたはセラミックペーストのシート状形成体が焼成されたもの、分割電極21,22は電極材料ペーストが焼成されたものである。前記金属粉ペーストのシート状形成体、セラミックスラリーのシート状形成体および電極ペーストは、これら三者が一体的に焼成されたものである。なお、少なくとも金属基材11と半導体セラミック層15とが一体焼成されればよい。
金属基材11の厚みは10〜80μm程度、半導体セラミック層15の厚みは1〜10μm程度、分割電極21,22の厚みは0.1〜10μm程度であり、フレキシブルサーミスタ1A全体の厚みは10〜100μm程度である。
半導体セラミック層15としては、Mn,Ni、Fe、Ti、Co、Al、Znなどを任意の組合せで適量含むNTC特性を有するセラミック材料を用いることができる。ここでは前記遷移金属元素の酸化物を用いて混合されるが、前記元素の炭酸塩、水酸化物などを出発原料として用いてもよい。金属基材11及び分割電極21,22としては、Ag、Pd、Pt、Auなどの貴金属またはCu、Ni、Al、W,Tiなどの卑金属の単体、さらにはこれらを含む合金を用いることができる。
上記の金属基材11には、セラミック粒子30が含有されており、セラミック粒子30またはセラミック粒子が連続して形成される柱構造31により、金属基材11の厚み方向が分断されていない。具体的にはセラミック粒子30は0.1μm〜3.0μm程度が好ましく、これらのセラミック粒子30が金属基材となる金属ペーストに含まれて焼成されたとき、セラミック粒子30が複数連なって柱構造31を構成しない、または、柱構造31ができてしまったとしても、金属基材11が厚み方向に分断されない程度に形成されている。
このような構成を有することにより、フレキシブルサーミスタ1Aとしてのフレキシブル性を損なうことなく、金属基材11と半導体セラミック層15との密着強度を向上したサーミスタ1Aを提供できる。
セラミック粒子30は、金属基材11に対して16vol%以上40vol%以下の範囲で含まれることが好ましい。16vol%よりも少ない場合、金属基材11に含まれるセラミック粒子30の存在割合が少ないため、高温高湿下のような過酷な条件の場合には、十分な密着強度が得られない場合がある。また40vol%よりも多い場合、セラミック粒子30が連続して形成される柱構造31が生じやすく、金属基材11の厚み方向に柱構造30が連なりやすい。その結果、金属基材11のフレキシブル性を阻害してしまう恐れがある。
セラミック粒子30としては、半導体セラミック層15に用いられている材料と同じもしくは類似の材料を用いることが好ましい。半導体セラミック層15として、例えばMn−Ni−Fe−Ti系のNTCサーミスタ材料を用いる場合、セラミック粒子30としてはMn3O4、NiO、Fe2O3、TiO2のそれぞれの酸化物、または、これらの混合酸化物等を用いることが好ましい。このように、半導体セラミック層15に用いられている材料を用いた場合、半導体セラミック層15の特性層に悪影響を及ぼす可能性が低い。ただ、半導体セラミック層15が著しくめっきに侵食されやすい材料の場合には、半導体セラミック層15と同等の材料よりも、めっきに強い酸化鉄化合物(Fe2O3)を用いることが好ましい。また、保護層16に用いられる材料を用いてもよい。
なお、金属基材11の表面にもNiめっき膜23´、Snめっき膜24´が形成されているが、分割電極21、22の表面にNiめっき膜23、Snめっき膜24を電気めっきにより形成することによって、金属からなる金属基材11の表面にも必然的に形成されたものであって、必ずしも形成する必要はないものである。
図2はフレキシブルサーミスタ1Aの等価回路である。分割電極21,22が入出力端子となり、抵抗R1、R2は半導体セラミック層15によって形成されるとともに、金属基材11を介して電気的に直列に接続されている。すなわち、分割電極21,22と金属基材11との間の厚み方向に挟まれる半導体セラミック層15による抵抗R1,R2でサーミスタ回路が構成される。
図3はフレキシブルサーミスタ1Aに流れる電流の経路を示す図である。半導体セラミック層15の表面に分割電極21,22が形成されているため、図3に矢印で示すように、分割電極21,22に接している部分の半導体セラミック層15と金属基材11を通じる経路で電流が流れる。フレキシブルサーミスタ1Aの撓みやマウンタでの実装時には半導体セラミック層15の中央部分にクラックが発生しやすい。しかし、仮に、半導体セラミック層15の中央部分にクラックが発生したとしても、その部分は通電経路ではないので、フレキシブルサーミスタ1Aとしての電気的特性に影響を及ぼすことはない。
以下、フレキシブルサーミスタ1Aの製造方法について説明する。
まず、Ag−Pdを主成分とし、セラミック粒子となるセラミック粉末を含有した金属基材用ペーストをドクターブレード法にて、焼成後の厚みが5〜100μmの金属基材11となる金属基材シートを形成する。次に半導体セラミック層15の原料として、Mn−Ni−Fe−Ti等の酸化物を所定の配合(抵抗率が104Ωcmとなることを目標とする)となるように秤量し、ジルコニアなどの粉砕媒体を用いてボールミルにより十分に湿式粉砕し、その後、所定の温度で仮焼してセラミック粉末を得る。
前記セラミック粉末に有機バインダを添加し、湿式で混合処理を行って半導体セラミックスペーストを得る。得られた半導体セラミックスペーストからスクリーン印刷法などによって、半導体セラミックス層15を形成する。次に、Fe2O3などの絶縁性を有する材料に有機バインダを添加し、ペースト状にして、スクリーン印刷法などにより分割電極21,22を接続する部分のみ露出させて保護層16を形成する。その後、保護層16から露出した半導体セラミックス層15に接続するように分割電極21、22となるAg−Pdペーストをスクリーン印刷し、積層体を得る。
次に、得られた積層体のマザーシートを1単位のサーミスタに個片カットする。得られた1単位の個片を、サーミスタジルコニア製の匣に収容し、脱バインダ処理を行った後、所定温度(例えば900〜1300℃)で焼成する。
その後、電界めっきによりNiめっき膜23、Snめっき膜24を順次形成する。
半導体セラミック層15や保護層16を形成する方法としてはスクリーン印刷法が一般的であるが、グラビア印刷、インクジェット方式、ドクターブレード法などであってもよい。また、金属基材11についてもスクリーン印刷などの印刷法で形成することができる。分割電極21,22はスクリーン印刷法、スパッタリング、蒸着法などで形成することができる。
(実験例1)
実験例1においては、図1を参照して説明した第1の実施形態についての評価を行なった。
実験例1においては、図1を参照して説明した第1の実施形態についての評価を行なった。
まず、Mn3O4、NiO、Fe2O3、TiO2を、抵抗率が104Ωcmとなるように秤量し、ボールミルにより、ジルコニアなどの粉砕媒体を用いて、十分に湿式粉砕し、その後、700℃2時間で仮焼し、Mn−Ni−Fe−Tiの酸化物からなるセラミック仮焼粉末を得た。
次に、この仮焼粉末を湿式で粉砕処理した後に、有機バインダを加え、半導体セラミックペーストを得た。
次に、Ag90wt%Pd10wt%となるように混合されたAg−Pd金属ペーストに、前記セラミック仮焼粉末と同様の方法で作製した、表1に示される共材としてのセラミック粉末を、表1に示される割合で混合した。そして得られた金属ペーストをドクターブレード法により、焼成後の厚みが30μmとなる金属基材シートをPET製キャリアシート上に形成した。
その後、金属基材シート上に、上述の半導体セラミックペーストを、スクリーン印刷法によって焼成後の厚みが3μmとなるようにシート状の半導体セラミックパターンを形成した。さらに、この上に、耐めっき性に優れるFe2O3からなるシート状の保護層パターンを、分割電極が形成される領域よりも一回り小さい領域を除き、焼成後の厚みが10μmとなるように形成した。続いて、金属基材に用いた金属ペーストと同一の金属ペーストを、焼成後の厚みが3μmとなるように分割電極パターンを形成した。得られた、金属基材シート、シート状の半導体セラミックパターン、シート状の保護層パターン、分割電極パターンとを、脱脂した後、950℃2時間の条件で一体焼成した。これにより、金属基材、半導体セラミック層、保護層、分割電極層が順次形成されたサーミスタを得た。
その後、得られたサーミスタに、Ni及びSnめっきを順次電解めっきにより形成した。これにより、分割電極の表面、及び、金属基材の表面にNi及びSnめっきが形成される。そして、Sn−Ag−Cu系の無鉛はんだでガラスエポキシ基板のランドに実装した。
その後、25℃における室温抵抗値を測定した後、60℃95%の高温高湿度環境下において300時間放置し、放置後に25℃の室温に戻した際の室温抵抗値を測定し、高温高湿度放置前後の室温抵抗変化率を測定した。試料数は1000個とし、10%以上の抵抗値変化が生じた試料の発生率を表1に示す。
表1より、共材となるセラミック粉末を含有していない試料1の場合、10%以上の抵抗値変化が生じた試料は2.8%も生じているのに対し、試料2〜6については0.5%以下となり、高温高湿度放置をしたとしても金属基材と半導体セラミック層との接合界面の密着強度が十分なものであることがわかる。
(実験例2)
より定量的に半導体セラミック層と金属基材との密着強度を測定するために、図4に示されるような試験片40を作製した。具体的には、実験例1のサーミスタを作製するために使用した半導体セラミック粉末にてシート成形用のスラリーを作製し、ドクターブレードによりセラミックグリーンシートを得た。そして、このグリーンシートを所定寸法に裁断して複数枚のセラミックグリーンシートを得た。続いて、実験例1の金属基材シートに用いたものと同一の金属ペーストを、1枚のセラミックグリーンシートにスクリーン印刷によって印刷し、そのセラミックグリーンシートを両側から複数のセラミックグリーンシートで挟持することで金属ペーストが一層挟まれた平板状の積層ブロック体を形成した。続いて、これを圧着した後に、950℃で2時間焼成した。得られた試料をダイシングカットし、セラミック41とセラミック41の間に金属層42を配置した□1.0mm×長さ5.0mmの試験片(角柱状試料)40を得た。
より定量的に半導体セラミック層と金属基材との密着強度を測定するために、図4に示されるような試験片40を作製した。具体的には、実験例1のサーミスタを作製するために使用した半導体セラミック粉末にてシート成形用のスラリーを作製し、ドクターブレードによりセラミックグリーンシートを得た。そして、このグリーンシートを所定寸法に裁断して複数枚のセラミックグリーンシートを得た。続いて、実験例1の金属基材シートに用いたものと同一の金属ペーストを、1枚のセラミックグリーンシートにスクリーン印刷によって印刷し、そのセラミックグリーンシートを両側から複数のセラミックグリーンシートで挟持することで金属ペーストが一層挟まれた平板状の積層ブロック体を形成した。続いて、これを圧着した後に、950℃で2時間焼成した。得られた試料をダイシングカットし、セラミック41とセラミック41の間に金属層42を配置した□1.0mm×長さ5.0mmの試験片(角柱状試料)40を得た。
得られた試験片40について、(1)初期、ならびに(2)Niめっき液に1時間浸漬した後に60℃95%の高温高湿度環境下にて300時間放置した後に、図5に示されるように、1対の支持冶具51aと51bとの間に渡し、上から加圧部材52で金属層42部分を加圧し、オートグラフによる曲げ試験を実施し、セラミック41と金属層42とが剥離する際の強度を測定した。これをセラミックと金属層との密着強度とした。なお、試料数は15個とし、その平均値を求めた。初期密着強度が170未満、高温高湿度放置後の密着強度が40未満のものを範囲外とした。表2に実験結果を示す。
表2から分かるように、共材となるセラミック粉末を含有していない試料7の場合、初期密着強度、高温高湿度放置ともに範囲外の密着強度となった。一方、試料8〜12については、初期密着強度が170以上、及び高温高湿度放置後の密着強度が40以上と優れていることがわかった。
(実験例3)
続いて、共材添加による金属基材のたわみ性について以下の評価を行った。具体的には、実験例1で得られたセラミックグリーンシートと、実験例1で得られた共材が添加された金属シートとを積層し一体焼成した、たわみ試験用試料を作成した。この長さは50mm×幅5mm、金属基材の厚みが30μm、半導体セラミック層の厚みが2μmである。
続いて、共材添加による金属基材のたわみ性について以下の評価を行った。具体的には、実験例1で得られたセラミックグリーンシートと、実験例1で得られた共材が添加された金属シートとを積層し一体焼成した、たわみ試験用試料を作成した。この長さは50mm×幅5mm、金属基材の厚みが30μm、半導体セラミック層の厚みが2μmである。
続いて、撓み量1mm、2mm、8mm、16mmでのサーミスタのそり量に相当する直径10.13cm、5.07cm、1.30cm、0.71cmの円筒に上記で得られたたわみ試験用試料を巻きつけ、たわみ試験用試料の破壊の有無を確認した。円筒にたわみ試験用試料を巻きつけた結果、金属基材にクラックが発生した場合は×、発生しなかった場合は○とした。試料数は5個とし、1個でもクラックが発生した場合、×とした。表3に実験結果を示す。
表3から分かるように、共材となるセラミック粉末が48vol%含まれている試料18の場合、撓み量1mm〜16mmのすべてのケースにおいて、金属基材にクラックが入ってしまうことがわかった。また、試料17は、撓み量1mm、2mmの時にクラックが入ってしまうが、8mm、16mmの時にはクラックが入らず、ある程度のフレキシブル性が得られることがわかった。一方、試料13〜16においては、撓み量1〜16mmのすべてのケースにおいて、クラックが入らず、フレキシブル性が十分に得られていることが分かる。
実験例1〜3の結果より、共材となるセラミック粉末を金属基材に添加することにより、金属基材と半導体セラミック層との密着強度が向上することがわかる。また、共材となるセラミック粉末が金属基材中に16vol%以上40vol%以下となるように添加されることによって、フレキシブル性を損なわず、密着強度の優れたサーミスタを提供できることがわかる。
(実験例4)
続いて、共材添加によるセラミック層への拡散による電気特性の変化を調査するために、共材となるセラミック材料として、試料19の酸化鉄(Fe2O3)、試料20の半導体セラミック層と同じ材料(Mn−Ni−Fe−Ti組成化合物)、試料21の酸化銅(CuO)、を用意した。続いて、Ag90wt%Pd10wt%となるように混合されたAg−Pd金属ペーストに対して、試料19〜21のそれぞれの共材を表4に示される量で添加した。それぞれの金属ペーストを、実験例1で作製したセラミックグリーンシート両主面上にスクリーン印刷して圧着し、脱脂を経て、実験例1と同一の条件で焼成を行った。その結果、全体の大きさが2mm×2mm×0.5mmであり、電極が2mm×2mm×2.0μmとなる試料19〜21の電気特性調査用のサーミスタを得た。得られた試料19〜21のサーミスタについて、液槽25℃(R25)及び50℃(R50)の抵抗値を直流4端子法にて測定し、以下の式によりB定数(R25/R50)を計算した。
続いて、共材添加によるセラミック層への拡散による電気特性の変化を調査するために、共材となるセラミック材料として、試料19の酸化鉄(Fe2O3)、試料20の半導体セラミック層と同じ材料(Mn−Ni−Fe−Ti組成化合物)、試料21の酸化銅(CuO)、を用意した。続いて、Ag90wt%Pd10wt%となるように混合されたAg−Pd金属ペーストに対して、試料19〜21のそれぞれの共材を表4に示される量で添加した。それぞれの金属ペーストを、実験例1で作製したセラミックグリーンシート両主面上にスクリーン印刷して圧着し、脱脂を経て、実験例1と同一の条件で焼成を行った。その結果、全体の大きさが2mm×2mm×0.5mmであり、電極が2mm×2mm×2.0μmとなる試料19〜21の電気特性調査用のサーミスタを得た。得られた試料19〜21のサーミスタについて、液槽25℃(R25)及び50℃(R50)の抵抗値を直流4端子法にて測定し、以下の式によりB定数(R25/R50)を計算した。
B25/B50(K)=In(R25/R50)/((1/273.15+25)―1/(273.15+50))
試料数は10個であり、その平均値であった。表4に実験結果を示す。
試料数は10個であり、その平均値であった。表4に実験結果を示す。
表4から分かるように、共材となるセラミック材料として、酸化鉄または半導体セラミック層と同一の材料を用いた試料19及び試料20の場合、共材を16vol%〜40vol%添加したとしても、共材を添加していない0vol%の時とほぼ同等の値が得られることがわかった。一方、共材となるセラミック材料として、CuOを用いた試料21の場合、共材を16vol%〜40vol%と序々に増やしていった場合、共材を添加していない0vol%の時と比べてB定数が大幅に低下していくことがわかった。
1A・・・フレキシブルサーミスタ
11・・・金属基材
15・・・サーミスタ層
16・・・保護層
21,22・・・分割電極
23・・・Niめっき膜
24・・・Snめっき膜
30・・・セラミック粒子
31・・・柱構造
40・・・試験片
41・・・セラミック
42・・・金属層
11・・・金属基材
15・・・サーミスタ層
16・・・保護層
21,22・・・分割電極
23・・・Niめっき膜
24・・・Snめっき膜
30・・・セラミック粒子
31・・・柱構造
40・・・試験片
41・・・セラミック
42・・・金属層
Claims (7)
- 金属基材と、固相法によって前記金属基材上に形成された半導体セラミック層と、前記半導体セラミック層上に形成された一対の分割電極とを備え、
前記金属基材の厚みが10〜80μm、前記半導体セラミック層の厚みが1〜10μmであり、
前記金属基材にはセラミック粒子が含有されており、
前記セラミック粒子は、前記金属基材に対して16vol%以上40vol%以下であり、
前記金属基材と前記半導体セラミック層との界面にて、前記金属基材の表面に前記セラミック粒子が凹凸を作ることを特徴とするサーミスタ。 - 前記金属基材および前記半導体セラミック層はシート状に形成されていることを特徴とする請求項1に記載のサーミスタ。
- 前記シート状の前記金属基材と前記シート状の前記半導体セラミック層は一体的に積層した状態で焼成されたものであることを特徴とする請求項2に記載のサーミスタ。
- 前記半導体セラミック層はNTCセラミック材料からなり、前記セラミック粒子は前記半導体セラミック層と同一の材料または酸化鉄化合物であることを特徴とする請求項1〜3のいずれかに記載のサーミスタ。
- 前記分割電極にセラミック粒子が含有されていることを特徴とする請求項1〜4のいずれかに記載のサーミスタ。
- 金属基材と、前記金属基材上に形成された半導体セラミック層と、前記半導体セラミック層上に形成された一対の分割電極と、を備えたサーミスタの製造方法であって、
キャリアフィルム上にセラミックスラリーを所定の厚さに塗布して厚みが1〜10μmの前記半導体セラミック層となるセラミックグリーンシートを形成する工程と、
前記セラミックグリーンシート上に、セラミック粉末を含有する金属ペーストを所定の厚さに塗布して厚みが10〜80μmの前記金属基材となる金属基材シートを形成する工程と、
前記セラミックグリーンシートの前記金属基材シートが形成された面と対向する面上に電極ペーストを所定の厚さに塗布して分割電極となる分割電極パターンを形成する工程と、
前記金属基材シート、前記セラミックグリーンシート、前記分割電極パターンを一体的に焼成する工程と、
を備え、
前記金属ペーストに、前記セラミック粉末が16vol%以上40vol%以下の範囲で含有されていることを特徴とするサーミスタの製造方法。 - 前記電極ペーストにもセラミック粉末を含有することを特徴とする請求項6に記載のサーミスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013500942A JP5668837B2 (ja) | 2011-02-24 | 2012-02-08 | 電子部品の実装構造 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038765 | 2011-02-24 | ||
JP2011038765 | 2011-02-24 | ||
PCT/JP2012/052837 WO2012114874A1 (ja) | 2011-02-24 | 2012-02-08 | 電子部品の実装構造 |
JP2013500942A JP5668837B2 (ja) | 2011-02-24 | 2012-02-08 | 電子部品の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012114874A1 JPWO2012114874A1 (ja) | 2014-07-07 |
JP5668837B2 true JP5668837B2 (ja) | 2015-02-12 |
Family
ID=46720659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013500942A Expired - Fee Related JP5668837B2 (ja) | 2011-02-24 | 2012-02-08 | 電子部品の実装構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9153762B2 (ja) |
EP (1) | EP2680278B1 (ja) |
JP (1) | JP5668837B2 (ja) |
CN (1) | CN103380467B (ja) |
WO (1) | WO2012114874A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013073324A1 (ja) * | 2011-11-15 | 2013-05-23 | 株式会社村田製作所 | サーミスタおよびその製造方法 |
WO2014083898A1 (ja) * | 2012-11-28 | 2014-06-05 | 株式会社村田製作所 | サーミスタ装置 |
JP2014109554A (ja) * | 2012-12-04 | 2014-06-12 | Murata Mfg Co Ltd | 赤外線センサおよびその製造方法 |
US20150380627A1 (en) * | 2014-06-27 | 2015-12-31 | Qualcomm Technologies, Inc. | Lid assembly for thermopile temperature sensing device in thermal gradient environment |
WO2017010216A1 (ja) * | 2015-07-15 | 2017-01-19 | 株式会社村田製作所 | 電子部品 |
JP6579194B2 (ja) * | 2015-07-31 | 2019-09-25 | 株式会社村田製作所 | 温度センサ |
DE202018004354U1 (de) * | 2018-09-19 | 2018-10-15 | Heraeus Sensor Technology Gmbh | Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement |
JP7318022B2 (ja) * | 2019-07-05 | 2023-07-31 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト | Ntc薄膜サーミスタ及びntc薄膜サーミスタの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310502U (ja) * | 1986-07-07 | 1988-01-23 | ||
JPH06302406A (ja) * | 1993-04-19 | 1994-10-28 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH0878267A (ja) * | 1994-09-08 | 1996-03-22 | Murata Mfg Co Ltd | 内部電極ペーストおよびそれを用いた積層セラミックコンデンサ |
JP2003007510A (ja) * | 2002-06-19 | 2003-01-10 | Mitsubishi Materials Corp | チップ型サーミスタ |
JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
JP2009032837A (ja) * | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3574930A (en) * | 1966-12-08 | 1971-04-13 | Gen Motors Corp | Method of forming a printed thermistor on a metal sheet |
JPS61245502A (ja) | 1985-04-23 | 1986-10-31 | 松下電器産業株式会社 | 薄膜サ−ミスタ |
JPS63169793A (ja) * | 1987-01-07 | 1988-07-13 | 株式会社村田製作所 | プリント基板へのチツプ部品の取付構造 |
CN1052299C (zh) * | 1995-05-11 | 2000-05-10 | 松下电器产业株式会社 | 温度传感元件和装有它的温度传感器及温度传感元件的制造方法 |
US6780494B2 (en) * | 2002-03-07 | 2004-08-24 | Tdk Corporation | Ceramic electronic device and method of production of same |
JP4073416B2 (ja) * | 2004-03-31 | 2008-04-09 | Tdk株式会社 | 積層セラミックコンデンサ |
TW200539196A (en) * | 2004-05-18 | 2005-12-01 | Mitsubishi Materials Corp | Compound device |
JP4265578B2 (ja) * | 2005-06-30 | 2009-05-20 | オムロン株式会社 | 回路基板 |
CN103380492B (zh) * | 2011-02-24 | 2016-04-27 | 株式会社村田制作所 | 电子元器件的安装结构 |
-
2012
- 2012-02-08 JP JP2013500942A patent/JP5668837B2/ja not_active Expired - Fee Related
- 2012-02-08 WO PCT/JP2012/052837 patent/WO2012114874A1/ja active Application Filing
- 2012-02-08 EP EP12749937.4A patent/EP2680278B1/en not_active Not-in-force
- 2012-02-08 CN CN201280009668.1A patent/CN103380467B/zh not_active Expired - Fee Related
-
2013
- 2013-08-14 US US13/966,514 patent/US9153762B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6310502U (ja) * | 1986-07-07 | 1988-01-23 | ||
JPH06302406A (ja) * | 1993-04-19 | 1994-10-28 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH0878267A (ja) * | 1994-09-08 | 1996-03-22 | Murata Mfg Co Ltd | 内部電極ペーストおよびそれを用いた積層セラミックコンデンサ |
JP2003007510A (ja) * | 2002-06-19 | 2003-01-10 | Mitsubishi Materials Corp | チップ型サーミスタ |
JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
JP2009032837A (ja) * | 2007-07-26 | 2009-02-12 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130328154A1 (en) | 2013-12-12 |
US9153762B2 (en) | 2015-10-06 |
CN103380467A (zh) | 2013-10-30 |
EP2680278B1 (en) | 2016-11-09 |
EP2680278A4 (en) | 2015-11-11 |
CN103380467B (zh) | 2016-04-27 |
JPWO2012114874A1 (ja) | 2014-07-07 |
EP2680278A1 (en) | 2014-01-01 |
WO2012114874A1 (ja) | 2012-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5668837B2 (ja) | 電子部品の実装構造 | |
JP5375963B2 (ja) | サーミスタ及びその製造方法 | |
JP6369875B2 (ja) | チップ抵抗器 | |
TW200949867A (en) | Ceramic element | |
JP5928608B2 (ja) | サーミスタ装置 | |
JP5664760B2 (ja) | 電子部品の実装構造 | |
JP5768272B2 (ja) | チップ部品およびその製造方法 | |
JP5324390B2 (ja) | 積層電子部品 | |
KR20150109292A (ko) | 전압 비직선 저항 소자 및 그 제조 방법 | |
JP2010114167A (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
JP6911754B2 (ja) | 電子部品および積層セラミックコンデンサ | |
JP6986390B2 (ja) | 厚膜抵抗器 | |
JP6911755B2 (ja) | 電子部品および積層セラミックコンデンサ | |
JP6260169B2 (ja) | セラミック電子部品 | |
WO2013073324A1 (ja) | サーミスタおよびその製造方法 | |
JP6149649B2 (ja) | セラミック電子部品 | |
JP2006156851A (ja) | チップ部品及びチップ部品の製造方法 | |
JP2006287268A (ja) | チップ型サーミスタ | |
WO2014185270A1 (ja) | 電子部品 | |
JP2011103224A (ja) | 過電圧保護部品 | |
JP2008078576A (ja) | Ntc組成物及びntc素子 | |
JP2011114187A (ja) | 過電圧保護部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5668837 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |