JP2012033291A - 電極形成用のペースト、端子電極及びセラミック電子部品 - Google Patents

電極形成用のペースト、端子電極及びセラミック電子部品 Download PDF

Info

Publication number
JP2012033291A
JP2012033291A JP2010169619A JP2010169619A JP2012033291A JP 2012033291 A JP2012033291 A JP 2012033291A JP 2010169619 A JP2010169619 A JP 2010169619A JP 2010169619 A JP2010169619 A JP 2010169619A JP 2012033291 A JP2012033291 A JP 2012033291A
Authority
JP
Japan
Prior art keywords
paste
terminal electrode
metal
mass
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010169619A
Other languages
English (en)
Inventor
Yukari Inoue
ゆか梨 井上
Miyuki Yanagida
みゆき 柳田
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010169619A priority Critical patent/JP2012033291A/ja
Publication of JP2012033291A publication Critical patent/JP2012033291A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)

Abstract

【課題】良好な焼結性を有し、大気雰囲気下で焼付けても優れた導電性を維持することが可能であるとともに、セラミック電子部品の製造コストを低減することが可能な端子電極用のペーストを提供すること。
【解決手段】金属成分を含有する電極形成用のペーストであって、金属成分は、貴金属と卑金属とを含有し、貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有し、卑金属は、(3)銅及びニッケルを含有し、銅及びニッケルの合計に対するニッケルの含有量が10〜80質量%である成分、並びに(4)銅及びインジウムを含有し、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有し、卑金属に対する貴金属の比率が4〜50質量%であるペーストである。
【選択図】なし

Description

本発明は、電極形成用のペースト、端子電極、及び当該端子電極を備えるセラミック電子部品に関する。
コンデンサ等のセラミック電子部品は、焼付けによって形成される端子電極を備える。このような端子電極の材料としては、コスト面の優位性から銅等の卑金属が使用されることが多い。通常、卑金属は酸化されやすいため、卑金属を含有するペーストを大気中で焼付けて端子電極を形成すると、抵抗値が上昇して優れた導電性が損なわれることとなる。このため、酸素を含有する雰囲気下でペーストに含まれる有機バインダを除去した後、窒素雰囲気下で焼付けして、端子電極が形成される。
一方、インダクタ、半導体、高周波部品等のセラミック電子部品の場合、端子電極の材料としては銀やパラジウムなどの貴金属が使用されることが多い。この理由は、これらのセラミック電子部品におけるセラミック素体の特性劣化を抑制するために、端子電極の焼付けを、通常、大気雰囲気下で行う必要性があるためである。例えば、特許文献1では、セラミック電子部品の端子電極の材料として、Ag−Pd粉末を主成分とする導電性ペーストをセラミック素体に塗布し、空気中で焼成して端子電極を形成することが提案されている。
ところで、貴金属は価格が高いため、セラミック電子部品の製造コスト上昇の要因となっている。そこで、卑金属の酸化を抑制する方法として、卑金属粒子の表面を貴金属又はガラスでコートすることや、端子電極の焼付けを、酸素濃度が十分に低減された窒素雰囲気下で行うことが提案されている。
特開昭59−124706号公報
しかしながら、貴金属やガラスで卑金属粒子の表面をコートした粒子を用いても、コートにおけるピンホールの発生を防ぐことが困難である。また、端子電極の焼付け時に、コート材の軟化が始まると、内部の卑金属が外気中にさらされて一気に酸化が進んでしまい、端子電極の導電性が損なわれしまうことが懸念される。
一方、主成分として貴金属を含有するペーストを用いて端子電極を形成する場合、セラミック電子部品の製造コストを低減することが困難となる。また、従来の卑金属を含有するペーストを用いて端子電極を形成する場合、酸化に伴う導電性の低下を抑制するために、煩雑な雰囲気制御が必要となる。その結果、製造設備及び製造工程が複雑化してしまう。このため、大気雰囲気下で焼付けて端子電極を形成しても優れた導電性を維持することが可能なペーストが求められている。また、金属の酸化防止の観点から、端子電極の焼付け温度を低減するために良好な焼結性をも兼ね備えるペーストが求められている。
本発明は、上記事情に鑑みてなされたものであり、良好な焼結性を有し、大気雰囲気下で焼付けても優れた導電性を維持することが可能であるとともに、セラミック電子部品の製造コストを低減することが可能な端子電極用のペーストを提供することを目的とする。また、優れた導電性を有するとともに、製造コストを低減することが可能な端子電極を提供することを目的とする。また、優れた導電性を有する端子電極を備え、製造コストを低減することが可能なセラミック電子部品を提供することを目的とする。
本発明では、第1の側面において、金属成分を含有する電極形成用のペーストであって、金属成分は、貴金属と卑金属とを含有し、貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有し、卑金属は、(3)銅及びニッケルを含有し、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(4)銅及びインジウムを含有し、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有し、卑金属に対する貴金属の比率が4〜50質量%であるペーストを提供する。
上記本発明のペーストは、卑金属に対する貴金属の比率が50質量%以下であることから、端子電極やセラミック電子部品の製造コストを低減することができる。また、このペーストは、卑金属と貴金属とを所定の比率で含むとともに、ペーストに含まれる卑金属が所定量のニッケル又はインジウムを含有することから、良好な焼結性と良好な導電率とを両立することができる。
本発明の電極形成用のペーストの貴金属は、(2)銀及びパラジウムの組み合わせを含有し、銀及びパラジウムの合計に対する銀の比率が40質量%以上であることが好ましい。これによって、端子電極及びセラミック電子部品の製造コストの低減を図りつつ、一層良好な焼結性と優れた導電性を有する端子電極を形成することができる。また、マイグレーションの発生を抑制することができる。
本発明のペーストに含まれる金属成分は粉末状であり、貴金属からなる貴金属粉末の平均粒子径が0.1〜1μmであり、卑金属からなる卑金属粉末の平均粒子径が0.5〜3μmであることが好ましい。これによって、一層良好な焼結性と分散性とを有する端子電極用のペーストとすることができる。
本発明は、第2の側面において、セラミック素体の上に設けられる、セラミック電子部品用の端子電極であって、端子電極は、金属成分及びガラス成分を含む単一組成からなる焼付電極層を備え、金属成分は、貴金属と卑金属とを含有し、貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有し、卑金属は、(3)銅及びニッケルを含有し、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(4)銅及びインジウムを含有し、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有し、卑金属に対する貴金属の比率が4〜50質量%である端子電極を提供する。
本発明の端子電極は、卑金属に対する貴金属の比率が50質量%以下であることから、端子電極やセラミック電子部品の製造コストを低減することができる。また、卑金属が所定量のニッケル又はインジウムを含有するとともに、卑金属と貴金属とを所定の比率で含むことから、良好な焼結性と良好な導電率とを両立することができる。
本発明は、第3の側面において、セラミック素体と、該セラミック素体の上に上述の端子電極と、を備えるセラミック電子部品を提供する。
本発明の端子電極は、上述の特徴を有する端子電極を備えることから、製造コストを低減することができる。また、その端子電極は優れた導電性を有することから、優れた性能を有するセラミック電子部品とすることができる。
本発明によれば、良好な焼結性を有し、大気雰囲気下で焼付けても優れた導電性を維持することが可能であるとともに、セラミック電子部品の製造コストを低減することが可能な端子電極用のペーストを提供することができる。また、優れた導電性を有するとともに、製造コストを低減することが可能な端子電極を提供することができる。また、優れた導電性を有する端子電極を備え、製造コストを低減することが可能なセラミック電子部品を提供することができる。
本発明のセラミック電子部品の好適な一実施形態を模式的に示す断面図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。
本実施形態のペーストは、端子電極形成用であり、金属成分、ガラス成分、及び有機バインダ成分を含有する。このペーストにおける金属成分は、貴金属と卑金属とを含有する導電粉末である。貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有する。すなわち、貴金属は、銀元素を有する金属又は合金を含有する。具体的には、本実施形態のペーストは、貴金属として、銀粉末、銀粉末とパラジウム粉末との混合粉末、及び銀とパラジウムとの合金の粉末(Ag−Pd合金粉末)から選ばれる少なくとも一種の粉末(貴金属粉末)を含むことが好ましい。なお、本明細書における貴金属は、金、銀、白金、パラジウム、ロジウム、イリジウム、ルテニウム、及びオスミウムを含む。
貴金属としてペーストに含まれる貴金属粉末の平均粒子径は、好ましくは0.1〜1μmである。平均粒子径が0.1μm未満であると過焼結となる傾向にあり、1μmを超えると、焼結不足となる傾向にある。本明細書における平均粒子径は、市販の粒度分布測定装置を用いて測定された粒度分布におけるD50である。
貴金属における銀の含有量は、端子電極及びセラミック電子部品の製造コストを低減するとともに、一層良好な焼結性と優れた導電性を有する端子部品とする観点から、好ましくは40質量%以上である。また、さらに優れた焼結性と導電性を有する端子電極とする観点から、貴金属における銀の含有量は、好ましくは50〜80質量%である。
貴金属としては、金や白金を用いることも可能であるが、製造コストの低減と、良好な焼結性を有するペーストとする観点から、銀及びパラジウムが好ましい。特に、セラミック素体の内部電極としては、パラジウムを含む金属が用いられることが多いことから、パラジウムを含む端子電極は、セラミック素体との接着性を良好にすることができる。
本実施形態のペーストに含まれる卑金属は、(3)銅及びニッケルを含み、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(4)銅及びインジウムを含み、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有する。すなわち、卑金属は、銅元素を有する金属又は合金を含有する。具体的には、本実施形態のペーストは、卑金属として、銅粉末とニッケル粉末との混合粉末であって、該混合粉末におけるニッケル粉末の比率が10〜80質量%であるもの(粉末A)、銅とニッケルとの合金の粉末(Cu−Ni合金粉末)であって、該合金粉末におけるニッケルの比率が10〜80質量%であるもの(粉末B)、銅粉末とインジウム粉末との混合粉末であって、該混合粉末におけるインジウム粉末の比率が0.3〜8質量%であるもの(粉末C)、銅とインジウムとの合金の粉末(Cu−In合金粉末)であって、該合金粉末におけるインジウムの比率が0.3〜8質量%であるもの(粉末D)、からなる群より選ばれる少なくとも1種の粉末(卑金属粉末)を含むことが好ましい。なお、本明細書における卑金属は、亜鉛、アルミニウム、鉄、コバルト、ニッケル及び銅を含む。
上記粉末A及びBにおいて、ニッケル粉末(ニッケル)の比率は、一層高い導電性を有する端子電極を形成する観点から、好ましくは15〜75質量%である。また、粉末A及びBにおけるニッケル粉末(ニッケル)の比率は、一層高い導電性を有する端子電極とする観点から、好ましくは30〜60質量%である。ニッケル粉末(ニッケル)の質量比率が高くなり過ぎると、十分に良好な焼結性が損なわれる場合がある。一方、ニッケル粉末(ニッケル)の質量比率が低くなり過ぎると、酸化を十分に抑制することが難しくなり、十分に優れた導電性が損なわれる場合がある。
上記粉末C及びDにおいて、インジウム粉末(インジウム)の比率は、焼結性向上の観点から、好ましくは0.5〜8質量%である。また、粉末C及びDにおけるインジウム粉末(インジウム)の比率は、一層高い導電性を有する端子電極を形成する観点から、好ましくは3〜5質量%である。また、粉末C及びDにおけるインジウム粉末(インジウム)の比率は、端子電極の導電性及び焼結性向上の観点から、3〜4質量%である。
卑金属としてペーストに含まれる卑金属粉末の平均粒子径は、好ましくは0.5〜3μmである。平均粒子径が0.5μm未満であると過焼結となる傾向にあり、3μmを超えると焼結不足となる傾向にある。卑金属粉末は、表面がガラス層で被覆されていることが好ましい。これによって、卑金属粉末の酸化に伴う導電性の低下を十分に抑制することができる。
ペーストに含まれる卑金属の総量に対する貴金属の総量の比率は4〜50質量%である。過焼結を抑制するとともに、マイグレーションによる絶縁性の低下を十分に抑制する観点から、卑金属の総量に対する貴金属総量の比率は、好ましくは40質量%以下であり、より好ましくは30質量%以下である。一方、良好な焼結性と優れた導電性とを高水準で両立する観点から、卑金属の総量に対する貴金属の総量の比率は、好ましくは5質量%以上であり、より好ましくは8質量%以上である。
ペーストの好適な組成は、ペースト全体を100質量部としたときに、金属成分50〜95質量部、ガラス成分0〜20質量部、バインダ成分1〜40質量部、分散剤1〜10質量部、有機溶剤1〜40質量部である。これによって、ペーストの塗布性と金属成分の分散性とを良好にすることができる。なお、本実施形態のペーストは、ガラス成分を含んでいなくてもよい。
本実施形態のペーストに含まれるガラス成分、バインダ及び有機溶剤としては、通常の電極形成用のペーストに配合されるものが用いられる。バインダとしては、例えば、アクリル樹脂、エチルセルロース及びポリビニルブチラール等の有機バインダが挙げられる。有機溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。ガラス成分としては、例えば、市販のガラスフリットが挙げられる。
次に、本発明のセラミック電子部品及び端子電極の好適な実施形態を説明する。
図1は、本実施形態のセラミック電子部品の模式断面図である。本実施形態のセラミック電子部品100は、バリスタ素体20と、バリスタ素体20の主面20aの上に設けられた端子電極10と、を備えるバリスタ100である。バリスタ100用の端子電極10は、単一組成を有する焼付け電極である。バリスタ素体20は、バリスタ層22,24,26がこの順で積層された積層構造を有している。各バリスタ層22に設けられたビアホールには、ビアホール電極32が形成されている。バリスタ素体20の主面20a側に配置されたバリスタ層22に設けられたビアホール電極32は、端子電極10と物理的に接触している。したがって、端子電極10は、ビアホール電極32を介して、バリスタ層22,24,26の間に埋設された内部電極34と電気的に接続されている。
端子電極10は、導体であり、上記実施形態に係るペーストを用いて形成される。したがって、端子電極10は、ペーストと同じ金属成分を含有する。すなわち、端子電極は、金属成分として、貴金属と卑金属とを含有する。貴金属は、銀、又は銀及びパラジウムの組み合わせ、を含有する。すなわち、貴金属は、銀元素を有する金属又は合金を含有する。具体的には、本実施形態の端子電極10は、貴金属として、銀(銀単体)、銀とパラジウムの混合物、及び銀とパラジウムとの合金(Ag−Pd合金)から選ばれる少なくとも一種の成分を含む。
貴金属は、銀とパラジウムの混合物、及び銀とパラジウムとの合金(Ag−Pd合金)から選ばれる少なくとも一種の成分を含むことが好ましい。これによって、銀のみを含有する場合に比べてマイグレーションの発生を十分に抑制することができる。
本実施形態の端子電極10に含まれる卑金属は、(1)銅及びニッケルを含み、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(2)銅及びインジウムを含み、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有する。すなわち、卑金属は、銅元素を有する金属又は合金を含有する。具体的には、本実施形態の端子電極10は、卑金属として、銅とニッケルとの混合物であって、該混合物におけるニッケルの比率が10〜80質量%であるもの(成分A)、銅とニッケルとの合金(Cu−Ni合金)であって、該合金におけるニッケルの比率が10〜80質量%であるもの(成分B)、銅とインジウムとの混合物であって、該混合物におけるインジウムの比率が0.3〜8質量%であるもの(成分C)、銅とインジウムとの合金(Cu−In合金)であって、該合金におけるインジウムの比率が0.3〜8質量%であるもの(成分D)、からなる群より選ばれる少なくとも1種を含むことが好ましい。成分A,B,C,Dの好適な組成は、上述のペーストに含まれる粉末A,B,C,Dの好適な組成と同一である。
端子電極10は、上述の各金属成分の他にガラス成分を含有することが好ましい。これによって、端子電極10とセラミック素体20との接着性を高くすることができる。端子電極10は、上述の金属及び合金の酸化物、並びに有機バインダ等に由来する有機成分を含有していてもよい。ただし、端子電極10の導電性向上の観点から、酸化物及び有機成分の含有量は低い方が好ましい。
本明細書において、端子電極10、内部電極34、ビアホール電極32及びバリスタ素体20などのセラミック素体20の組成は、次のようにして求めることができる。まず、端子電極及びセラミック素体の断面を、走査型電子顕微鏡(SEM、倍率:1500倍)を用いて観察し、端子電極10、内部電極34、ビアホール電極32、及びセラミック素体20の位置を確定する。その後、エネルギー分散型X線分析(EDS)によって、金属元素を定量する。これによって、金属成分の組成を求めることができる。また、酸素の有無を分析することによって、酸化物の有無を確認することができる。また、ペースト中における金属成分の組成も、エネルギー分散型X線分析(EDS)によって求めることができる。
端子電極10の厚みは、端子電極10として機能を十分に維持するとともに機械的強度に十分に優れたものとする観点から、好ましくは5〜25μmであり、より好ましくは10〜20μmである。
バリスタ素体20における各バリスタ層22,24,26は、主成分として酸化亜鉛(ZnO)を含み、副成分として遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、又はケイ素酸化物を含むことが好ましい。これによって、優れたバリスタ特性と大きなサージ耐性とを高水準で両立することができる。
バリスタ層22,24,26に含まれるカルシウム酸化物としては、CaO、並びにカルシウムとケイ素と酸素とを含むCaSiO及びCaSiO等の複合酸化物等が挙げられる。バリスタ層22,24,26に含まれるケイ素酸化物としては、SiO、カルシウムとケイ素と酸素とを含むCaSiO、CaSiO、及びZnSiO等の複合酸化物等が挙げられる。バリスタ層22,24,26は、上述の副成分の他に、Coの酸化物又はIIIB族元素から選ばれる少なくとも1種の酸化物を含むことが好ましい。IIIB族元素としては、B、Al、Ga、及びInを挙げることができる。
内部電極34及びビアホール電極32は、主成分として、パラジウム又は銀などを含む金属成分を含有する。内部電極34及びビアホール電極32は、上記主成分の他に、酸化亜鉛、酸化バリウム及び酸化ホウ素等の酸化物やガラス成分を含有していてもよい。
次に、本発明のセラミック電子部品及び端子電極の製造方法を、バリスタ100を例にして以下に説明する。バリスタ100の製造方法は、バリスタ素体20を形成する第1工程と、バリスタ素体20の主面20a上に端子電極10を形成する第2工程と、を有する。以下、各工程の詳細を説明する。
第1工程では、複数のバリスタ層と、それらの間に埋設された内部電極とを有する積層構造からなるバリスタ素体20を以下の手順で形成する。まず、バリスタ層22,24,26の原料となる、酸化亜鉛、遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用の塗料(スラリー)を得る。有機ビヒクルとは、有機バインダを有機溶剤中に溶解したものである。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。
次に、グリーンシートに、バリスタ素体20内に埋設される内部電極34及びビアホール電極32に対応する電極パターンを形成する。内部電極34の電極パターンは、例えば、パラジウム粒子等の金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷法等によって塗布し、乾燥することによって形成される。また、ビアホール電極32は、グリーンシートに公知の方法によって形成されたビアホールに導電性ペーストを充填し、乾燥することによって形成することができる。導電性ペーストに用いられる有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。導電性ペーストに用いられる有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
次に、電極パターンが形成された各グリーンシートと、電極パターンが形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体を得る。このグリーン体を、180〜400℃で0.5〜24時間加熱して、脱バインダを行う。その後、850〜1400℃で0.5〜8時間焼成することによって、バリスタ素体20が得られる。
バリスタ素体20の主面20a上には、必要に応じて、下地ガラス層を設けてもよい。下地ガラス層は、例えば、SiO−ZnO−BaO−ZrO−Al等の酸化物に、有機バインダ及び有機溶剤を配合したペーストを、主面20a上に塗布した後、乾燥及び焼付けを行うことによって形成することができる。
また、バリスタ素体20の主面20a上には、抵抗体を形成してもよい。抵抗体は、ガラス粉末、金属酸化物及び金属ホウ化物等の無機粒子、有機バインダ、並びに有機溶剤を混合して調製した抵抗ペーストを用いて形成することができる。ガラス粉末としては、Al−B−SiO等のガラスを用いることができる。金属酸化物としては、例えばRuO又はSnOを用いることができる。金属ホウ化物としては、例えばLaBを用いることができる。抵抗体は、スクリーン印刷法等によって主面20a上に塗布した上述の抵抗ペーストを、800〜900℃で焼付けることによって形成することができる。抵抗体は、バリスタ素体20の主面20aの上に直接設けてもよいし、主面20aの上に形成された下地ガラス層の上に設けてもよい。
第2工程では、以下の手順で、バリスタ素体20の主面20a上に、単層からなる端子電極10を形成する。まず、端子電極10を形成するためのペーストを調製する。このペーストは、卑金属と貴金属とを含む金属粉末、ガラス成分、バインダ成分、分散剤及び有機溶剤を配合し、混合して調製することができる。ペーストの好適な組成は、上述のペーストの好適な実施形態において述べたとおりである。
調製したペーストを、バリスタ素体20の主面20a上に、ビアホール電極32の端面を覆うようにスクリーン印刷法によって塗布する。塗布した後、乾燥して、端子電極10に対応する電極パターンを形成する。その後、上記電極パターンを600〜1300℃で3〜30分間保持する焼付けを行って、バリスタ素体20の主面20a上に、端子電極10を形成する。これによって、端子電極10は、バリスタ素体20の主面20a上に露出したビアホール電極32と接合される。ここで用いるペーストは良好な焼結性を有していることから、焼付け温度を600℃としても、十分に緻密な端子電極10を形成することができる。ただし、焼付け温度が600℃未満であると、端子電極10の焼結が十分に進行し難くなる傾向にあり、1300℃を超えると端子電極10が過焼結となる傾向にある。また、焼付け時の保持時間が3分間未満であると、端子電極10の焼結が十分に進行し難くなる傾向にあり、30分間を超えると端子電極10が過焼結となる傾向にある。
焼付け時の昇温速度は、好ましくは10〜200℃/分である。昇温速度が10℃/分未満であると、端子電極10が過焼結し易くなる傾向にあり、200℃/分を超えると焼結不足になり易くなる傾向にある。端子電極10は、主面20a上に形成された抵抗体の両端部を覆うように設けてもよい。
端子電極10の焼付けは、酸素を含む雰囲気中で行うことができる。製造設備及び製造工程簡素化の観点から、焼付けは大気中で行うことが好ましい。このようにして、単一組成からなる端子電極10を形成することができる。
以上の工程によって得られる端子電極10は、原材料として用いたペーストの金属成分と同様の金属成分を含有する。このため、端子電極10は、良好な焼結性を有するとともに、優れた導電性を有する。また、バリスタ素体20との接着性にも優れていることから、バリスタ100の信頼性を向上することができる。また、原材料として用いたペーストは、耐酸化性を有することから、端子電極10を大気中でも形成可能である。したがって、製造設備及び工程を簡略化しつつ低い製造コストで端子電極10及びバリスタ100を製造することができる。
焼付け電極層である端子電極10の表面に、めっき処理を施して、めっき層を設けてもよい。めっき処理は無電解めっき及び電解めっきのどちらでもよい。例えば、めっき層は、Niめっき浴(ワット浴など)及びSnめっき浴(中性Snめっき浴など)を用いたバレルめっき法により、Niめっき層とSnめっき層とを順次形成する方法によって得ることができる。
上述の製造方法は、バリスタ素体20を形成する第1工程の後に、バリスタ素体20の主面20a上に端子電極10を形成する第2工程を有しているが、本実施形態のバリスタ100の製造方法はこれに限定されるものではない。例えば、次のような製造方法によってバリスタ100を製造することもできる。まず、上述の製造方法と同様の方法によってシート積層体を形成する。このシート積層体の脱バインダ及び焼成を行ってバリスタ素体の集合体を得る。次に、バリスタ素体の集合体の主面上に、ビアホール電極32の端面を覆うように端子電極10を形成する。その後、チップ単位に切断して、分割された複数のバリスタ100を得ることができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、バリスタ100は、バリスタ素体20の主面20a上に、ガラス下地層、抵抗体及びこれらを覆うガラス製の保護層を有していてもよい。また、端子電極10は、表面層としてめっき層を有していてもよい。本発明のセラミック電子部品は、バリスタに限られるものではなく、例えばインダクタ、コンデンサ、又はLCR(インダクタ、コンデンサ及び抵抗の複合電子部品)であってもよい。
本発明の内容を、実施例及び比較例を参照してより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
[バリスタの作製]
(実施例1)
バリスタ素体形成用のスラリーを以下の手順で調製した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、及び添加剤を配合し、ボールミルを用いて20時間混合して、バリスタ素体用のスラリーを得た。
外部電極を形成するためのペーストを以下の手順で調製した。まず、ペーストの金属成分であるガラスコートされた卑金属粉末(Cu−Ni合金粉末、ニッケル含有量:10質量%、平均粒子径:1.0μm)及び貴金属粉末(Ag−Pd合金粉末、パラジウム含有量:30質量%、平均粒子径:0.6μm)と、ガラス成分であるZn系ガラスと、バインダ成分であるアクリル樹脂と、有機溶剤であるブチルカルビトール及びブチルカルビトールアセテートと、を準備した。
卑金属粉末80質量部に対し、貴金属粉末を8質量部、ガラス成分を2質量部、バインダ成分及び有機溶剤を合計で16質量部配合して、3本ロールミルを用いて混合し、端子電極用のペーストを調製した。
上述の通り調製したスラリー及びペーストを用いて、図1に示すようなバリスタ100を作製した。具体的には、まず、上記の通り調製したバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μmの膜を形成した。こうして得られた膜をフィルムから剥離してグリーンシートを得た。
次に、グリーンシートに、内部電極34及びビアホール電極32に対応する電極パターンを形成した。電極パターンは、パラジウム粉末を含む導電性ペーストを、スクリーン印刷法によって塗布又はビアホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行った後、焼成してバリスタ素体20を得た。
ビアホール電極32の端面が露出したバリスタ素体20の主面上20a上に、ビアホール電極32の端面を覆うようにしてペーストをスクリーン印刷法によって塗布した。塗布したペーストを、熱風乾燥した後、大気中で焼付けを行い、端子電極10を作製した。端子電極10の焼付け条件(温度プロファイル)は、昇温速度:42℃/分、焼付け温度:700℃、保持時間:10分間、とした。このようにして、実施例1のバリスタ100を得た。
(実施例2〜5、比較例1,2)
ニッケル含有量が10質量%であるCu−Ni合金粉末に変えて、表1に記載されたニッケル含有量を有するCu−Ni合金粉末を用いたこと以外は、実施例1と同様にしてペーストを調製し、当該ペーストを用いてバリスタを作製した。このようにして、実施例2〜5及び比較例1,2のバリスタ100を得た。
(実施例6〜8、比較例3,4)
卑金属粉末に対する貴金属粉末の配合比率を表1に示すとおりに変更したこと以外は、実施例3と同様にしてペーストを調製し、当該ペーストを用いてバリスタを作製した。このようにして、実施例6〜8及び比較例3,4のバリスタ100を得た。
(実施例9,10、比較例5)
パラジウム含有量が30質量%であるAg−Pd合金粉末に変えて、表1に記載されたパラジウム含有量を有するAg−Pd合金粉末、銀(Ag)粉末又はパラジウム(Pd)粉末を用いたこと以外は、実施例3と同様にしてペーストを調製し、当該ペーストを用いてバリスタを作製した。このようにして、実施例9,10及び比較例5のバリスタ100を得た。
(実施例11)
ペーストの金属成分として、ガラスコートされた卑金属粉末(Cu−In合金粉末、インジウム含有量:0.3質量%、平均粒子径:1.0μm)を準備した。Cu−Ni合金粉末に変えて、Cu−In合金粉末を用いたこと以外は、実施例1と同様にしてペーストを調製し、当該ペーストを用いてバリスタを作製した。このようにして、実施例11のバリスタ100を得た。
(実施例12〜15、比較例6,7)
インジウム含有量が0.3質量%であるCu−In合金粉末に変えて、表1に記載されたインジウム含有量を有するCu−In合金粉末を用いたこと以外は、実施例11と同様にしてペーストを調製し、当該ペーストを用いてバリスタを作製した。このようにして、実施例12〜15及び比較例6,7のバリスタ100を得た。
(比較例8)
金属成分として、貴金属粉末を配合せずに、ガラスコートされた卑金属粉末(Cu−Ni合金粉末、ニッケル含有量:45質量%、平均粒子径:1.0μm)のみを用いてペーストを調製したこと以外は、実施例3と同様にしてバリスタを作製した。このようにして、比較例8のバリスタ100を得た。
(比較例9)
金属成分として、卑金属粉末を配合せずに、貴金属粉末(Ag−Pd合金粉末、パラジウム含有量:30質量%、平均粒子径:0.6μm)のみを用いてペーストを調製したこと以外は、実施例1と同様にしてバリスタを作製した。このようにして、比較例9のバリスタ100を得た。
[端子電極の評価]
<焼結性の評価>
作製した各実施例及び各比較例のバリスタ100を樹脂埋めし、図1に示すような断面が露出するまで研磨し、当該断面を走査型電子顕微鏡(SEM、倍率:1500倍)を用いて観察した。断面の観察結果に基づいて、端子電極10の焼結性を評価した。良好な焼結性を示していたものを「A」、組成像においてコントラストの黒い部分(気孔)が比較的多かったものを「B」、粒成長が進まず、十分に緻密化していなかったものを「C」、粒子の異常成長があり、過焼結であったものを「D」と評価した。評価結果は表1に示すとおりであった。
<導電性の評価>
作製したバリスタ100の端子電極10の両端部の間の抵抗値を、テスタを用いて測定した。抵抗値が10Ω以下のものを「A」、10Ωを超え100Ω以下のものを「B」、100Ωを超えるものを「C」と評価した。評価結果は表1に示すとおりであった。
<接着強度の評価>
バリスタ基板上に端子電極ペーストをスクリーン印刷で5×5mmに塗布した。塗布した端子電極ペーストを、熱風乾燥した後、大気中で焼付を行い、接着強度用サンプルを作製した。端子電極ペーストの焼付条件は、昇温速度:42℃/分、焼付け温度:700℃、保持時間:10分間とした。
作製した接着強度用サンプルの端子電極部分にアルミ製のピンを接着剤で接着し、デジタル式荷重測定器で基板とピンが対向する方向にピンを引っ張って、端子電極がバリスタ素体から剥離するのに必要な引張力を測定した。引張力が200Nを超える場合を「A」、100〜200Nの場合を「B」、100N未満の場合を「C」と評価した。評価結果は表1に示すとおりであった。
<耐湿負荷試験>
作製したバリスタ100を、湿度85%、温度85℃、電圧5.5Vの環境下で、1000時間保管した。その後、バリスタ特性を測定し、保管前の特性値を基準として、特性値の保管前後の変化率が±10%未満である場合を「A」、±10%以上〜±20%未満である場合を「B」、±20%以上である場合を「C」と評価した。評価結果は表1に示すとおりであった。
Figure 2012033291
バリスタ100の断面のSEM観察及びEDS分析(エネルギー分散型X線分析)の結果から、各実施例の端子電極10は、単一組成で構成されていることが確認された。金属成分としてガラスコートされたCu−Ni合金粉末のみを含むペーストを用いて形成した比較例8のバリスタでは、端子電極の抵抗値は1.2MΩであった。このように、抵抗値が高くなったのは、端子電極の金属成分が酸化したためであると思われる。一方、金属成分としてAg−Pd合金粉末のみを含むペーストを用いて形成した比較例9のバリスタでは、端子電極の抵抗値は256mΩであった。しかしながら、比較例9では、貴金属粉末のみを用いて端子電極を形成していることから、端子電極及びバリスタの製造コストが高くなる。
本発明によれば、良好な焼結性を有し、大気雰囲気下で焼付けても優れた導電性を維持することが可能であるとともに、セラミック電子部品の製造コストを低減することが可能な端子電極用のペーストを提供することができる。また、優れた導電性を有するとともに、製造コストを低減することが可能な端子電極を提供することができる。また、優れた導電性を有する端子電極を備え、製造コストを低減することが可能なセラミック電子部品を提供することができる。
10…端子電極、20…バリスタ素体(セラミック素体)、22,24,26…バリスタ層、32…ビアホール電極、34…内部電極、100…バリスタ(セラミック電子部品)。

Claims (5)

  1. 金属成分を含有する電極形成用のペーストであって、
    前記金属成分は、貴金属と卑金属とを含有し、
    前記貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有し、
    前記卑金属は、(3)銅及びニッケルを含有し、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(4)銅及びインジウムを含有し、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有し、
    前記卑金属に対する前記貴金属の比率が4〜50質量%であるペースト。
  2. 前記貴金属は、(2)銀及びパラジウムの組み合わせを含有し、銀及びパラジウムの合計に対する銀の比率が40質量%以上である、請求項1に記載のペースト。
  3. 前記金属成分は粉末状であり、前記貴金属からなる貴金属粉末の平均粒子径が0.1〜1μmであり、前記卑金属からなる卑金属粉末の平均粒子径が0.5〜3μmである、請求項1又は2に記載のペースト。
  4. セラミック素体の上に設けられる、セラミック電子部品用の端子電極であって、
    前記端子電極は、金属成分及びガラス成分を含む単一組成からなる焼付電極層を備え、
    前記金属成分は、貴金属と卑金属とを含有し、
    前記貴金属は、(1)銀、又は(2)銀及びパラジウムの組み合わせ、を含有し、
    前記卑金属は、(3)銅及びニッケルを含有し、銅及びニッケルの合計に対するニッケルの比率が10〜80質量%である成分、並びに(4)銅及びインジウムを含有し、銅及びインジウムの合計に対するインジウムの比率が0.3〜8質量%である成分、の少なくとも一方を含有し、
    前記卑金属に対する前記貴金属の比率が4〜50質量%である端子電極。
  5. セラミック素体と、該セラミック素体の上に請求項4の端子電極と、を備えるセラミック電子部品。
JP2010169619A 2010-07-28 2010-07-28 電極形成用のペースト、端子電極及びセラミック電子部品 Pending JP2012033291A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010169619A JP2012033291A (ja) 2010-07-28 2010-07-28 電極形成用のペースト、端子電極及びセラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169619A JP2012033291A (ja) 2010-07-28 2010-07-28 電極形成用のペースト、端子電極及びセラミック電子部品

Publications (1)

Publication Number Publication Date
JP2012033291A true JP2012033291A (ja) 2012-02-16

Family

ID=45846509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169619A Pending JP2012033291A (ja) 2010-07-28 2010-07-28 電極形成用のペースト、端子電極及びセラミック電子部品

Country Status (1)

Country Link
JP (1) JP2012033291A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015011979A (ja) * 2013-07-02 2015-01-19 大研化学工業株式会社 大気雰囲気焼成用導電性ペースト及びその製造方法
JP2015518523A (ja) * 2012-05-04 2015-07-02 アー.ベー.ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング アルミニウムからなる金属化基板の製造方法
JP6246877B1 (ja) * 2016-09-08 2017-12-13 Dowaエレクトロニクス株式会社 導電性ペーストおよびその製造方法、ならびに太陽電池の製造方法
JP2019067828A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 積層セラミック電子部品
JP2019117901A (ja) * 2017-12-27 2019-07-18 Tdk株式会社 電子部品および積層セラミックコンデンサ
JP2019117902A (ja) * 2017-12-27 2019-07-18 Tdk株式会社 電子部品および積層セラミックコンデンサ
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378906A (ja) * 1989-08-23 1991-04-04 Furukawa Electric Co Ltd:The 導電性ペースト

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378906A (ja) * 1989-08-23 1991-04-04 Furukawa Electric Co Ltd:The 導電性ペースト

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015518523A (ja) * 2012-05-04 2015-07-02 アー.ベー.ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング アルミニウムからなる金属化基板の製造方法
JP2015011979A (ja) * 2013-07-02 2015-01-19 大研化学工業株式会社 大気雰囲気焼成用導電性ペースト及びその製造方法
US10833209B2 (en) 2016-09-08 2020-11-10 Dowa Electronics Materials Co., Ltd. Conductive paste, method for producing same, and method for producing solar cell
JP2018041663A (ja) * 2016-09-08 2018-03-15 Dowaエレクトロニクス株式会社 導電性ペーストおよびその製造方法、ならびに太陽電池の製造方法
WO2018047822A1 (ja) * 2016-09-08 2018-03-15 Dowaエレクトロニクス株式会社 導電性ペーストおよびその製造方法、ならびに太陽電池の製造方法
TWI637403B (zh) * 2016-09-08 2018-10-01 日商同和電子科技有限公司 導電糊及其製造方法、以及太陽能電池的製造方法
JP6246877B1 (ja) * 2016-09-08 2017-12-13 Dowaエレクトロニクス株式会社 導電性ペーストおよびその製造方法、ならびに太陽電池の製造方法
JP2019067828A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 積層セラミック電子部品
JP6992371B2 (ja) 2017-09-28 2022-01-13 Tdk株式会社 積層セラミック電子部品
JP2019117901A (ja) * 2017-12-27 2019-07-18 Tdk株式会社 電子部品および積層セラミックコンデンサ
JP2019117902A (ja) * 2017-12-27 2019-07-18 Tdk株式会社 電子部品および積層セラミックコンデンサ
US11222878B2 (en) 2019-04-30 2022-01-11 Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung Electronic power module
US11776940B2 (en) 2019-04-30 2023-10-03 Kyocera AVX Components (Salzburg) GmbH Electronic power module

Similar Documents

Publication Publication Date Title
US10090108B2 (en) Conductive paste, electronic component, and method for manufacturing electronic component
US8553390B2 (en) Ceramic electronic component
JP4645594B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品
JP2012033291A (ja) 電極形成用のペースト、端子電極及びセラミック電子部品
JP5904305B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11430607B2 (en) Ceramic electronic component
KR20130070682A (ko) 칩 저항 부품 및 그의 제조 방법
JPWO2010087221A1 (ja) 積層型電子部品
CN113614866A (zh) 芯片型陶瓷电子部件及其制造方法
US11136257B2 (en) Thick-film resistive element paste and use of thick-film resistive element paste in resistor
JP2009283744A (ja) セラミック電子部品の製造方法
JP4333594B2 (ja) 導電性ペースト及びセラミック電子部品
JP4973546B2 (ja) 導電性ペースト、積層セラミック電子部品および多層セラミック基板
JP2010223849A (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP4380145B2 (ja) 導電ペースト及びセラミック電子部品の製造方法
JPH09190950A (ja) 電子部品の外部電極
JP5215914B2 (ja) 抵抗体膜の製造方法、抵抗体膜、及び抵抗器
JP4528502B2 (ja) 配線基板
WO2013099297A1 (ja) 積層インダクタ
JP5998785B2 (ja) 積層電子部品
JP2012028689A (ja) 端子電極、及びそれを備えるセラミック電子部品
JP2699467B2 (ja) 導体ペースト及び多層のセラミックス基板
JP2012142411A (ja) セラミック電子部品
JPH09115772A (ja) チップ型電子部品の外部電極
JP2004071493A (ja) 導電性ペーストおよび電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130418

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701