JPWO2010087221A1 - 積層型電子部品 - Google Patents

積層型電子部品 Download PDF

Info

Publication number
JPWO2010087221A1
JPWO2010087221A1 JP2010548455A JP2010548455A JPWO2010087221A1 JP WO2010087221 A1 JPWO2010087221 A1 JP WO2010087221A1 JP 2010548455 A JP2010548455 A JP 2010548455A JP 2010548455 A JP2010548455 A JP 2010548455A JP WO2010087221 A1 JPWO2010087221 A1 JP WO2010087221A1
Authority
JP
Japan
Prior art keywords
electrode
metal layer
ceramic
external electrode
metal layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010548455A
Other languages
English (en)
Other versions
JP5099609B2 (ja
Inventor
永元 才規
才規 永元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010548455A priority Critical patent/JP5099609B2/ja
Publication of JPWO2010087221A1 publication Critical patent/JPWO2010087221A1/ja
Application granted granted Critical
Publication of JP5099609B2 publication Critical patent/JP5099609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Niを主成分とする内部電極2が埋設されたセラミック素体1と、セラミック素体1の両端部に形成されて前記内部電極2と電気的に接続された外部電極3a、3bとを有し、外部電極3a、3bは、セラミック素体2と接する第1の金属層4a、4bと該第1の金属層4a、4bの表面に形成された第2の金属層5a、5bとからなる二層構造を有すると共に、セラミック素体2が形成された後に焼結されてなる。第1の金属層4a、4bは少なくもNiを含有し、第2の金属層5a、5bがCuで形成されている。第1の金属層4a、4bは、Ni及びNi−Cu合金のうちのいずれかで形成され、かつCuの含有量が80原子%以下(0原子%を含む。)、好ましくは10〜50原子%以下である。これにより内部電極が外部電極側に突出するのを抑制でき、かつ緻密性の良好な外部電極を備えた積層型電子部品を実現する。

Description

本発明は、積層セラミックコンデンサ等の積層型電子部品に関する。
従来より、セラミック焼結体を部品素体にした積層セラミックコンデンサ等の積層型電子部品が広く知られている。
この種の積層型電子部品は、内部電極が部品素体に埋設されると共に、該部品素体の表面に外部電極が形成されている。また、内部電極材料としては、コスト面を考慮して卑金属材料を使用するのが望ましく、高温焼成に適したNiが盛んに使用されている。
一方、外部電極の形成方法としては、内部電極材料がシート状に埋設された生のセラミック積層体と外部電極材料とを同時焼成する方法、及びセラミック焼結体である部品素体を形成した後、部品素体の表面に外部電極材料を塗布し、焼き付けて焼結させる方法がある。
例えば、特許文献1では、外部電極層が、Niからなる内部電極層と同時に形成されるNiを主成分とする第1の金属層と、前記第1の金属層の上に形成されるCuを主成分とする第2の金属層からなる積層セラミックコンデンサが提案されている。
この特許文献1では、外部電極の第1の金属層をセラミック積層体と同時焼成しており、焼成温度も高くなることから、第1の金属層として、融点の高いNiを主成分とする材料を使用している。そしてその後、Niとの密着性が良好なCuを主成分とする第2の金属層を第1の金属層上に焼き付けて形成している。
また、特許文献2には、平均粒径が0.1μm〜4.0μmのNi粉末を70重量%〜95重量%含有し、平均粒径が1.0μm〜20.0μmのCu粉末を5重量%〜30重量%含有した金属粉末で外部電極を形成した積層セラミック電子部品が提案されている。
この特許文献2では、内部電極が埋設されたセラミック焼結体を形成した後、外部電極を焼き付けて形成するので、電気特性に影響を及ぼさないように低温での焼成が望まれる。このため外部電極材料としては、低温での焼結が可能なCuを含有したNi−Cu合金を使用し、これにより内部電極との間で良好な接続性を得ている。
特開平06−84693号公報 特開2003−123535号公報
しかしながら、特許文献1では、内部電極材料及び生のセラミック積層体と、第1の金属層材料とを同時焼成して一体形成しているため、酸素分圧などの焼成雰囲気や温度条件などの制御が煩雑である。しかも、高温での焼成が必要となるため、ガラス成分のような低融点材料を含めることができない。すなわち、融着剤としての作用を奏するガラス成分を第1の金属層中に含めることができないため、焼結後のセラミック素体と第1の金属層との固着力が弱く、例えば、電子部品の実装時に外部電極の一部が剥離するおそれがある。さらに、上述したようにガラス成分を含めることができないため、外部電極の膜中やセラミック素体の界面に気孔が生じやすく、このため耐湿性に劣るという間題点があった。
一方、特許文献2は、焼結体であるセラミック素体を形成した後、外部電極材料を塗布し、焼結させて外部電極を形成しているが、外部電極が高融点のNiを含有している単層構造であるため、焼結性に劣り、緻密な電極膜を形成することが困難である。そして、外部電極が緻密性を欠くと、その後のめっき工程でセラミック素体中にめっき液が浸入し、信頼性低下を招くという問題点があった。すなわち、例えば、電解めっき時にめっき液が外部電極中に浸入すると、これらの積層型電子部品をはんだ実装する場合、浸入しためっき液が突沸し、はんだが飛び散るといった不具合の生じるおそれがあった。
本発明はこのような事情に鑑みなされたものであって、内部電極が外部電極側に突出するのを抑制でき、かつ緻密性の良好な外部電極を備えた積層型電子部品を提供することを目的とする。
上記目的を達成するために本発明に係る積層型電子部品は、Niを主成分とする内部電極が埋設された焼結体と、該焼結体の表面に形成されて前記内部電極と電気的に接続された外部電極とを有する積層型電子部品において、前記外部電極は、前記焼結体と接する第1の金属層と該第1の金属層の表面に形成された第2の金属層とからなる二層構造を有すると共に、前記焼結体が形成された後に焼結されてなり、前記第1の金属層は少なくもNiを含有し、前記第2の金属層がCuで形成されていることを特徴としている。
また、本発明の積層型電子部品は、前記第1の金属層は、Ni及びNi−Cu合金のうちのいずれか一方で形成され、かつCuの含有量が80原子%以下(0原子%を含む。)であることを特徴としている。
さらに、積層型電子部品は、前記第1の金属層は、Ni−Cu合金で形成され、かつCuの含有量が10〜50原子%以下であることを特徴としている。
上記積層型電子部品によれば、Niを主成分とする内部電極が埋設された焼結体と、該焼結体の表面に形成されて前記内部電極と電気的に接続された外部電極とを有する積層型電子部品において、前記外部電極は、前記焼結体と接する第1の金属層と該第1の金属層の表面に形成された第2の金属層とからなる二層構造を有すると共に、前記焼結体が形成された後に焼結されてなり、前記第1の金属層は少なくもNiを含有し、前記第2の金属層がCuで形成されているので、内部電極が外部電極側に突出するのを抑制でき、かつ外部電極内部に気孔が発生するのを抑制でき、これにより外部電極の緻密性を向上させることができる。
そして、このように内部電極の外部電極側への突出を抑制できるので、外部電極が焼結体から浮き上がるのを回避でき、積層型電子部品の信頼性を確保することができる。また、外部電極の緻密性が向上することから、該外部電極内部での気孔の発生を抑制することができ、したがって後工程で電解めっき等のめっき処理を行っても、めっき液に対するシ−ル性が向上し、外部電極内部にめっき液が浸入するのを回避することができる。
また、前記第1の金属層は、Ni及びNi−Cu合金のうちのいずれか一方で形成され、かつCuの含有量が80原子%以下(0原子%を含む。)であるので、上記作用効果を容易に奏することができる。
さらに、前記第1の金属層は、Ni−Cu合金で形成され、かつCuの含有量が10〜50原子%以下であるので、Niよりも融点の低いCuが第1の金属層内にも適量含まれることとなり、内部電極の外部電極への突出を抑制しつつ該第1の金属層内で気孔が発生するのをより一層抑制でき、内部電極の突出と膜質の緻密性を効果的に両立させることが可能となる。
本発明に係る積層型電子部品としての積層型セラミックコンデンサの一実施の形態を示す断面図である。 第1の金属層にCuを使用した場合の問題点を説明する図である。 第1の金属層をNiのみで形成した場合の外部電極の断面図である。
次に、本発明の実施の形態を詳説する。
図1は本発明に係る積層型電子部品としての積層セラミックコンデンサの一実施の形態を示す断面図である。
この積層セラミックコンデンサは、チタン酸バリウム等のセラミック材料を主成分とするセラミック素体(焼結体)1と、該セラミック素体1の両端部に形成された外部電極3a、3bとを有し、該セラミック素体1にはNiを主成分とした内部電極2(2a〜2f)が埋設されている。
そして、外部電極3a、3bは、セラミック素体1に接する第1の金属層4a、4bと、該第1の金属層4a、4bの表面に形成された第2の金属層5a、5bとからなる二層構造とされ、かつこれら外部電極3a、3bは、セラミック素体1が形成された後、焼結されてなる。
このようにセラミック素体1が形成された後に、焼結されてなるので、焼成雰囲気や温度条件の制御が複雑化するのを回避できる。しかも、生のセラミック素体と同時焼成する場合に比べ、低温での焼成が可能であり、ガラス成分(ガラスフリット)を含有した導電性ペーストを使用することができる。そして、これにより、セラミック素体2と外部電極3a、3bの界面での固着力を強固にすることができ、信頼性を確保することが可能となる。
第1の金属層4a、4bは、内部電極2と同種の金属種、すなわち少なくともNiを含んでいる。
このように第1の金属層4a、4bに、少なくともNiを含むようにしたのは以下の理由による。
従来より、外部電極3a、3bとして汎用されているCuを第1の金属層4a、4bに使用した場合、Cuは、焼成過程における拡散速度がNiよりも大きいため、CuのNi側、すなわち内部電極2側への拡散が促進される。このため、図2に示すように、内部電極2が第1の金属層4a、4b内に突出して突出部6を形成し、第1の金属層4a、4bとセラミック素体2との間に隙間7が形成されるおそれがある。そして、第1の金属層4a、4b(外部電極3a、3b)がセラミック素体2から浮き上がったり、セラミック素体2にクラック8が発生し、信頼性低下を招くおそれがある。
そこで、本実施の形態では、第1の金属層4a、4bは、少なくとも内部電極材料と同種の金属であるNiを含むようにしている。具体的には、第1の金属層4a、4bは、Ni及びNi−Cu合金のいずれか一方で形成され、Cuの含有量が80原子%以下(0原子%を含む。)であるのが好ましい。
一方、第2の金属層5a、5bは、良好な緻密性を確保する必要性から、焼結性に優れたCuで形成されている。
すなわち、一般に、耐熱性やはんだ濡れ性確保の観点から、外部電極3a、3bの形成後には電解めっき等のめっき処理が行なわれ、外部電極3a、3bの表面にNi、Ag、AuやSn、はんだ等のめっき皮膜を形成することが広く行われる。
しかしながら、外部電極3a、3bが緻密性に劣り、その内部に気孔が形成されると、めっき時に外部電極3a、3b内にめっき液が浸入するおそれがある。そしてその結果、例えば積層セラミックコンデンサをはんだ実装する際、浸入しためっき液が突沸し、はんだが飛び散るおそれがある。このため、少なくとも外部電極3a、3bの表面は、めっき液が浸入しないように緻密に形成する必要がある。
そこで、本実施の形態では、第2の金属層5a、5bを低温での焼成が可能で焼結性の良好なCuで形成している。
このように第1の金属層4a、4bをNiを含む金属種で形成することにより、内部電極2の外部電極3a、3bの突出を抑制でき、第2の金属層5a、5bをCuで形成することにより、緻密性を確保することができる。
また、本発明は、更に第1の金属層4a、4bに、10〜50原子%のCuを含有するのが好ましい。
第1の金属層4a、4bがNiを含むことにより、内部電極の突出は抑制できるが、Niは高融点材料であり、焼結性に劣ることから、Ni量が多いと緻密性低下を招くおそれがある。
すなわち、第2の金属層5a、5bがCuで形成されているため、該第2の金属層5a、5bの緻密性は良好であるが、第1の金属層4a、4bにCuが含有されていない場合、図3に示すように、第1の金属層4a、4bは第2の金属層5a、5bとの界面で気孔9が形成されるおそれがある。上述したように第2の金属層5a、5bの緻密性が良好であることから、前記気孔9は、通常は電気特性に影響を及ぼさないと考えられるものの、万一めっき工程で該気孔9にめっき液が浸入すると、はんだ爆ぜが生じたり耐湿性が低下し、信頼性を損なうおそれがある。したがって第1の金属層4a、4bにおいても、気孔9の発生を極力抑制するのが好ましい。すなわち、第1の金属層4a、4bにも焼結性の良好なCuを含有させ、これにより第1の金属層5a、5bの界面で気孔9が形成されるのを抑制するのが好ましい。
そして、このような作用効果を得るためには、Cuの含有量は少なくとも10原子%は必要である。一方、Cuの含有量が50原子%を超えると、Niの含有量が相対的に低下するため、内部電極の突出が助長されるおそれがある。
そこで、上述したように第1の金属層4a、4bには、10〜50原子%のCuを含有するのが好ましい。
尚、本発明は上記実施の形態に限定されるものではない。上記実施の形態では、積層型電子部品としてセラミック電子部品を例示したが、他の積層型電子部品、例えば積層型圧電部品、積層型フェライト部品、LC複合回路やチップ型電子部品等にも適用可能である。
また、上記実施の形態では、Ni−Cu合金をNi粉末及びCu粉末の混合により作製したが、直接、Ni−Cu合金粉を用いても同様の効果が得られるのはいうまでもない。また、第1の金属層4a、4b及び第2の金属層5a、5bの各膜厚は、通常、設定される5〜50μmの範囲で任意に選択することができ、第1の金属層4a、4bと第2の金属層5a、5bの膜厚比率も特に限定されるものではなく、任意に変更可能である。
次に、本発明の実施例を具体的に説明する。
〔セラミック焼結体の作製〕
まず、セラミック素原料として、BaCO及びTiOを所定量秤量し、次いで、これら秤量物をPSZ(部分安定化ジルコニア)ボール及び純水と共にボールミルに投入し、湿式で十分に混合粉砕し、乾燥させて混合粉体を得た。
次に、この混合粉体を、大気中、950℃の温度で2時間仮焼し、その後乾式で粉砕し、BaTiOを主成分とするセラミック原料粉末を作製した。
次いで、このセラミック原料粉末を、エタノールを溶媒とし、ポロビニルブチラール系バインダを加えて混合粉砕し、セラミックスラリーを得た。そして、ドクターブレード法を使用して前記セラミックスラリーに成形加工を施し、セラミックグリーンシートを得た。
次に、Niを主成分とする内部電極用導電性ペーストをセラミックグリーンシートの表面にスクリーン印刷し、所定パターンの導電膜を形成した。次いで、この導電膜が形成されたセラミックグリーンシートを所定方向に積層し、導電膜の形成されていないセラミックグリーンシートで挟持し、圧着してセラミック積層体を作製した。
次に、このセラミック積層体をチップ形状に切断した後、窒素雰囲気中、500℃の温度に加熱してバインダを燃焼除去し、その後、H−N−HOガスからなる還元性雰囲気下、1200℃の温度で2時間焼成し、試料番号1〜10のセラミック焼結体を得た。
これらセラミック焼結体は、セラミック層と内部電極層とが交互に積層され、かつ内部電極の端面は、異なるセラミック焼結体の端面に交互に表面露出している。そして、その外形寸法は、縦:1mm、横:0.5mm、厚み:0.5mmであった。
〔外部電極の作製〕
〔試料番号1〕
Ni粉末:65重量%、B−Si−Ba−O系ガラスフリット:6重量%、アクリル樹脂:5重量%、及び有機ビヒクル:24重量%からなるNiペーストを作製した。尚、有機ビヒクルとしては、3−メチル−3−メトキシ−1−ブタノールとターピネオールとを混合させたものを使用した。
次に、前記Niペーストをセラミック焼結体の両端部に塗布し、150℃の温度で10分間乾燥し、Ni膜を形成した。
次いで、Ni粉末に代えて同量のCu粉末を使用したCuペーストを用意した。そして、CuペーストをNi膜上に塗布し、150℃の温度で10分間乾燥し、Cu膜を形成した。
次に、このようにしてNi膜及びCu膜が形成されたセラミック焼結体を、バッチ炉に投入し、焼成時間30分、最高焼成温度850℃、保持時間10分の焼成プロファイルで焼成し、Ni電極(第1の金属層)及びCu電極(第2の金属層)の二層構造からなる外部電極を形成し、試料番号1の試料を得た。
尚、外部電極の膜厚は、Ni電極が20μm、Cu電極が20μmであった。
また、焼成雰囲気の制御はN中への還元、酸化ガスの添加により行い、室温から最高焼成温度まではH/HO添加、最高焼成温度では空気添加により行った。
〔試料番号2〜6〕
Ni粉末とCu粉末の原子比率Ni/Cuがそれぞれ90/10、70/30、50/50、40/60、20/80となるように、Ni粉末及びCu粉末を秤量し、Ni−Cu混合粉末を得た。そして、Ni−Cu混合粉末:65重量%、B−Si−Ba−O系ガラスフリット:6重量%、アクリル樹脂:5重量%、及び有機ビヒクル:24重量%からなるNi−Cuペーストを作製した。
その後は試料番号1と同様の方法・手順で、Ni−Cu電極(第1の金属層)及びCu電極(第2の金属層)の二層構造からなる外部電極を形成し、試料番号2〜6の試料を得た。
尚、外部電極の膜厚は、Ni−Cu電極が20μm、Cu電極が20μmであった。
〔試料番号7〕
試料番号1で作製したNiペーストをセラミック焼結体の両端部に塗布し、150℃の温度で10分間乾燥し、Ni膜を形成した。そして、その後は試料番号1と同様の方法・手順で、Ni電極からなる単層構造の外部電極を形成し、試料番号7の試料を得た。
尚、外部電極の膜厚は、二層構造の試料番号1〜6の外部電極の総膜厚と等しくなるように40μmとした。
〔試料番号8、9〕
Ni粉末とCu粉末の原子比率Ni/Cuがそれぞれ50/50、20/80となるように、Ni粉末及びCu粉末を秤量し、Ni−Cu混合粉末を得た。そして、Ni−Cu混合粉末:65重量%、B−Si−Ba−O系ガラスフリット:6重量%、アクリル樹脂:5重量%、及び有機ビヒクル:24重量%からなるNi−Cuペーストを作製した。
そして、その後は試料番号1と同様の方法・手順で、Ni−Cu電極からなる単層構造の外部電極を形成し、試料番号8、9の試料を得た。
尚、外部電極の膜厚は、試料番号7と同様、40μmであった。
〔試料番号10〕
試料番号1で作製したCuペーストをセラミック焼結体の両端部に塗布し、150℃の温度で10分間乾燥し、Cu膜を形成した。そして、その後は試料番号1と同様の方法・手順で、Cu電極からなる単層構造の外部電極を形成し、試料番号10の試料を得た。
尚、外部電極の膜厚は、試料番号7と同様、40μmであった。
〔試料の評価〕
試料番号1〜10の各試料について、SEM(走査型電子顕微鏡)で画像を撮像し、画像解析を行って内部電極の突出量を測定した。そして、突出量が0.5μm未満を良(◎)、0.5〜1.0μmを可(○)、1.0μmを超える場合を不可(×)とし、突出量評価を行った。
また、二層構造の試料番号1〜6については、SEM画像の画像解析からNi電極又はNi−Cu電極におけるCu電極との界面の気孔の孔径を求めた。孔径が0.5μm未満を良(◎)、0.5〜1.0μmを可(○)、1.0μmを超える場合を不可(×)とし、緻密性評価を行った。
さらに、単層構造の試料番号7〜10については、SEM画像の画像解析から気孔発生率を求めた。そして、気孔発生率が10%未満を良(◎)、10〜15%を可(○)、15%を超える場合を不可(×)とし、緻密性評価を行った。
尚、各測定は、それぞれ試料10個について行い、平均値で各特性を評価した。
表1は、各試料の外部電極の構成及び測定結果を示している。表1中、緻密性評価(1)は、本発明の第1の金属層(Ni電極又はNi−Cu電極)における測定結果を示し、緻密性評価(2)は、本発明範囲外の単層構造のNi−Cu電極の測定結果を示している。
Figure 2010087221
試料番号7、8は、外部電極が単層構造であり、内部電極と同一材料のNiを50%以上含有しているので、内部電極の突出量は0.5μm未満と良好であったが、気孔発生率が15%以上となって緻密性に劣り、総合判定は不良となった。これは、外部電極の主成分であるNiが高融点材料であるため、焼結性に劣り、緻密な外部電極を形成できなかったものと思われる。
また、試料番号9は、金属材料中のNiの含有量が20%と少なく、このため内部電極の突出量が0.5〜1.0μmと若干大きくなった。しかも、試料番号7、8と同様の理由から、気孔発生率が15%以上となって緻密性に劣り、総合判定は不良となった。
試料番号10は、外部電極をCu単独で形成しているので、気孔発生率は10%未満と緻密性は良好であるが、内部電極の突出量が1.0μmを超えてしまい、総合判定は不良となった。これは、外部電極を構成するCuと内部電極を構成するNiとでは、Cuの拡散速度がNiの拡散速度よりも大きいため、外部電極側から内部電極側へとCuの拡散が促進され、その結果、内部電極であるNiの突出量が増加したものと思われる。
これに対し試料番号1〜6は、Ni電極又はNi−Cu電極上にCu電極を形成しているので、内部電極の突出が抑制されると共に、Ni電極又はNi−Cu電極は、Cu電極との界面における気孔発生率も低く、良好な結果を得た。特に、NiとCuの原子比率が90/10〜50/50の試料番号2〜4の各試料は、内部電極の突出量及び気孔発生率も極めて良好であり、より好ましい結果を得た。
積層型電子部品で内部電極の突出量抑制と外部電極の緻密性を両立させることができ、この種の積層型電子部品の信頼性向上に寄与する。
1 セラミック素体(焼結体)
2a〜2f 内部電極
3a、3b 外部電極
4a、4b 第1の金属層
5a、5b 第2の金属層

Claims (3)

  1. Niを主成分とする内部電極が埋設された焼結体と、該焼結体の表面に形成されて前記内部電極と電気的に接続された外部電極とを有する積層型電子部品において、
    前記外部電極は、前記焼結体と接する第1の金属層と該第1の金属層の表面に形成された第2の金属層とからなる二層構造を有すると共に、前記焼結体が形成された後に焼結されてなり、
    前記第1の金属層は少なくもNiを含有し、前記第2の金属層がCuで形成されていることを特徴とする積層型電子部品。
  2. 前記第1の金属層は、Ni及びNi−Cu合金のうちのいずれか一方で形成され、かつCuの含有量が80原子%以下(0原子%を含む。)であることを特徴とする請求項1記載の積層型電子部品。
  3. 前記第1の金属層は、Ni−Cu合金で形成され、かつCuの含有量が10〜50原子%以下であることを特徴とする請求項1記載の積層型電子部品。
JP2010548455A 2009-01-28 2010-01-08 積層型電子部品 Active JP5099609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010548455A JP5099609B2 (ja) 2009-01-28 2010-01-08 積層型電子部品

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009016788 2009-01-28
JP2009016788 2009-01-28
PCT/JP2010/050157 WO2010087221A1 (ja) 2009-01-28 2010-01-08 積層型電子部品
JP2010548455A JP5099609B2 (ja) 2009-01-28 2010-01-08 積層型電子部品

Publications (2)

Publication Number Publication Date
JPWO2010087221A1 true JPWO2010087221A1 (ja) 2012-08-02
JP5099609B2 JP5099609B2 (ja) 2012-12-19

Family

ID=42395483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010548455A Active JP5099609B2 (ja) 2009-01-28 2010-01-08 積層型電子部品

Country Status (3)

Country Link
JP (1) JP5099609B2 (ja)
CN (1) CN102105954B (ja)
WO (1) WO2010087221A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5998785B2 (ja) * 2012-09-19 2016-09-28 Tdk株式会社 積層電子部品
KR20140046301A (ko) * 2012-10-10 2014-04-18 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101444536B1 (ko) * 2012-10-18 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조방법
KR101508541B1 (ko) 2013-08-09 2015-04-07 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102293032B1 (ko) * 2015-04-21 2021-08-24 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20160125121A (ko) * 2015-04-21 2016-10-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2017162956A (ja) 2016-03-09 2017-09-14 株式会社村田製作所 電子部品及びその製造方法
JP7046679B2 (ja) * 2018-03-30 2022-04-04 Jx金属株式会社 セラミック積層体の外部電極
JP7081543B2 (ja) 2019-03-22 2022-06-07 株式会社村田製作所 積層セラミックコンデンサ
US11715602B2 (en) * 2019-08-02 2023-08-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275272A (ja) * 1991-03-19 1993-10-22 Nippon Steel Corp 電子セラミック部品の端子電極形成方法
JP3679529B2 (ja) * 1996-11-15 2005-08-03 松下電器産業株式会社 端子電極ペーストおよび積層セラミックコンデンサ
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JPWO2005036571A1 (ja) * 2003-10-08 2007-11-22 Tdk株式会社 電極ペースト、セラミック電子部品及びその製造方法
CN100511509C (zh) * 2004-02-26 2009-07-08 京瓷株式会社 通路导体用导电性糊和用其的陶瓷配线板及其制造方法
WO2006022258A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP4872085B2 (ja) * 2007-03-13 2012-02-08 国立大学法人秋田大学 銅−ニッケル含有ペースト、積層セラミック電子部品及び銅−ニッケル含有ペーストの製造方法

Also Published As

Publication number Publication date
CN102105954A (zh) 2011-06-22
WO2010087221A1 (ja) 2010-08-05
CN102105954B (zh) 2014-04-09
JP5099609B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5099609B2 (ja) 積層型電子部品
US9136058B2 (en) Laminated ceramic electronic component and manufacturing method therefor
WO2013128957A1 (ja) 導電性ペースト、及び電子部品、並びに電子部品の製造方法
JP5904305B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR101834747B1 (ko) 적층 세라믹 전자부품
JP5142090B2 (ja) セラミック積層電子部品およびその製造方法
JP6076331B2 (ja) セラミック電子部品
JP4936087B2 (ja) 積層正特性サーミスタ
JP2012033621A (ja) 積層セラミックコンデンサ
TW200920215A (en) Multilayer ceramic substrate and process for producing the multilayer ceramic
JPWO2019059017A1 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JP4973546B2 (ja) 導電性ペースト、積層セラミック電子部品および多層セラミック基板
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP5780035B2 (ja) セラミック電子部品
JP2007294633A (ja) セラミック電子部品用導電性ペーストおよびセラミック電子部品
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2023099276A (ja) 積層型電子部品
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP4765321B2 (ja) 導電性ペースト
JP3744710B2 (ja) 積層セラミックコンデンサ
JP2022136816A (ja) セラミック電子部品
JP2002298643A (ja) 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ
JP5429393B2 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
KR102562429B1 (ko) 도전성 페이스트 및 적층형 전자부품
JP2007088182A (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120903

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150