CN100511509C - 通路导体用导电性糊和用其的陶瓷配线板及其制造方法 - Google Patents

通路导体用导电性糊和用其的陶瓷配线板及其制造方法 Download PDF

Info

Publication number
CN100511509C
CN100511509C CN200510052136.8A CN200510052136A CN100511509C CN 100511509 C CN100511509 C CN 100511509C CN 200510052136 A CN200510052136 A CN 200510052136A CN 100511509 C CN100511509 C CN 100511509C
Authority
CN
China
Prior art keywords
conductive paste
powder
via conductor
conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510052136.8A
Other languages
English (en)
Other versions
CN1661740A (zh
Inventor
佐藤恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN1661740A publication Critical patent/CN1661740A/zh
Application granted granted Critical
Publication of CN100511509C publication Critical patent/CN100511509C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof

Abstract

本发明涉及具有表面上具有玻璃层的Cu粉末、表面上具有金属氧化物层的Ni粉末、与包含于生片的陶瓷成分相同性质的陶瓷成分的通路导体用导电糊、具有用其形成的通路导体的层叠陶瓷电容器等陶瓷配线板、以及其制造方法。根据本发明，可以防止Cu粉末与Ni粉末反应生成Cu-Ni合金，以形成导电性优越的通路导体。

Description

通路导体用导电性糊和用其的陶瓷配线板及其制造方法
技术领域
本发明涉及在被填充于包含陶瓷成分的生片的已形成的贯通孔内的状态下，与生片一同烧成的通路导体用导电性糊、用此通路导体用导电性糊形成了通路导体的陶瓷配线板、及该陶瓷配线板的制作方法。
背景技术
近年来，构成层叠陶瓷电容器等电子零件的，尤其，在包含2层以上层叠结构的陶瓷配线板中，为了降低设置于层叠结构的内部的导体配线的等效串联或等效并联电感，上述导体配线采用与贯穿陶瓷配线板的层叠方向的通路导体导电连接的结构的时候正在增多。
图5是表示采用上述结构的层叠陶瓷电容器90的一个例子的截面图。
参照图5，此例的层叠陶瓷电容器90具有层叠了由陶瓷形成的多个电介质层92的电介质块91。
在形成电介质块91的各电介质层92的层间，设置有多层作为导体配线的内部电极93，94。
另外，在电介质块91上，贯穿其层叠方向形成有通路导体95，96的同时，电介质块91的表面上，形成有与通路导体95导电连接的外部电极97、与通路导体96导电连接的外部电极98。
内部电极93，在图中，设置在电介质块91的从上侧数为偶数层的电介质层92的上面的同时，分别在通路导体95的周围设置没有电极的区域91a，回避与通路导体95接触的状态下，与通路导体96及外部电极98导电连接。
另外，内部电极94，在图中，设置在电介质块91的从上侧数为奇数层的电介质层92(最上层，总之第1个电介质层92除外)的上面的同时，分别在通路导体96的周围设置没有电极的区域91b，回避与通路导体96接触的状态下，与通路导体95及外部电极97导电连接。
还有，在图中表示的区域X内，介由通路导体96与外部电极98导电连接的内部电极93、介由通路导体95与外部电极97连接的内部电极94夹住电介质层92，构成作为发挥等效功能的电容器的电路。
电介质层92是烧成包含陶瓷成分、有机粘合剂树脂的生片而形成。
内部电极93，94是在生片的表面，通过丝网印刷之类，涂布含有作为导电成分的Ni和有机粘合剂树脂的导体配线用导电性糊使其成规定的平面后，与生片一同烧成而形成。
通路导体95，96是将通路导体用电性糊填充于形成于生片的贯通孔内的状态下，与生片一同烧成而形成。
至于通路导体用导电性糊，如日本国专利公开2003—229325号公报中所记载，适宜地使用了含有Cu粉末，Ni粉末，陶瓷成分及有机粘合剂树脂之物。
上述通路导体用导电性糊中，Cu粉末烧成时与Ni粉末形成固溶体，由此，抑制烧成时通路导体95，96的收缩，为与内部电极93，94良好地导电连接而发挥功能。
另外，陶瓷成分为了在烧成时抑制通路导体用导电性糊的烧结比生片的烧成进行得快而发挥功能。
因此，可以防止层叠陶瓷电容器90上生成裂痕。
形成上述层叠陶瓷电容器90等陶瓷配线板而烧成时，为了充分分解成为脱层等内部缺陷的原因，并包含于生片或导电性糊的有机粘合剂树脂，在烧成过程中，导入规定浓度的氧气。
但是，导入氧气烧成时，或将通路导体用导电性糊长时间在大气中保管期间，糊中共存的Cu粉末与Ni粉末发生反应，有生成Cu—Ni合金的情况，一旦生成Cu—Ni合金，就发生通路导体的电阻增大，导电性下降的问题。
发明内容
本发明的目的在于，提供防止Cu粉末与Ni粉末发生反应生成Cu—Ni合金，并可以形成比以往具有更良好的导电性的通路导体的通路导体用导电性糊。
另外，本发明的目的在于，提供具有上述通路导体用导电性糊形成的通路导体的陶瓷配线板和其制造方法。
本发明通路导体用导电性糊，其特征在于，包括：在表面含有玻璃层的Cu粉末、表面含有金属氧化物层的Ni粉末、与包含于生片的陶瓷成分相同的陶瓷成分。
根据本发明通路导体用导电性糊，因为Cu粉末的表面被玻璃层覆盖，同时Ni粉末的表面被金属氧化物层覆盖，所以可以有效地防止Cu粉末与Ni粉末发生反应生成Cu—Ni合金。
因此，形成具有良好的导电性的通路导体成为可能。
本发明的通路导体用导电性糊中的Cu粉末的体积比Va、Ni粉末的体积比Vb、陶瓷成分的体积比Vc优选能全部满足(1)～(5)式。
0.01≤Va≤0.1                          (1)
0.9≤Vb≤0.99                          (2)
0.01≤Vc≤0.3                          (3)
Va+Vb＝1                               (4)
1.01≤Va+Vb+Vc≤1.3                    (5)
若体积比Va～Vc取上述范围值，可以有效发挥在前所述的Cu粉末的功能或陶瓷成分的功能的任何一种功能，可以制造具有良好特性的陶瓷配线板。
即，通过Cu粉末的功能，可以抑制烧成时通路导体的收缩，而更良好地与内部电极等导体配线导电连接。
另外，通过陶瓷成分的功能，可以抑制烧成时通路导体用导电性糊的烧结比生片的烧成进行得快，可以更可靠地防止陶瓷配线板上出现裂痕。
本发明通路导体用导电性糊中，Cu粉末的表面的玻璃层的平均厚度优选为5.0～50nm，Ni粉末的表面的金属氧化物层的平均厚度优选为1.0～20nm。
玻璃层及金属氧化物层的平均厚度分别取上述范围值，就可以进一步可靠地防止Cu粉末和Ni粉末反应生成Cu—Ni合金，可以给通路导体提供更良好的导电性。
本发明通路导体用导电性糊中，Cu粉末的平均粒径优选为0.1～1.0μm，Ni粉末的平均粒径优选为0.1～10μm，陶瓷成分的平均粒径优选为0.1～1.0μm。
在通路导体用导电性糊中，Cu粉末，Ni粉末及陶瓷成分的平均粒径取上述范围值，就可以使Cu粉末，Ni粉末，及陶瓷成分不发生个别的凝聚，均匀地分散。
因此，烧成时，有效地防止Cu粉末和Ni粉末发生反应生成Cu—Ni合金的同时，在通路导体中防止Cu粉末，Ni粉末的同类聚集存在，并可以向通路导体提供更良好的，且均匀的导电性。
另外，烧成时，可以抑制通路导体用导电性糊的烧结比生片的烧成进行得快，更可靠地防止陶瓷配线板上生成裂痕。
另外，作为Ni粉末，优选合用在平均粒径的上述范围内，并互相不同的2种Ni粉末。如使用平均粒径不同的2种Ni粉末，可已提高Ni粉末的填充密度，可以给予通路导体更良好的，且均匀的导电性。另外，可以抑制烧成时通路导体的收缩，使其内部电极等导体配线更良好地导电连接。
本发明陶瓷配线板，其特征在于，具有烧成本发明的通路导体用导电性糊而形成的通路导体。
从而，根据本发明陶瓷配线板，可以提高通路导体的导电性的同时，与导体配线良好地导电连接。
因此，尤其，在具有2层以上的层叠结构的陶瓷配线板中，降低设置于层叠结构的内部的导体配线的等效串联电阻和等效串联电感成为可能。
另外，烧成时，抑制通路导体用导电性糊的烧结比生片的烧成进行得快，以防止陶瓷配线板上烧成裂痕成为可能。
本发明的陶瓷配线板的制造方法，其特征在于，包括：在生片上形成贯通孔的工序；向形成的贯通孔内填充本发明之1所述的通路导体用导电性糊的工序；在生片的表面上涂布通过烧成形成导体配线的、包含作为导电成分的Ni的导体配线用导电性糊，使其中一部分与填充贯通孔的通路导体用导电性糊接触的工序；同时烧成生片、通路导体用导电性糊、及导体配线用导电性糊的工序。
根据本发明的制造方法，通过经上述的各工序，可以如上述有效地制造具有导电性优越并与导体配线良好连接的通路导体，而没有裂痕的陶瓷配线板。
另外，根据上述本发明的制造方法，为了制造具有2层以上的层叠结构的陶瓷配线板，优选包含烧成前重叠多张在贯通孔内填充有通路导体用导电性糊且表面涂有导体配线用导电性糊的生片的工序，并通过烧成使重叠的多张生片一体化。
本发明的陶瓷配线板的制造方法，其特征在于，包括：在生片的表面，涂布通过烧成形成导体配线的包含作为导电成分的Ni的导体配线用导电性糊，使其中一部分与生片上贯通孔的形成范围重叠的工序；在生片上形成贯通孔的同时，去除与贯通孔重叠的导体配线用导电性糊的工序；在所形成的贯通孔中填充本发明之1的通路导体用导电性糊，使其与涂于生片的表面的导体配线用导电性糊的一部分接触的工序；同时烧成生片、通路导体用导电性糊、及导体配线用导电性糊的工序。
根据本发明的制造方法，通过上述的各工序，可以如上述有效地制造具有导电性优越，并与导体配线良好地连接的通路导体，而且没有裂痕的陶瓷配线板。
另外，根据上述本发明的制造方法，为了制造具有2层以上层叠结构的陶瓷配线板，优选包括在形成贯通孔之前就重叠多张表面涂有导体配线用导电性糊的生片的工序，贯穿重叠的多张生片来形成贯通孔，并填充通路导体用导电性糊后，通过烧成使层叠的多张生片一体化。
附图说明
图1是表示作为使用本发明的通路导体用导电性糊形成通路导体的本发明的陶瓷配线板的一个例子的层叠陶瓷电容器的截面图。
图2A～图2E是表示根据本发明的制造方法制造图1中的层叠陶瓷电容器的截面图。
图3A～图3E是表示根据本发明的另一个制造方法制造图1的层叠陶瓷电容器的截面图。
图4A～图4C是表示在生片上形成图3A～图3E中的贯通孔的工序的立体图。
图5是表示作为现有陶瓷配线板的一个例子的层叠陶瓷电容器的截面图。
具体实施方式
本发明的通路导体用导电性糊，其特征在于，包括：表面含有玻璃层的Cu粉末，表面含有金属氧化物层的Ni粉末，和与包含于生片的陶瓷成分相同性质的陶瓷成分。
至于设置于Cu粉末的表面的玻璃层，例如，可以举出由石英玻璃(SiO2)、钠钙玻璃(Na2—CaO—SiO2)、钾钙玻璃(k2O—CaO—SiO2)、碱性玻璃(K2O—PbO—SiO2)、钡玻璃(BaO—SiO2—B2O3)、硼硅酸玻璃(Na2O—B2O3—SiO2)等硅酸盐玻璃中的1种或2种以上构成的层。
玻璃层的平均厚度优选为5.0～50nm。
玻璃层平均厚度未满5.0nm，就有可能由该玻璃层引起的Cu粉末与Ni粉末反应，而得不到防止生成Cu—Ni合金的充分的效果。
另外，玻璃层的平均厚度超过50nm时，就有可能由Cu粉末引起的与Ni粉末形成固溶体，从而得不到与导体配线良好地连接的充分效果的通路导体。
玻璃层的平均厚度是以如下得到的平均值表示的，即，将在表面含有玻璃层的Cu粉末与热固化性树脂混合而制作糊，并在150～200℃加热此糊使热固化树脂热固化后形成固态试样体后，研磨，将研磨面用金刚石磨浆料进行研磨直至研磨面成为镜面状态下，用扫描电子显微镜在800倍以上的倍率下，对露出于研磨面的多个Cu粉末观察，进行测定玻璃层的厚度的操作，并以得到的平均值来表示的。
还有，实际的Cu粉末，随其形成方法等，但也有未必是表面全部被玻璃层覆盖的情况。
即使是这种情况下，根据上述方法获得的玻璃层的厚度，只要在先前提出的适宜的范围内，也能够防止Cu粉末与Ni粉末发生反应生成Cu—Ni合金。
因此，Cu粉末的表面全部被玻璃层覆盖也好，一部分露出也好，都无妨。
Cu粉末的平均粒径优选为0.1～1.0μm。
Cu粉末的平均粒径未满0.1μm，或超过1.0μm的任何一个情况下，Cu粉末容易凝聚在通路导体用导电性糊中。
因此，Ni粉末与陶瓷成分变得容易凝聚，有不能有效地防止在烧成时Cu粉末与Ni粉末反应生成Cu—Ni合金之虞。
另外，在通路导体中，有Cu粉末，Ni粉末同类聚集存在，使通路导体的导电性下降，或分布不均匀之虞。
还有，Cu粉末，其粒径越小，通过烧成，对应Ni粉末更能有效地进行固熔。
因此，烧成时，抑制通路导体用导电性糊收缩，使通路导体良好地与导体配线连接。
从而，Cu粉末的平均粒径在上述范围内，越小越好。
Cu粉末的平均粒径，是在表面没有形成玻璃层的状态下的Cu粉末该物的粒径的平均值，是用扫描电子显微镜在800倍以上的倍率下，对多个Cu粉末观察，进行测定粒径的操作，并以得到的平均值表示的。
表面具有玻璃层的Cu粉末，例如可通过喷雾热分解的方法制造。例如，具有作为玻璃层的SiO2层的Cu粉末，通过在还原性环境中，向Cu粉末的表面喷雾含有Cu粉末和Si的化合物，使上述化合物附着于Cu粉末的表面后，在大气等氧化性环境中热分解该化合物来生成SiO2来制造。
作为设置于Ni粉末的表面的金属氧化物层，例如，可以举出Ni、Al、Y、Zr、Ti、Mg、Ca、Sr、或Ba的氧化物的单独1种构成的层、2种以上的上述氧化物的混合物构成的层、含有2种以上上述金属的复合氧化物构成的层、上述金属与其他金属构成的复合氧化物构成的层等、在高温下，比Ni粉末更稳定的金属氧化物构成的层。
金属氧化物的平均厚度优选为1.0～20nm。金属氧化物层的平均厚度未满1.0nm时，就有可能得不到防止由于该金属氧化物层的Cu粉末与Ni粉末发生反应而生成Cu—Ni合金的充分的效果。
另外，金属氧化物层的平均厚度超过20nm时，就有可能根据Cu粉末，得不到与Ni粉末形成固溶体来使通道导体与导体配线良好地导电连接的充分的效果。
金属氧化物层的平均厚度可以以与玻璃层的平均厚度相同的厚度来取值。
即，混合表面含有金属氧化物层的Ni粉末与热固化性树脂而制作糊，将此糊加热到150～200℃使热固化树脂热固化形成固态试样体后，进行研磨，用金刚石磨浆料进行研磨直至研磨面成为镜面状态下，用扫描电子显微镜在800倍以上的倍率下，对露出于研磨面的多个Ni粉末进行观察，进行测定金属氧化物层的厚度的操作，并以得到的平均值表示的。
还有，实际的Ni粉末，随其形成方法等，但也有未必是表面全部被金属氧化物层覆盖的情况。
即使是这种情况下，根据上述方法获得的金属氧化物层的厚度，只要在先前提出的适宜的范围内，也可以防止Cu粉末与Ni粉末发生反应生成Cu—Ni合金。
因此，Ni粉末的表面全部被金属氧化物层覆盖也好，一部分露出也好，都无妨。
Ni粉末的平均粒径优选为0.1～1.0μm。
Ni粉末的平均粒径未满0.1μm，或超过1.0μm的任何一个情况下，Ni粉末都容易凝聚在通路导体用导电性糊中。
因此，Ni粉末与陶瓷成分变得容易凝聚，存在不能有效地防止烧成时，Cu粉末与Ni粉末反应生成Cu—Ni合金之虞。
另外，在通路导体中存在Cu粉末彼此，Ni粉末彼此聚集，使通路导体的导电性下降，或分布不均匀之虞。
另外，作为Ni粉末，优选合用在平均粒子的上述范围内，并互相不同的2种Ni粉末。如使用平均粒径不同的2种Ni粉末，提高Ni粉末的填充密度，可以给予通路导体更良好的，且均匀的导电性。另外，可以抑制烧成时通路导体的收缩，使其与内部电极等导体配线更良好地导电连接。组合的2种Ni粉末的粒径比，优选使粒径小的Ni粉末的平均粒径为粒径大的粉末的平均粒径的5～35％。粒径小的Ni粉末的平均粒径比此范围小或大，都有可能得不到充分提高Ni粉末的填充密度的充分的效果。另外，2种Ni粉末优选是相对于100重量份的粒径大的Ni粉末混合10～35重量份的粒径小的Ni粉末。粒径小的Ni粉末的混合量比此范围小或大，都有可能得不到充分提高Ni粉末的填充密度的充分的效果。
Ni粉末的平均粒径是表面没有形成金属氧化物层的状态下的Ni粉末该物的粒径的平均值，是用扫描电子显微镜在800倍以上的倍率下，对多个Ni粉末进行观察，进行测定粒径的操作而以得到的平均值表示的。
表面具有金属氧化物层的Ni粉末，例如可以通过喷雾热分解的方法制造。例如，具有作为金属氧化物层的SiO2层的Ni粉末，通过在还原性环境中，向Ni粉末的表面喷雾含有Ni粉末和Si的化合物，使上述化合物附着于Ni粉末的表面后，在大气等氧化性环境中热分解该化合物来生成SiO2来制造。
还有，金属氧化物层为Ni氧化物层时，仅仅调整喷雾后的氧气浓度就可以形成含有规定的厚度的金属氧化物层，但是，通常是可以通过调整热处理条件来形成含有规定的厚度的金属氧化物层。
作为陶瓷成分，与包含于生片的陶瓷成分相同的陶瓷成分，即，主要成分为相同，或类似的同时，因为烧成时烧结举措或温度特性近似，可以使用具有抑制通路导体用导电性糊的烧结比生片的烧成进行得快的功能的各种陶瓷成分。
例如，生片的陶瓷的主要成分含有钛酸钡(BaTiO3)时，通路导体用导电性糊的陶瓷成分优选使用相同的BaTiO3。
陶瓷成分的平均粒径优选为0.1～1.0μm。
陶瓷成分的平均粒径未满0.1μm，或超过1.0μm的任何一个情况下，陶瓷成分容易凝聚在通路导体用导电性糊中。
因此，Ni粉末与陶瓷成分变得容易凝聚，有不能有效地防止烧成时，Cu粉末与Ni粉末反应生成Cu—Ni合金之虞。
另外，在通路导体中，有Cu粉末彼此，Ni粉末彼此聚集存在，使通路导体的导电性下降，或分布不均匀之虞。
陶瓷成分的平均粒径是用扫描电子显微镜在800倍以上的倍率下，对多个陶瓷成分进行观察，进行测定粒径的操作，并以得到的平均值表示的。
本发明的通路导体用导电性糊中的Cu粉末的体积比Va、Ni粉末的体积比Vb、陶瓷成分的体积比Vc优选能全部满足(1)～(5)式。
0.01≤Va≤0.1                            (1)
0.9≤Vb≤0.99                            (2)
0.01≤Vc≤0.3                            (3)
Va+Vb＝1                                 (4)
1.01≤Va+Vb+Vc≤1.3                      (5)
Cu粉末的体积比Va未满0.01时，存在得不到由Cu粉末而引起的，与Ni粉末形成固溶体来抑制烧成时通路导体的收缩，与导体配线良好地导电连接的充分的效果之虞。
另外，体积比Va超过0.1时，Cu比Ni熔点低，烧成时容易蒸发，烧结进行得快，因此，存在通路导体内的空隙增多，导致该通路导体的导电性下降，或通路导体可能反而大幅度收缩，与导体配线不能良好地导电连接之虞。
Ni粉末的体积比Vb未满0.9时，由于Cu粉末的体积比Va相对地变大，因此，如上述，有通路导体内的空隙增多，该通路导体的导电性下降，或通路电路反而大幅度收缩，与导体配线不能良好地导电连接之虞。
另外，体积比Vb超过0.99时，由于Cu粉末的体积比Va相对地变小，所以存在由Cu粉末引起的，与Ni粉末形成固溶体来抑制烧成时通路导体的收缩，得不到与导体配线良好地导电连接的充分的效果之虞。
陶瓷成分的体积比Vc未满0.01时，存在不能得到陶瓷成分引起的，抑制烧成时通路导体用导电性糊的烧结比生片的烧成进行得快，防止陶瓷配线板上出现裂痕的充分的效果之虞。
另外，陶瓷成分的体积比Vc超过0.3时，由于Cu粉末及Ni粉末的体积比Va，Vb相对地变小，有通路导体的导电性下降之虞。
通路导体用导电性糊在成分上，除了上述Cu粉末，Ni粉末及陶瓷成分之外，也可以含有有机粘合剂树脂，溶剂等。
作为有机粘合剂树脂，能够使用可以使Cu粉末，Ni粉末及陶瓷成分均匀地分散的同时，可以给予通路导体用导电性糊向形成于生片的贯通孔内填充的方法(例如，丝网印刷)所需的粘度和流变性的各种树脂。
作为有机粘合剂树脂，可以举出例如，丙稀树脂、酚醛树脂、醇酸树脂、松脂、乙基纤维素、甲基纤维素、聚乙烯醇、聚乙烯醇缩丁醛等。
作为溶剂，能够使用溶解有机粘合剂树脂的同时，分散Cu粉末，Ni粉末及陶瓷成分来使混合物整体成糊状的各种溶剂。
作为溶剂，可以举出例如，醇类溶剂(例如，α—萜品醇、苄醇等)、烃类溶剂、醚类溶剂、酯类溶剂(例如，二甘醇—丁醚乙酸酯等)、石脑油等。
尤其，从使Cu粉末及Ni粉末的分散性良好的观点来看，作为溶剂，优选选择α—萜品醇等醇类溶剂。有机粘合剂树脂及溶剂的含量可设置在可以给予通路导体用导电性糊填充形成于生片的贯通孔内的方法(例如，丝网印刷)所需的粘度和流变性的范围内。
通路导体用导电性糊根据需要，也可以含有分散剂，活性剂，可塑剂等。
本发明的陶瓷配线板，其特征在于，是具有烧成上述本发明的通路导体用导电性糊而形成的通路导体。
图1是表示作为上述本发明的陶瓷配线板的上述方式的一个例子的层叠陶瓷电容器10的截面图。
参照图1，该例的层叠陶瓷电容器10，备有层叠由陶瓷形成的多个电介质层2的电介质块1。
形成电介质块1的各电介质层2之间，按每多个层交互设置有作为导体配线的内部电极3，4。
另外，在电介质块1上，贯穿其层叠方向，形成有通路导体5，6的同时，在电介质块1的表面上，形成有导电连接于与通路导体5导电连接的外部电极7和与通路导体6导电连接的外部电极8。
内部电极3，在图中，设置于电介质块1的，在图中从上侧数为偶数层的电介质层2的上面，同时在通路导体5的周围设置无电极的区域13，以避免与通路导体5的接触的状态下，分别与通路导体6及外部电极8导电连接的。
另外，内部电极4，在图中，设置于电介质块1的从上侧数为奇数层的电介质层2(最上层，总之第1层的电介质层除外)的上面的同时，在通路导体6的周围设置无电极的区域14，以避免与通路导体6的接触的状态下，分别与通路导体5及外部电极7导电连接的。
另外，介由通路导体6与外部电极8导电连接的内部电极3、介由通路导体5与外部电极7导电连接的内部电极4在图示的区域X内，构成夹住电介质层2对立的，发挥等效于电容器的功能的电路。
电介质层2是烧成含有BaTiO3等陶瓷成分、有机粘合剂树脂的生片而形成。
作为生片，如在前所述，适当地使用含有BaTiO3等陶瓷成分，有机粘合剂树脂之物。
具体而言，通过在上述陶瓷成分中混合烧结助剂、有机粘合剂树脂、可塑剂、分散剂、溶剂之类调制陶瓷浆料，并通过将此陶瓷浆料成形为片状后进行干燥而形成生片。
作为将陶瓷浆料成形为片状的方法，可以举出例如，刮刀片法、升降法，用模涂料器(die coater)的涂布方法、用网板滚涂器(gravure roll coater)的涂布方法等。
陶瓷成分上，将BaTiO3作为主要成分，作为次要成分，可以举出，添加钛酸鎂(MgTi O3)或钛酸锰(MnTi O3)等电介质材料后，根据需要与氧化钇(Y2O3)等混合了稀土金属化合物之物等。
烧结助剂具有降低烧成时生片的收缩起始温度的功能。
作为烧结助剂，可以举出，例如，成为玻璃成分的液相形成物质和金属氧化物等。
作为有机粘合剂树脂，可以举出，例如，聚乙烯醇缩丁醛树脂、乙基纤维素树脂、丙稀类树脂等。
作为可塑剂，可以举出，例如，聚乙二醇、邻苯二甲酸酯等。
作为溶剂，可以举出，例如，除了作为水溶性溶剂的水之外，作为有机溶剂的甲苯、乙酸乙酯、萜品醇等，还有这些的混合物等。
作为分散剂，例如，水溶性溶剂系上可使用羟酸型高分子表面活性剂，有机溶剂系上使用聚氧化乙烯系醚或双离子表面活性剂。
内部电极3，4，通过丝网印刷等，将作为导电成分的Ni和包含有机粘合剂树脂的导体配线用导电性糊涂布在生片的表面上，以便成规定的平面形状后，一同与生片烧成而形成。
作为导体配线用导电性糊，优选适当使用包含Ni粉末和有机粘合剂树脂之物。
具体而言，Ni粉末和有机粘合剂树脂中，通过添加可以溶解该有机粘合剂树脂的溶剂来溶解有机粘合剂树脂，从而调整导体配线用导电性糊。
作为Ni粉末，考虑防止在导体配线用导电性糊中的凝聚，其平均粒径优选使用在0.1～10μm的。
作为有机粘合剂树脂及其溶剂，如在前所述，可以举出与通路导体用导电性糊中列举之物相同的有机粘合剂树脂及溶剂。
有机粘合剂树脂及溶剂的含量，可以设定在可以给予导体配线用导电性糊，以向生片的表面的涂布方法(丝网印刷等)所需的粘度和流变性的适宜范围内。
导体配线用导电性糊也可以根据需要进而含有分散剂、活性剂、可塑剂等。
通路导体5，6是将本发明的通路导体用导电性糊填充于生片的已形成的贯通孔内的状态下，与生片一同烧成而形成。
外部电极7，8是，例如，一体地烧成生片而形成电介质块1后，在此电介质块1的表面，通过丝网印刷等方法，与内部电极3，4相同地，涂布导体配线用导电性糊以成规定的平面形状后而形成。
图2A～图2E是表示为了通过本发明的制造方法来制造上述层叠陶瓷电容器10的各工序的截面图。
参照这些图，在该制造方法中，首先，准备成为各电介质层2的根基的生片20。
1张生片也可以形成为与1层的电介质层2对应的大小。但是，从制造效率方面考虑，优选将1张生片形成为包含多个与1层电介质层2对应的区域的大小，并对各区域进行以下说明的，贯通孔15，16的形成、通路导体用导电性糊50，60的填充、导体配线用导电性糊30，40的涂布的各工序后，层叠多张生片20形成层叠体11，并从形成的层叠体11切出各区域来制造成为电介质块1的根基的多个层叠体。
其次，在各生片20的规定的位置，例如，通过用钻微孔机钻孔，或凿孔，以形成被通路导体用导电性糊填充的贯通孔15，16(图2A)。
贯通孔15，16是层叠多张生片20时，互对面方向重叠地放置使形成位置一致。
还有，贯通孔15，16形成得较小的时候，在生片20的表面，例如，优选是照射UV—YAG激光钻孔。
另外，形成了贯通孔15，16的生片20是优选将其浸在水中超声波洗净等方法来去除残留的加工残渣。
其次，形成的贯通孔15，16内是通过丝网印刷等方法来填充通路导体用导电性糊50，60(图2B)。
其次，通过丝网印刷等方法，电介质块1的成为从上侧数为偶数层的电介质层2的根基的生片20的表面，涂布成为内部电极3的根基的导体配线用导电性糊30，使其成平面形状(图2C)。
具体而言，在贯通孔15的周围设置不涂的区域14，使其与该贯通孔15内填充的通路导体用导电性糊50没有接触的状态下，在其上重叠涂布导体配线用导电性糊30，并与填充于贯通孔16内的通路导体用导电性糊60接触。
另外，通过丝网印刷等方法，在电介质块1的成为从上侧数为奇数层的电介质层2(最上层，即第1层的电介质层2除外)的根基的生片20的表面上，涂布成为内部电极4的根基的导体配线用导电性糊40，使其仍然成规定的平面形状(图2D)。
具体而言，在贯通孔16的周围设置不涂布的区域14，使其与该贯通孔16内填充的通路导体用导电性糊60没有接触的状态下，在其上重叠涂布导体配线用导电性糊40，使之与填充于贯通孔15内的通路导体用导电性糊50接触。
还有，边对齐贯通孔15，16，边按每多张在厚度方向交替地重叠上述2种生片20，同时在其最上层上形成贯通孔15，16，填充通路导体用导电性糊50，60后，层叠表面没有涂布导体配线用导电性糊30，40的图2B状态的生片20，并从上往下施加压力形成层叠体11(图3C)。
也可以在第1工序进行：使用具有与通路导体用导电性糊50，60完全相同组成的本发明的通路导体用导电性糊作为导体配线用导电性糊30，40，填充贯通孔15，16的和，对生片20表面的涂布。
此时，可以省去对齐位置及印刷工序，实现制造工序的简单化。
另外，贯通孔15，16的形成位置及导体配线用导电性糊30，40的涂布形状完全相同，而且只是累计重叠的方向不同，也可以用能作为上述2种生片20使用的1种生片20来代替使用交替重叠的2种生片20。
此时，可以减少生片20的种类，可以实现制造工序的简单化。
其次，如在前的说明，使1张生片20形成为包含多个对应于1层的电介质层2的区域的大小时，按每个区域，例如，用铡刀切层叠体11。层叠体11的厚度大时，也可以用切片刀切出。
然后，例如，将切出的层叠体放入加热炉中，加热到250～400℃，去除有机粘合剂树脂之外的有机物，然后，放入本烧成炉中，加热到1250～1300℃进行烧成，形成如图1所示的电介质块1后，在其表面形成外部电极7，8，从而制造同图中所示的层叠陶瓷电容器10。
图3A～图3E是表示根据本发明的制造方法制造层叠陶瓷电容器10的各工序的截面图。
在此制造方法中，首先，通过丝网印刷等方法，电介质块1的成为从上侧数为偶数层的电介质层2的根基的生片20的表面上，涂布成为内部电极3的根基的导体配线用导电性糊30，使其成平面形状(图3A)。
具体而言，将导体配线用导电性糊30，重叠涂布在形成贯通孔16的位置上，以便在后面的工序中形成贯通孔15的周围设置不涂布的区域13，使其与该贯通孔15内填充的通路导体用导电性糊50避免接触的同时，与填充于该贯通孔16内的通路导体用导电性糊60接触。
另外，通过丝网印刷等方法，电介质块1的成为从上侧数为奇数层的电介质层2(最上层，即第1层的电介质层2除外)的根基的生片20的表面，涂布成为内部电极3的根基的导体配线用导电性糊40，使其成平面形状(图3B)。
具体而言，在贯通孔15形成的位置上，重叠涂布导体配线用导电性糊40，以便在后面的工序中形成贯通孔16的周围设置不涂布的区域14，使其与该贯通孔16内填充的通路导体用导电性糊60避免接触的同时，并与填充于该贯通孔15内的通路导体用导电性糊50接触。
与先前的制造方法时相同，生片20，从制造效率方面考虑，优选形成为包含多个与1层电介质层2对应的区域的大小，并对各区域进行导体配线用导电性糊30，40的涂布、层叠、贯通孔15、16的形成、填充通路导体用导电性糊50，60的各工序来形成层叠体11，并从形成的层叠体11切出各区域来制造成为电介质块1的根基的多个层叠体。
其次，将上述2种生片，边对齐位置，边按每多张在厚度方向交替重叠的同时，在其最上层上，重叠没有涂布导体配线用导电性糊30，40的生片20，并从上往下施加压力形成层叠体11(图3C)。
另外，只是以贯通孔15，16的形成位置及导体配线用导电性糊30，40的涂布形状完全相同，而且只是累计重叠的方向不同，也可以以作为上述2种生片20而能使用的1种生片20来代用交替重叠的2种生片20。
此时，可以减少生片20，可以实现制造工序的简化。
其次，在形成的层叠体11表面上，例如，通过照射波长为350nm的UV—YAG激光等来形成贯通孔15，16的同时，去除重叠于贯通孔15，16的导体配线用导电性糊(图3D)。
贯通孔15形成为：贯穿电介质块1的成为从上侧数为偶数层的电介质层2的根基的生片20的没有涂布导体配线用导电性糊30的区域13的中心部，并与电介质块1的成为从上侧数为奇数层的电介质层2的根基的生片20的涂布了导体配线用导电性糊40的区域重叠。
另外，贯通孔16形成为：贯穿电介质块1的成为从上侧数为偶数层的电介质层2的根基的生片20的没有涂布导体配线用导电性糊40的区域14的中心部，并与电介质块1的成为从上侧数为奇数层的电介质层2的根基的生片20的涂布了导体配线用导电性糊30的区域重叠。
激光照射是，凿孔加工，即，优选设定激光的直径比形成的贯通孔15，16的直径小，通过反复照射来形成具有规定的直径的贯通孔15，16。
具体而言，首先，通过向形成贯通孔15，16的区域的大致中心部照射激光来形成中心贯通孔15a，16a(图4A)。
其次，在中心贯通孔15a，16a的周围移动照射位置，并涡卷状地徐徐向外侧，照射激光Ln来穿孔15n，16n直到成为贯通孔15，16的区域的周边位置(图4B)。
然后，通过重复此操作来形成具有规定的直径的贯通孔15，16(图4C)。
进行上述操作时，即使形成层叠体11的生片20的层叠数超过100层，由激光Ln照射生成的热也被中心贯通孔15a，16a从上往下散热。
因此，可以防止由于上述热量，导致导体配线用导电性糊30，40的露出于贯通孔15，16内的部分蒸发消失，不能良好地导电连接内部电极3，4与通路导体5，6的问题的发生。
还有，导体配线用导电性糊30，40露出于贯通孔15，16内的状态下，可以用通路导体用导电性糊50，60填充上述贯通孔15，16，因此，通过此后的烧成，内部电极3，4与通路导体5，6良好地导电连接成为可能。
激光的脉冲频率优选为1～30KHz(脉冲周期0.03～1ms)。
脉冲频率未满1KHz时，激光的钻孔时间变长，有生产性降低之虞。
另外，脉冲频率超过30KHz时，激光照射时发生的热量变大，有在前所述的，导体配线用导电性糊30，40的蒸发伴随的问题发生之虞。
照射激光来形成贯通孔15，16时，优选抽真空，除去有机粘合剂树脂等有机物的分解物或零散的陶瓷粉末等。
还有，贯通孔15，16也可以用钻微孔机钻孔，或凿孔来形成。
形成贯通孔15，16的层叠体11，优选水中进行超声波洗净来除去残留的加工残存物。
其次，形成的贯通孔15，16内，通过丝网印刷等方法，填充通路导体用导电性糊50，60(图3E)。
因此，露出于贯通孔15内的，涂布于电介质块1的成为从上侧数为奇数层的电介质层2的根基的生片20的表面的导体配线用导电性糊40，与填充于贯通孔15内的通路导体用导电性糊50成为接触的状态。
另外，露出于贯通孔16内的，涂布于电介质块1的成为从上侧数为奇数层的电介质层2的根基的生片20的表面的导体配线用导电性糊30，与填充于贯通孔16内的通路导体用导电性糊60成为接触的状态。
其次，如先前的说明，1张生片20形成为包含多个对应1层的电介质层2的区域的大小时，按每个区域，例如，用铡刀切层叠体11。层叠体11的厚度大时，也可以用切片刀切出。
然后，将切出的层叠体放入加热炉中，例如，加热到250～400℃，去除有机粘合剂树脂之外的有机物，然后，放入本烧成炉中，加热到1250～1300℃来烧成，形成如图1所示的电介质块1后，在其表面形成外部电极7，8，由此来制造同图中所示的层叠陶瓷电容器10。
还有，本发明的构成，并不限于以上说明的各实施方式，可以在不脱离本发明的宗旨的范围内，实施种种变更或改良。
例如，通路导体5，6可以分别在各电介质块1内形成多个。
由此，可以提供寄生电感少的层叠陶瓷电容器10。
另外，一个电介质块1内也可以形成多个电学上各自独立的电容器。例如，也可以改变各自作为电容器发挥功能的内部电极3，4的面积来使容量不同的电容器内置于同一电介质块1内。
另外，无需多论，本发明的构成可以应用于形成层叠陶瓷电容器10以外的电子零件的陶瓷配线板。
实施例
[通路导体用导电性糊的制作]
作为Ni粉末，采用了平均粒径为6.7μm，其表面被NiO层覆盖的第1种Ni粉末和平均粒径为0.9μm，其表面被NiO层覆盖的第2种Ni粉末。两者的混合比例为，相对于第1种Ni粉末100重量份，第2种Ni粉末取为33重量份。
覆盖Ni粉末的表面的NiO层的平均厚度，用组合的2种Ni粉末来取相同厚度，为0.7nm，2nm，15nm，及25nm的4种。
作为Cu粉末，使用了平均粒径为0.1μm，并其表面被SiO2层覆盖的。
覆盖Cu粉末的表面的SiO2层的平均厚度为3nm，7nm，40nm及60nm的4种。
混合上述2种Ni粉末的混合物、Cu粉末、作为陶瓷成分的BaTiO3、有机粘合剂树脂及溶剂制作通路导体用导电性糊。作为Ni粉末及Cu粉末，如表1所示组合了NiO层及SiO2层的平均厚度不同之物。使Cu粉末的体积比Va为0.03，Ni粉末的混合物的体积比为Vb为0.97，陶瓷成分的体积比Vc为0.15。实际上，计量由各成分的比重换算成重量而求得的混合量来进行了调制。
[通路导体的形成]
在含有作为主要成分的陶瓷成分的BiTiO3，并含有副成分的MgBaTiO3，厚度为0.7μm的生片的表面上，通过丝网印刷涂不包含Ni的导体配线用导电性糊来制作复合基板，并重叠多张此复合基板形成了层叠体。然后，在此层叠体的规定位置上，形成直径为100μm的贯通孔，并填充了上述的通路导体用导电性糊。
还有，在温度峰值为1310℃下，从入炉到出炉经24小时的烧成来制作陶瓷配线板的模型后，研磨直至通路导体露出，观察通路导体的同时，测定其电阻。结果如表1所示。
表1
 
NiO层(nm) SiO<sub>2</sub>层(nm) 评价
0.7 3 *1
2 3 好
15 3 好
25 3 *2
0.7 7 好
2 7 很好
15 7 很好
25 7 好
0.7 40 好
2 40 很好
15 40 很好
25 40 好
0.7 60 *1
2 60 好
15 60 好
25 60 *3
*1)发现通路导体与贯通孔分离之处。
*2)发现通路导体成为弯曲形状。
*3)通路导体的电阻变大，导电性下降。
由表可知，覆盖Ni粉末的表面的NiO层的平均厚度优选为1.0～20nm，覆盖Cu粉末的SiO2层的平均厚度为5.0～50nm。

Claims (10)

1.一种通路导体用导电性糊，其填充于含有陶瓷成分的生片上的已形成的贯通孔内，与生片一同烧成以形成通路导体，其特征在于，包括：在表面含有玻璃层的Cu粉末、表面具有金属氧化物层的Ni粉末、和与包含于生片的陶瓷成分相同的陶瓷成分。
2.根据权利要求1所述的通路导体用导电性糊，其特征在于，Cu粉末的体积比Va、Ni粉末的体积比Vb、陶瓷成分的体积比Vc全部满足(1)～(5)式。
0.01≤Va≤0.1           (1)
0.9≤Vb≤0.99           (2)
0.01≤Vc≤0.3           (3)
Va+Vb＝1                (4)
1.01≤Va+Vb+Vc≤1.3     (5)
3.根据权利要求1所述的通路导体用导电性糊，其特征在于，Cu粉末的表面的玻璃层的平均厚度为5.0～50nm，Ni粉末的表面的金属氧化物层的平均厚度为1.0～20nm。
4.根据权利要求1所述的通路导体用导电性糊，其特征在于，Cu粉末的平均粒径为0.1～1.0μm，Ni粉末的平均粒径为0.1～10μm，陶瓷成分的平均粒径为0.1～1.0μm。
5.根据权利要求4所述的通路导体用导电性糊，其特征在于，作为Ni粉末，合用平均粒径不同的2种Ni粉末。
6.一种陶瓷配线板，其特征在于，具有烧成权利要求1所述的通路导体用导电性糊而形成的通路导体。
7.一种含有通路导体的陶瓷配线板的制造方法，其特征在于，包括：在生片上形成贯通孔的工序；向形成的贯通孔内填充权利要求1所述的通路导体用导电性糊的工序；在生片的表面，涂布通过烧成形成导体配线的、包含作为导电成分的Ni的导体配线用导电性糊，使其中一部分与填充贯通孔的通路导体用导电性糊接触的工序；同时烧成生片、通路导体用导电性糊、及导体配线用导电性糊的工序。
8.根据权利要求7所述的陶瓷配线板的制造方法，其特征在于，包括烧成前重叠多张在贯通孔内填充有通路导体用导电性糊且表面涂有导体配线用导电性糊的生片的工序，并通过烧成使重叠的多张生片一体化。
9.一种陶瓷配线板的制造方法，其特征在于，包括：在生片的表面，涂布通过烧成形成导体配线的包含作为导电成分的Ni的导体配线用导电性糊，使其中一部分与生片上贯通孔的形成范围重叠的工序；在生片上形成贯通孔的同时，去除与贯通孔重叠的导体配线用导电性糊的工序；在形成的贯通孔内填充权利要求1的通路导体用导电性糊，使其与生片的表面上涂布的导体配线用导电性糊的一部分接触的工序；同时烧成生片、通路导体用导电性糊、及导体配线用导电性糊的工序。
10.根据权利要求9所述的陶瓷配线板的制造方法，其特征在于，包括在形成贯通孔前，重叠多个表面涂有导体配线用导电性糊的生片的工序，贯穿重叠的多张生片形成贯通孔，并用通路导体用导电性糊填充后，通过烧成使重叠的多张生片一体化。
CN200510052136.8A 2004-02-26 2005-02-25 通路导体用导电性糊和用其的陶瓷配线板及其制造方法 Expired - Fee Related CN100511509C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004052531 2004-02-26
JP2004052531 2004-02-26

Publications (2)

Publication Number Publication Date
CN1661740A CN1661740A (zh) 2005-08-31
CN100511509C true CN100511509C (zh) 2009-07-08

Family

ID=34908709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510052136.8A Expired - Fee Related CN100511509C (zh) 2004-02-26 2005-02-25 通路导体用导电性糊和用其的陶瓷配线板及其制造方法

Country Status (2)

Country Link
US (1) US7122131B2 (zh)
CN (1) CN100511509C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251654A (ja) * 2004-03-05 2005-09-15 Jst Mfg Co Ltd 異方導電性シート及びその製造方法
KR100773670B1 (ko) 2006-12-14 2007-11-05 이해영 고주파 전송용 연성 케이블
WO2010087221A1 (ja) * 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
KR20130065199A (ko) * 2011-12-09 2013-06-19 삼성전기주식회사 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US8647815B1 (en) * 2012-07-26 2014-02-11 E I Du Pont De Nemours And Company Method of manufacturing copper electrode
US20150240099A1 (en) * 2014-02-24 2015-08-27 Xerox Corporation Silver flake conductive paste ink with nickel particles
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
US10460877B2 (en) * 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions
KR102505445B1 (ko) * 2016-07-04 2023-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
TWI665691B (zh) * 2017-01-25 2019-07-11 禾伸堂企業股份有限公司 積層陶瓷電容器及其製造方法
US10777359B2 (en) 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
KR101963283B1 (ko) * 2017-02-10 2019-03-28 삼성전기주식회사 커패시터 부품
KR102516763B1 (ko) * 2017-08-29 2023-03-31 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102059443B1 (ko) * 2017-09-06 2019-12-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN110277243A (zh) * 2018-03-15 2019-09-24 卓英社有限公司 多层陶瓷电容器阵列
JP7171703B2 (ja) * 2018-03-28 2022-11-15 三井金属鉱業株式会社 導電膜形成用組成物及び導電膜の製造方法
CN109243669B (zh) * 2018-09-28 2020-05-08 常州聚和新材料股份有限公司 一种导电正银浆料及其制备方法
US11961880B2 (en) * 2021-05-06 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397125B2 (ja) * 1998-03-12 2003-04-14 株式会社村田製作所 電子部品
JP2002184487A (ja) * 2000-12-15 2002-06-28 Sony Chem Corp 異方性導電接着剤
JP2003229325A (ja) * 2001-11-28 2003-08-15 Kyocera Corp 電子部品の製造方法

Also Published As

Publication number Publication date
US7122131B2 (en) 2006-10-17
US20050194575A1 (en) 2005-09-08
CN1661740A (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
CN100511509C (zh) 通路导体用导电性糊和用其的陶瓷配线板及其制造方法
KR100842468B1 (ko) 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도
CN100511510C (zh) 陶瓷电子部件及其制造方法
CN101399092B (zh) 高速烧制用导体膏
CN102365249B (zh) 介电陶瓷组合物、多层介电基板、电子部件和介电陶瓷组合物的制备方法
KR100798263B1 (ko) 마이크로파 어플리케이션에서의 ｌｔｃｃ 테이프를 위한후막 전도체 페이스트 조성물
CN101371624A (zh) 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法
CN1965381A (zh) 用于电容器的含有无铅无镉玻璃的铜端电极油墨
WO1993008672A1 (en) Manufacture of multilayer ceramic part, and multilayer ceramic part
CN101983543B (zh) 低温烧成陶瓷电路基板
JP4596936B2 (ja) ビア導体用導電性ペーストとこれを用いたセラミック配線板およびその製造方法
JP4772071B2 (ja) グリーンシート用セラミック粉末及び低温焼成多層セラミック基板
JP3121822B2 (ja) 導体ペーストおよび配線基板
TW200307655A (en) High K glass and tape composition for use at high frequency
JP3862042B2 (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JP3127797B2 (ja) コンデンサ内蔵ガラスセラミック基板
CN100408513C (zh) 生片材用涂料、生片材、生片材的制备方法及电子部件的制备方法
JP2018063997A (ja) チップコンデンサ及びその製造方法
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
CN103951194A (zh) 一种水基流延成型制备mas系微晶玻璃电子基板的方法
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2018206849A (ja) セラミック配線基板及びその製造方法
JP2606155B2 (ja) 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JP3330817B2 (ja) 多層セラミックス部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20120225