JPWO2005036571A1 - 電極ペースト、セラミック電子部品及びその製造方法 - Google Patents

Abstract

爆ぜの発生を抑制することが可能な電極ペースト、セラミック電子部品及びその製造方法を提供する。 本発明に係るセラミックコンデンサ（１０）の製造方法は、誘電体層（１２）と内部電極層（１４）とが交互に積層されたコンデンサ素体（１６）と、コンデンサ素体（１６）の内部電極層（１２）が露出する端面（１６ａ）に形成された外部電極（１８）とを備えるセラミックコンデンサ（１０）の作製に適用され、コンデンサ素体（１６）の端面（１６ａ）に、Ｃｕ粉末とＮｉＣｕより卑なＮｉで構成されるＮｉ粉末とを含む外部電極ペーストを塗布するステップと、外部電極ペーストが塗布されたコンデンサ素体１６を焼成するステップとを備え、Ｃｕ粉末に対するＮｉ粉末の重量比が０．５〜１０ｗｔ％であり、且つＮｉ粉末の平均粒径が０．２〜１０μｍであることを特徴とするため、爆ぜの発生を抑制することができる。

Description

本発明は、電極ペースト、セラミック電子部品及びその製造方法に関するものである。

従来、積層セラミックコンデンサ等のセラミック電子部品の作製には、誘電体層を構成するセラミック誘電体の粉末からなる層と、内部電極層を構成する内部電極ペーストからなる層とを交互に複数層重ねた積層体を形成し、この積層体を焼成した後、外部電極を設けるという方法が採用されている。

ここで誘電体層の形成には、セラミック誘電体粉末と有機バインダ及び有機溶剤等とを混合してスラリー化した誘電体ペーストをドクターブレード法などの方法でシート状にし、適宜乾燥して作製されたセラミック成形体が用いられる。また、内部電極層の形成に用いられる内部電極ペーストは、ニッケル等の金属粉末を有機バインダ及び有機溶剤等に分散させてペースト状にしたものである。そして上述した積層体は、通常、内部電極ペーストをシート状のセラミック成形体表面にスクリーン印刷し、内部電極ペーストに含まれる有機溶剤を乾燥させた後、この成形体を複数枚重ねて加圧成形して作製される。

この積層体をチップ化すると共に焼成することで、セラミック素子が形成される。そして、このセラミック素子の端面のうち、内部電極層が露出している端面に外部電極が設けられる。この外部電極の形成には、銅等の金属粉末をバインダ及び溶剤等に分散させてペースト状にした外部電極ペーストが用いられる。すなわち、セラミック素子の端面にこの外部電極ペーストを塗布した後、外部電極ペーストが塗布されたセラミック素子を焼成し、外部電極ペースト内の金属粉末を焼結させることで、多孔質の焼結体である外部電極を形成する。なお、このような外部電極は、例えば下記特許文献１〜特許文献５等において開示されている。

一般に、セラミック電子部品を基板等へ半田実装する前には、接続信頼性や濡れ性の向上のために、外部電極の表面に銅やニッケル、スズなどのメッキ処理を施す。

特開平５−２７５２７２号公報 特開平８−３０６５８０号公報 特開２００２−１９８２５３号公報 特開平７−３３５４７７号公報 特開平１０−１４４５５９号公報

しかしながら、前述した従来のセラミック電子部品には、次のような課題が存在している。すなわち、外部電極の空隙にメッキ中の水分がしみこむことがあり、このしみこんだ水分により、セラミック電子部品の実装時に「爆ぜ」が発生するという問題があった。この「爆ぜ」とは、外部電極が実装時に加熱されたときに、外部電極の空隙にしみこんだ水分が蒸発し、その蒸気圧で半田がはじけ飛ぶ現象である。このような爆ぜが発生した場合、はじけ飛んだ半田が、セラミック電子部品やその他の実装部品、プリント配線に付着する事態が生じ、ショート不良等が発生してしまうという不具合があった。

本発明は、上述の課題を解決するためになされたもので、爆ぜの発生を抑制することが可能な電極ペースト、セラミック電子部品及びその製造方法を提供することを目的とする。

本発明に係るセラミック電子部品の製造方法は、誘電体層と電極層とが交互に積層されたセラミック素子と、セラミック素子の電極層が露出する端面に形成された外部電極とを備えるセラミック電子部品の作製に適用され、セラミック素子の端面に、Ｃｕで構成される第１の粉末とＣｕより卑な金属で構成される第２の粉末とを含む外部電極ペーストを塗布するステップと、外部電極ペーストが塗布されたセラミック素子を焼成するステップとを備え、第１の粉末に対する第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ第２の粉末の平均粒径が０．２〜１０μｍであることを特徴とする。

このセラミック電子部品の製造方法において、外部電極ペーストには、Ｃｕで構成される第１の粉末に加えて、Ｃｕよりも卑な金属で構成される第２の粉末が含まれている。発明者らは鋭意研究の末、Ｃｕより卑な金属からなる、所定範囲の粒径を有する第２の粉末を所定量だけ含む外部電極ペーストをセラミック素子に塗布して、セラミック電子部品を作製した場合、セラミック電子部品の外部電極が十分な強度を保ったまま、爆ぜの発生を有意に抑制できることを新たに見出した。

また第２の粉末を構成するＣｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属であることが好ましい。

本発明に係るセラミック電子部品は、誘電体層と電極層とが交互に積層されたセラミック素子の、電極層が露出する端面に、Ｃｕで構成される第１の粉末とＣｕより卑な金属で構成される第２の粉末とを含む外部電極ペーストが塗布され、該外部電極ペーストが塗布されたセラミック素子を焼成して得られるセラミック電子部品であって、第１の粉末に対する第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ第２の粉末の平均粒径が０．２〜１０μｍであることを特徴とする。

このセラミック電子部品を作製する上で用いた外部電極ペーストには、Ｃｕで構成される第１の粉末に加えて、Ｃｕよりも卑な金属で構成される第２の粉末が含まれている。発明者らは鋭意研究の末、Ｃｕより卑な金属からなる、所定範囲の粒径を有する第２の粉末を所定量だけ含む外部電極ペーストをセラミック素子に塗布して作製されたセラミック電子部品においては、外部電極が十分な強度を保ったまま、爆ぜの発生が有意に抑制されていることを新たに見出した。

また第２の粉末を構成するＣｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属であることが好ましい。

本発明に係る電極ペーストは、バインダと、Ｃｕで構成される平均粒径２０μｍ未満の第１の粉末と、Ｃｕより卑な金属で構成される第２の粉末とを備え、第１の粉末に対する第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ第２の粉末の平均粒径が０．２〜１０μｍであることを特徴とする。

この電極ペーストには、Ｃｕで構成される第１の粉末に加えて、Ｃｕよりも卑な金属で構成される第２の粉末が含まれている。発明者らは鋭意研究の末、このような電極ペーストを、例えばセラミック電子部品の作製に用いる外部電極ペーストとして用いることで、十分な強度を有し、且つ爆ぜの発生が有意に抑制された外部電極を作製できることを新たに見出した。

また第２の粉末を構成するＣｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属であることが好ましい。

本発明によれば、爆ぜの発生を抑制することが可能な電極ペースト、セラミック電子部品及びその製造方法が提供される。

図１は、本発明の実施形態に係るセラミックコンデンサの概略断面図である。 図２は、グリーンシートの印刷パターンを示した部分拡大図である。 図３は、セラミックコンデンサを作製する手順を示した図である。 図４（ａ）は、ニッケル粉末が添加されていない電極ペーストを焼成して得られた外部電極の断面写真であり、図４（ｂ）は、ニッケル粉末が添加されている電極ペーストを焼成して得られた外部電極の断面写真である。 図５は、本発明の実施例に係る実験結果を示した表である。 図６は、実施例に係る強度測定に用いた基板を示した概略平面図である。 図７は、実施例に強度測定の方法を示した図である。

符号の説明

１０ セラミックコンデンサ
１１ 表層
１２ 誘電体層
１４ 内部電極層
１６ コンデンサ素体
１８ 外部電極
１８ａ 外部電極表面
２０，２１ グリーンシート
２０ａ 表面
２２ 内部電極ペースト
２６ 積層体

以下、添付図面を参照して本発明に係る電極ペースト、セラミック電子部品及びその製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。

図１に、本発明の実施形態に係るセラミックコンデンサの概略断面図を示す。図１に示すように、セラミック電子部品の一種であるセラミックコンデンサ１０は、最外層である２層の表層１１と、表層１１に挟まれた約３００層の誘電体層１２と、上下に配置された誘電体層１２のそれぞれの間に介在する内部電極層１４とを有する六面体形状のコンデンサ素体（セラミック素子）１６を備えている。すなわち、コンデンサ素体１６は、約６００層の積層構造を有しており、誘電体層１２と内部電極層１４とが交互に積層されている。また、コンデンサ素体１６の端面のうち、コンデンサ素体１６の厚さ方向に延在し、互いに対向する一対の端面１６ａ，１６ｂそれぞれには、その端面１６ａ，１６ｂの全領域を覆うように一対の外部電極１８，１８が設けられている。

さらに、上下に配置された内部電極層１４同士は、誘電体層１２により互いに電気的に絶縁されており、また、互いに異なる一方の外部電極１８に接続されている。従って、一対の外部電極１８，１８間に所定の電圧を印加した場合には、上下で対向する内部電極層１４の間には電荷が蓄えられる。なお、このセラミックコンデンサ１０の静電容量は、上下で対向する内部電極層１４の対向する面積の大きさに比例する。

表層１１及び誘電体層１２は、ともにＢａＴｉＯ_３を主成分とする層であり、各表層１１の厚さはおよそ５０μｍ、各誘電体層１２の厚さはおよそ１〜４μｍである。これら表層１１及び誘電体層１２は、後述するグリーンシート（セラミック成形体）を焼成して形成される。また内部電極層１４は、Ｎｉを主成分として含有する金属層であり、その厚さはおよそ１μｍである。各外部電極１８は、金属の中でも高い導電性を有するＣｕを主成分とする多孔質体であり、その表面１８ａの算術平均粗さは約１μｍである。

以下、上述したセラミックコンデンサ１０を作製する方法について、図２及び図３を参照しつつ説明する。ここで、図２はグリーンシートの印刷パターンを示した部分拡大図であり、図３はセラミックコンデンサを作製する手順を示した図である。

セラミックコンデンサ１０を作製するにあたり、図２に示すように、まずＢａＴｉＯ_３系の誘電体グリーンシート２０を準備する。このグリーンシート２０は、ＢａＴｉＯ_３粉末と有機バインダとを混合してスラリー化した誘電体ペーストをドクターブレード法でシート状にしたものである。また、グリーンシート２０よりも厚さの厚い、表層１１となるグリーンシート２１を２枚準備する。

そして、グリーンシート２０の表面２０ａに、スクリーン印刷法により所定パターンの内部電極ペースト２２を塗布して乾燥させる。すなわち、グリーンシート表面２０ａの、１個のコンデンサに対応する矩形領域２４のうち３辺の縁領域以外の領域に、内部電極ペースト２２が塗布される（図２参照）。この内部電極ペースト２２は、ニッケル粉末を有機バインダ及び有機溶剤に分散させてペースト状にしたものである。有機バインダには、公知のものを利用可能であり、例えばセルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フェノール−ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステル等のバインダを用いることができる。また有機溶剤も、公知のものを利用可能であり、例えばブチルカルビトール、ブチルカルビトールアセテート、テレピン油、α−テレビネオール、エチルセロソルブ、ブチルフタレート等の溶剤を用いることができる。

また、この内部電極ペースト２２には、共材としてＢａＴｉＯ_３粉末が添加されている。ＢａＴｉＯ_３粉末は、誘電体層１２（及びグリーンシート２０）の主成分であるＢａＴｉＯ_３が同じであるため、内部電極ペースト２２へのＢａＴｉＯ_３粉末の添加により、内部電極ペースト２２とグリーンシート２０との間における収縮率及び焼結開始温度の相違が有意に緩和される。

そして、以上のような内部電極ペースト２２が塗布されたグリーンシート２０を、内部電極ペースト２２が上になるようにしてグリーンシート２１上に積層する（図３（ａ）参照）。また、同様の製法で作製された約３００枚のグリーンシート２０を、内部電極ペースト２２の位置が交互に変わるように順次積層する（図３（ｂ）参照）。そして、積層されたグリーンシート２０上に何も塗布されていないグリーンシート２１を被せると共に、積層方向から押圧して、隣り合うグリーンシート２１、グリーンシート２０及び内部電極ペースト２２を互いに圧着させる。このようにして、グリーンシート２０と内部電極ペースト２２とが交互に積層された積層体２６が作製される。

そしてこの積層体２６を、１個のコンデンサに対応する矩形領域２４ごとに切断してチップ化する（図３（ｃ）参照）。その後、チップ化した積層体２６を例えば１２００℃程度で焼成することにより、グリーンシート２１、グリーンシート２０及び内部電極ペースト２２はそれぞれ上述した表層１１、誘電体層１２及び内部電極層１４になり、積層体２６は誘電体層１２と内部電極層１４とが交互に積層されたコンデンサ素体１６になる。さらに、コンデンサ素体１６を水及び研磨媒体を含むバレル内で処理することにより、表面研磨をおこなう。なお、この表面研磨は、積層体２６の段階でおこなってもよい。

最後に、コンデンサ素体１６の端面のうち、積層方向に延在し互いに対向する一対の端面１６ａ，１６ｂを覆うように、外部電極１８を形成して、セラミックコンデンサ１０が完成する（図３（ｄ）参照）。以下、外部電極１８の形成方法について、具体的に説明する。

まず、銅粉末（第１の粉末）と、ニッケル粉末（第２の粉末）と、有機バインダとを含む外部電極用の導電性ペースト（外部電極ペースト）を準備する。ここで、ニッケル粉末の平均粒径は０．２μｍであり、ニッケル粉末の銅粉末に対する重量比は２ｗｔ％である。そして、この外部電極ペーストを、コンデンサ素体１６の端面１６ａ，１６ｂに塗布する。その後、外部電極ペーストを塗布したコンデンサ素体１６に、中性雰囲気中又は還元雰囲気中８００℃での熱処理を施して、外部電極ペーストを焼結させ、外部電極１８を形成する。

その後、外部電極１８の表面１８ａに、銅やニッケル、スズなどのメッキ処理を施す。外部電極１８にこのようなメッキ処理を施すことで、セラミックコンデンサ１０を基板上に実装する際に用いられる半田と外部電極１８との接続信頼性及び濡れ性が向上する。

以上のようにして作製されたセラミックコンデンサ１０について説明する。

上述したように、外部電極ペーストには、銅粉末に加えて、ニッケル粉末が含まれている。このような外部電極ペーストを焼成して得られる外部電極について、図４を参照しつつ説明する。図４は、（ａ）ニッケル粉末が添加されていない電極ペーストを焼成して得られた外部電極の断面写真であり、（ｂ）ニッケル粉末が添加されている電極ペーストを焼成して得られた外部電極の断面写真である。この図４から、外部電極ペーストにニッケルが添加されていない場合（図４（ａ）参照）には、外部電極にはあまり空隙が形成されず、わずかに形成された空隙は銅などの金属成分で囲まれてほぼ密閉されていることがわかる。一方、外部電極ペーストにニッケルが添加されている場合（図４（ｂ）参照）には、外部電極には多くの空隙が形成されて多孔性が高くなっており、空隙はほとんど密閉されていない。すなわち、電極ペーストにニッケルを添加することにより、より多孔質（ポーラス）な外部電極が形成されると考えられる。

発明者らは、高い多孔性を有する外部電極１８について爆ぜが発生するかどうかを調べたところ、このような外部電極では爆ぜが有意に抑制されることがわかった。また、ニッケルの代わりに、コバルトやチタンなど、銅より卑な（イオン化傾向の低い）金属を外部電極ペーストに添加した場合にも、やはり爆ぜが抑制されることがわかった。これは、外部電極ペーストに銅より卑な金属を添加した場合、その金属により銅の過剰な焼結が抑制されて、爆ぜ抑制に有効な程度の多孔性を有する外部電極１８が形成されるためであり、それにより実装時に外部電極１８に塗布されるメッキの水分が空気中に蒸発しやすくなるためであると考えられる。

なお、発明者らがおこなった実験によれば、上述した爆ぜ抑制の効果を発現するには、Ｃｕ粉末に対するニッケル粉末の重量比と、ニッケル粉末の平均粒径とが重要な要素であることがわかった。すなわち、Ｃｕ粉末に対するニッケル粉末の重量比は０．５〜１０ｗｔ％である必要があり、且つニッケル粉末の平均粒径は０．２〜１０μｍである必要がある。なお、Ｃｕ粉末に対するニッケル粉末の重量比が０．５ｗｔ％より小さい場合、又はニッケル粉末の平均粒径が１０μｍより大きい場合には、ニッケルによる銅の焼結抑制が十分におこなわれないため、外部電極の多孔性が低減される。一方、Ｃｕ粉末に対するニッケル粉末の重量比が１０ｗｔ％より大きい場合、又はニッケル粉末の平均粒径が０．２μｍより小さい場合には、ニッケルによる銅の焼結抑制が過剰におこなわれ、外部電極の多孔性が高くなりすぎてしまい、外部電極の強度に悪影響を及ぼす。

以下、実施例により本発明の内容を具体的に説明する。

先ず、実施例１において用いる外部電極ペーストについて説明する。本実施例において用いる外部電極ペーストは、主成分であるＣｕ粉末と、Ｃｕ粉末に対する重量比が２ｗｔ％で平均粒径が０．２μｍであるＮｉ粉末と、有機バインダ、分散剤及び有機溶剤等を混合すると共に、ボールミル又はロールミル等で分散してペースト状にしたものである。そして、この外部電極ペーストを用いて、セラミックコンデンサの外部電極を形成した。Ｃｕ端子電極の焼付けは、中性雰囲気中又は還元雰囲気中８００℃でおこない、試料であるセラミックコンデンサを得た。そして、この試料について、空隙度合、空隙率、爆ぜ不良及び外部電極強度を調べた。また、添加する金属の種類や、Ｃｕ粉末に対する重量比及び平均粒径を変えて、全部で１４種類の試料を用意し、それぞれの試料について空隙度合、空隙率、爆ぜ不良及び外部電極強度を調べた（図５参照）。

ここで「実施例２」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えた試料である。「実施例３」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を１０μｍに代えた試料である。「実施例４」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を０．５ｗｔ％に代えた試料である。「実施例５」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を１ｗｔ％に代えた試料である。「実施例６」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を４ｗｔ％に代えた試料である。「実施例７」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を１０ｗｔ％に代えた試料である。

「実施例８」試料は、「実施例１」試料に用いたＮｉ粉末に代えて、平均粒径が２μｍでＣｕ粉末に対する重量比が２ｗｔ％であるＣｏ粉末を用いた試料である。「実施例９」試料は、「実施例１」試料に用いたＮｉ粉末に代えて、平均粒径が２μｍでＣｕ粉末に対する重量比が２ｗｔ％であるＴｉ粉末を用いた試料である。

また、比較のために、「比較例１」試料として、Ｎｉ粉末を添加しない試料を準備した。「比較例２」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を０．０５μｍに代えると共に、Ｃｕ粉末に対する重量比を２ｗｔ％に代えた試料である。「比較例３」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２０μｍに代えると共に、Ｃｕ粉末に対する重量比を２ｗｔ％に代えた試料である。「比較例４」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を０．１ｗｔ％に代えた試料である。「比較例５」試料は、「実施例１」試料に用いたＮｉ粉末の平均粒径を２μｍに代えると共に、Ｃｕ粉末に対する重量比を２０ｗｔ％に代えた試料である。

ここで「空隙度合」とは、端子電極中にある何も充填されていない空間がある度合を示した項目であり、ＳＥＭによる断面観察により測定した。また「空隙率」とは、端子電極の焼結サンプルの体積と重量とに基づいて導き出した密度（実密度）及び端子電極の構成成分の理論密度を用いて下記式（１）から算出した値であり、上記空隙度合を数値化した値である。
α＝（１−ｄ_ｒ／ｄ_ｔ）・１００ ・・・（１）
ここで、αは空隙率、ｄ_ｒは実密度、ｄ_ｔは理論密度である。

図６は本実施例において用いた強度測定に用いる基板を示した概略平面図である。すなわち、ガラス布基材エポキシ樹脂製の模擬的な実装基板（１００ｍｍ×４０ｍｍ）３０上には、一軸方向に並んで対向する一対のバンド状銅箔（幅１．０ｍｍ）３２Ａ，３２Ｂが形成されており、この銅箔３２Ａ，３２Ｂの上にはソルダレジスト膜３４が形成されている。なお、各銅箔３２Ａ，３２Ｂの両端部３６ａ，３６ｂ，３８ａ，３８ｂは露出している。そして、両銅箔３２Ａ，３２Ｂの対向する端部３６ａ，３８ａ上に外部電極が位置するように、実装基板３０上に試料（図示せず）が設置される。なお、両銅箔３２Ａ，３２Ｂの離間距離（図中の符号ａ）、試料の設置幅（図中の符号ｂ）及び両銅箔３２Ａ，３２Ｂの対向する端部３６ａ，３８ａの幅（図中の符号ｃ）は、ＪＩＳにおいて規格化されており、例えばＣ３２２５タイプの試料であれば、ａ＝２．２ｍｍ、ｂ＝５．０ｍｍ、ｃ＝２．９ｍｍである。

一方、強度測定に供する試料の外部電極にはメタルマスク（厚さ：０．２５ｍｍ）によりクリーム半田を塗布した。そして、リフロー半田付け方式（ピーク温度：２４０℃）により、基板３０上に試料を実装した。そして、図７に示したような形状の押圧ヘッド４０を用いて、変位速度３０ｍｍ／ｍｉｎの条件で試料４２の略中央部に荷重を加えた。そして、５Ｎの荷重が加えられるまで破壊されない試料を良、破壊された試料を不良と判定した。なお試料の破壊とは、例えば、外部電極４４の一部又は全部が試料本体から剥離した場合などをいう。

図５の表から明らかなように、「実施例１」試料〜「実施例９」試料においては、「爆ぜ不良」及び「外部電極強度」ともに良好な結果を示した。一方、「比較例１」試料、「比較例３」試料及び「比較例４」試料では爆ぜ不良が発生し、「比較例２」試料及び「比較例５」試料では外部電極強度が基準値を満たさなかった。なお、「実施例２」試料及び「実施例６」試料のそれぞれの空隙率は、３４．０６％、３８．８５％であった。また「比較例１」の空隙率は、２５．９８％であった。これらの空隙率のデータから、空隙率が約３４〜３９％の外部電極では爆ぜが発生しにくいと考えられる。

本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、セラミック電子部品は、セラミックコンデンサに限定されず、例えば、圧電チップ部品やチップバリスタ部品などの種々の電子部品であってもよい。

Claims (6)

1. 誘電体層と電極層とが交互に積層されたセラミック素子と、前記セラミック素子の前記電極層が露出する端面に形成された外部電極とを備えるセラミック電子部品の作製に適用され、
   前記セラミック素子の前記端面に、Ｃｕで構成される第１の粉末とＣｕより卑な金属で構成される第２の粉末とを含む外部電極ペーストを塗布するステップと、
   前記外部電極ペーストが塗布された前記セラミック素子を焼成するステップとを備え、
   前記第１の粉末に対する前記第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ前記第２の粉末の平均粒径が０．２〜１０μｍである、セラミック電子部品の製造方法。
2. 前記第２の粉末を構成する前記Ｃｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属である、請求項１に記載のセラミック電子部品の製造方法。
3. 誘電体層と電極層とが交互に積層されたセラミック素子の、前記電極層が露出する端面に、Ｃｕで構成される第１の粉末とＣｕより卑な金属で構成される第２の粉末とを含む外部電極ペーストが塗布され、該外部電極ペーストが塗布された前記セラミック素子を焼成して得られるセラミック電子部品であって、
   前記第１の粉末に対する前記第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ前記第２の粉末の平均粒径が０．２〜１０μｍである、セラミック電子部品。
4. 前記第２の粉末を構成する前記Ｃｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属である、請求項３に記載のセラミック電子部品。
5. バインダと、Ｃｕで構成される第１の粉末と、Ｃｕより卑な金属で構成される第２の粉末とを備え、
   前記第１の粉末に対する前記第２の粉末の重量比が０．５〜１０ｗｔ％であり、且つ前記第２の粉末の平均粒径が０．２〜１０μｍである、電極ペースト。
6. 前記第２の粉末を構成する前記Ｃｕより卑な金属が、ニッケル、コバルト及びチタンのうちの少なくとも１種の金属である、請求項５に記載の電極ペースト。

Images