KR20060085683A - 전극 페이스트, 세라믹 전자부품 및 그 제조방법 - Google Patents

전극 페이스트, 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR20060085683A
KR20060085683A KR1020067006889A KR20067006889A KR20060085683A KR 20060085683 A KR20060085683 A KR 20060085683A KR 1020067006889 A KR1020067006889 A KR 1020067006889A KR 20067006889 A KR20067006889 A KR 20067006889A KR 20060085683 A KR20060085683 A KR 20060085683A
Authority
KR
South Korea
Prior art keywords
powder
external electrode
electrode paste
ceramic
sample
Prior art date
Application number
KR1020067006889A
Other languages
English (en)
Other versions
KR100866478B1 (ko
Inventor
오사무 히로세
테츠지 마루노
아키라 사사키
신타로 콘
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060085683A publication Critical patent/KR20060085683A/ko
Application granted granted Critical
Publication of KR100866478B1 publication Critical patent/KR100866478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 터짐의 발생을 억제하는 것이 가능한 전극 페이스트, 세라믹 전자부품 및 그 제조방법을 제공한다.
본 발명에 관계되는 세라믹 콘덴서(10)의 제조방법은 유전체층(12)과 내부 전극층(14)이 교대로 적층된 콘덴서 소체(16)와, 콘덴서 소체(16)의 내부 전극층(12)이 노출되는 끝면(16a)에 형성된 외부 전극(18)을 구비하는 세라믹 콘덴서(10)의 제작에 적용되고, 콘덴서 소체(16)의 끝면(16a)에, Cu 분말과 NiCu보다 비한 Ni로 구성되는 Ni 분말을 포함하는 외부 전극 페이스트를 도포하는 단계와, 외부 전극 페이스트가 도포된 콘덴서 소체(16)를 소성하는 단계를 구비하고, Cu 분말에 대한 Ni 분말의 중량비가 0.5 내지 10중량%이고, 또한 Ni 분말의 평균 입경이 0.2 내지 10㎛인 것을 특징으로 하기 때문에, 터짐의 발생을 억제할 수 있다.
세라믹 콘덴서, 외부 전극 페이스트, 터짐

Description

전극 페이스트, 세라믹 전자부품 및 그 제조방법{Electrode paste, ceramic electronic component and method for producing same}
본 발명은 전극 페이스트, 세라믹 전자부품 및 그 제조방법에 관한 것이다.
종래, 적층 세라믹 콘덴서 등의 세라믹 전자부품의 제작에는 유전체층을 구성하는 세라믹 유전체의 분말로 이루어지는 층과, 내부 전극층을 구성하는 내부 전극 페이스트로 이루어지는 층을 교대로 복수층 겹친 적층체를 형성하고, 이 적층체를 소성한 후, 외부 전극을 설치한다고 하는 방법이 채용되었다.
여기에서 유전체층의 형성에는 세라믹 유전체 분말과 유기 바인더 및 유기용제 등을 혼합하여 슬러리화한 유전체 페이스트를 닥터 블레이드법 등의 방법으로 시트형으로 하여, 적절하게 건조하여 제작된 세라믹 성형체가 사용된다. 또한, 내부 전극층의 형성에 사용되는 내부 전극 페이스트는 니켈 등의 금속 분말을 유기 바인더 및 유기용제 등에 분산시켜 페이스트형으로 한 것이다. 그리고 상술한 적층체는 통상, 내부 전극 페이스트를 시트형의 세라믹 성형체 표면에 스크린 인쇄하여, 내부 전극 페이스트에 포함되는 유기용제를 건조시킨 후, 이 성형체를 복수장 겹쳐 가압 성형하여 제작된다.
이 적층체를 칩화하는 동시에 소성하는 것으로, 세라믹 소자가 형성된다. 그 리고, 이 세라믹 소자의 끝면 중, 내부 전극층이 노출되어 있는 끝면에 외부 전극이 설치된다. 이 외부 전극의 형성에는 동 등의 금속 분말을 바인더(binder) 및 용제 등에 분산시켜 페이스트형으로 한 외부 전극 페이스트가 사용된다. 즉, 세라믹 소자의 끝면에 이 외부 전극 페이스트를 도포한 후, 외부 전극 페이스트가 도포된 세라믹 소자를 소성하여, 외부 전극 페이스트 내의 금속 분말을 소결시키는 것으로, 다공질의 소결체인 외부 전극을 형성한다. 또, 이러한 외부 전극은 예를 들면 하기 특허문헌1 내지 특허문헌5 등에 있어서 개시되어 있다.
일반적으로, 세라믹 전자부품을 기판 등에 땜납 실장히기 이전에는 접속 신뢰성이나 습윤성의 향상을 위해서, 외부 전극의 표면에 동이나 니켈, 주석 등의 도금처리를 실시한다.
특허문헌1 : 일본 공개특허공보 제(평)5-275272호
특허문헌2 : 일본 공개특허공보 제(평)8-306580호
특허문헌3 : 일본 공개특허공보 2002-198253호
특허문헌4 : 일본 공개특허공보 제(평)7-335477호
특허문헌5 : 일본 공개특허공보 제(평)10-144559호
발명이 해결하고자 하는 과제
그렇지만, 상술한 종래의 세라믹 전자부품에는 다음과 같은 과제가 존재하였다. 즉, 외부 전극의 공극에 도금 중의 수분이 스며드는 경우가 있고, 이 스며든 수분에 의해, 세라믹 전자부품의 실장시에 「터짐」이 발생한다고 하는 문제가 있었다. 이 「터짐」은 외부 전극이 실장시에 가열되었을 때에, 외부 전극의 공극에 스며든 수분이 증발하여, 그 증기압으로 땜납이 터지는 현상이다. 이와 같이 터짐이 발생한 경우, 터진 땜납이, 세라믹 전자부품이나 그 밖의 실장부품, 프린트 배선에 부착되는 사태가 생겨, 쇼트(short) 불량 등이 발생하여 버린다고 하는 불량이 있었다.
본 발명은 상술한 과제를 해결하기 위해서 이루어진 것으로, 터짐의 발생을 억제하는 것이 가능한 전극 페이스트, 세라믹 전자부품 및 그 제조방법을 제공하는 것을 목적으로 한다.
과제를 해결하기 위한 수단
본 발명에 관계되는 세라믹 전자부품의 제조방법은 유전체층과 전극층이 교대로 적층된 세라믹 소자와, 세라믹 소자의 전극층이 노출되는 끝면에 형성된 외부 전극을 구비하는 세라믹 전자부품의 제작에 적용되고, 세라믹 소자의 끝면에, Cu로 구성되는 제 1 분말과 Cu보다 비(卑)한 금속으로 구성되는 제 2 분말을 포함하는 외부 전극 페이스트를 도포하는 단계와, 외부 전극 페이스트가 도포된 세라믹 소자를 소성하는 단계를 구비하고, 제 1 분말에 대한 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 제 2 분말의 평균 입경이 0.2 내지 10㎛인 것을 특징으로 한다.
이 세라믹 전자부품의 제조방법에 있어서, 외부 전극 페이스트에는 Cu로 구성되는 제 1 분말에 덧붙여, Cu보다도 비한 금속으로 구성되는 제 2 분말이 포함되어 있다. 발명자 등은 예의 연구한 끝에, Cu보다 비한 금속으로 이루어지는, 소정범위의 입경을 갖는 제 2 분말을 소정량만 포함하는 외부 전극 페이스트를 세라믹 소자에 도포하여, 세라믹 전자부품을 제작한 경우, 세라믹 전자부품의 외부 전극이 충분한 강도를 유지한 채로, 터짐의 발생을 유의하게 억제할 수 있는 것을 새롭게 발견하였다.
또한 제 2 분말을 구성하는 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인 것이 바람직하다.
본 발명에 관계되는 세라믹 전자부품은 유전체층과 전극층이 교대로 적층된 세라믹 소자의, 전극층이 노출되는 끝면에, Cu로 구성되는 제 1 분말과 Cu보다 비한 금속으로 구성되는 제 2 분말을 포함하는 외부 전극 페이스트가 도포되고, 상기 외부 전극 페이스트가 도포된 세라믹 소자를 소성하여 얻어지는 세라믹 전자부품으로, 제 1 분말에 대한 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 제 2 분말의 평균 입경이 0.2 내지 10㎛인 것을 특징으로 한다.
이 세라믹 전자부품을 제작하는 데에 있어서 사용한 외부 전극 페이스트에는 Cu로 구성되는 제 1 분말에 덧붙여, Cu보다도 비한 금속으로 구성되는 제 2 분말이 포함되어 있다. 발명자 등은 예의 연구한 끝에, Cu보다 비한 금속으로 이루어지는, 소정범위의 입경을 갖는 제 2 분말을 소정량만 포함하는 외부 전극 페이스트를 세라믹 소자에 도포하여 제작된 세라믹 전자부품에 있어서는 외부 전극이 충분한 강도를 유지한 채로, 터짐의 발생이 유의하게 억제되어 있는 것을 새롭게 발견하였다.
또한 제 2 분말을 구성하는 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인 것이 바람직하다.
본 발명에 관계되는 전극 페이스트는 바인더와, Cu로 구성되는 평균 입경 20㎛ 미만의 제 1 분말과, Cu보다 비한 금속으로 구성되는 제 2 분말을 구비하고, 제 1 분말에 대한 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 제 2 분말의 평균 입경이 0.2 내지 10㎛인 것을 특징으로 한다.
이 전극 페이스트에는 Cu로 구성되는 제 1 분말에 덧붙여, Cu보다도 비한 금속으로 구성되는 제 2 분말이 포함되어 있다. 발명자 등은 예의 연구한 끝에, 이러한 전극 페이스트를, 예를 들면 세라믹 전자부품의 제작에 사용하는 외부 전극 페이스트로서 사용하는 것으로, 충분한 강도를 갖고, 또한 터짐의 발생이 유의하게 억제된 외부 전극을 제작할 수 있는 것을 새롭게 발견하였다.
또한 제 2 분말을 구성하는 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인 것이 바람직하다.
발명의 효과
본 발명에 의하면, 터짐의 발생을 억제하는 것이 가능한 전극 페이스트, 세라믹 전자부품 및 그 제조방법이 제공된다.
도 1은 본 발명의 실시형태에 관계되는 세라믹 콘덴서의 개략 단면도.
도 2는 그린 시트의 인쇄 패턴을 도시한 부분 확대도.
도 3은 세라믹 콘덴서를 제작하는 순서를 도시하는 도면.
도 4a는 니켈 분말이 첨가되어 있지 않은 전극 페이스트를 소성하여 얻어진 외부 전극의 단면 사진이고, 도 4b는 니켈 분말이 첨가되어 있는 전극 페이스트를 소성하여 얻어진 외부 전극의 단면 사진.
도 5는 본 발명이 실시예에 따른 실험결과를 도시한 표.
도 6은 실시예에 따른 강도 측정에 사용한 기판을 도시한 개략 평면도.
도 7은 실시예에 강도 측정 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
10 : 세라믹 콘덴서
11 : 표층
12 : 유전체층
14 : 내부 전극층
16 : 콘덴서 소체
18 : 외부 전극
18a : 외부 전극 표면
20, 21 : 그린 시트
20a : 표면
22 : 내부 전극 페이스트
26 : 적층체
발명을 실시하기 위한 최선의 형태
이하, 첨부 도면을 참조하여 본 발명에 관계되는 전극 페이스트, 세라믹 전자부품 및 그 제조방법을 실시하는 데 있어서 최선이라고 생각되는 형태에 관해서 상세하게 설명한다. 또, 동일 또는 동등한 요소에 관해서는 동일한 부호를 붙이고, 설명이 중복되는 경우에는 그 설명을 생략한다.
도 1에, 본 발명의 실시형태에 관계되는 세라믹 콘덴서의 개략 단면도를 도시한다. 도 1에 도시하는 바와 같이, 세라믹 전자부품의 일종인 세라믹 콘덴서(10)는 최외층인 2층의 표층(11)과, 표층(11)의 사이에 있는 약 300층의 유전체층(12)과, 상하에 배치된 유전체층(12)의 각각의 사이에 개재하는 내부 전극층(14)을 갖는 육면체 형상의 콘덴서 소체(16; 세라믹 소자)를 구비하고 있다. 즉, 콘덴서 소체(16)는 약 600층의 적층 구조를 갖고 있고, 유전체층(12)과 내부 전극층(14)이 교대로 적층되어 있다. 또한, 콘덴서 소체(16)의 끝면 중, 콘덴서 소체(16)의 두께 방향으로 연재하여, 서로 대향하는 한 쌍의 끝면(16a, 16b) 각각에는 그 끝면(16a, 16b)의 전체 영역을 덮도록 한 쌍의 외부 전극(18, 18)이 설치되어 있다.
또, 상하에 배치된 내부 전극층(14)끼리는 유전체층(12)에 의해 서로 전기적으로 절연되어 있고, 또한, 서로 다른 한쪽의 외부 전극(18)에 접속되어 있다. 따라서, 한 쌍의 외부 전극(18, 18)간에 소정의 전압을 인가한 경우에는 상하로 대향하는 내부 전극층(14)의 사이에는 전하가 축적된다. 또, 이 세라믹 콘덴서(10)의 정전용량은 상하로 대향하는 내부 전극층(14)의 대향하는 면적의 크기에 비례한다.
표층(11) 및 유전체층(12)은 모두 BaTiO3를 주성분으로 하는 층이고, 각 표층(11)의 두께는 약 50㎛, 각 유전체층(12)의 두께는 약 1 내지 4㎛이다. 이들 표층(11) 및 유전체층(12)은 후술하는 그린 시트(세라믹 성형체)를 소성하여 형성된 다. 또한 내부 전극층(14)은 Ni를 주성분으로서 함유하는 금속층이고, 그 두께는 약 1㎛이다. 각 외부 전극(18)은 금속 중에서도 높은 도전성을 갖는 Cu를 주성분으로 하는 다공질체이고, 그 표면(18a)의 산술 평균 거칠기는 약 1㎛이다.
이하, 상술한 세라믹 콘덴서(10)를 제작하는 방법에 관해서, 도 2 및 도 3을 참조하면서 설명한다. 여기에서, 도 2는 그린 시트의 인쇄 패턴을 도시한 부분 확대도이고, 도 3은 세라믹 콘덴서를 제작하는 순서를 도시한 도면이다.
세라믹 콘덴서(10)를 제작하는 데 있어서, 도 2에 도시하는 바와 같이, 우선 BaTiO3계의 유전체 그린 시트(20)를 준비한다. 이 그린 시트(20)는 BaTiO3 분말과 유기 바인더를 혼합하여 슬러리화한 유전체 페이스트를 닥터 블레이드법으로 시트형으로 한 것이다. 또한, 그린 시트(20)보다도 두께가 두껍고, 표층(11)이 되는 그린 시트(21)를 2장 준비한다.
그리고, 그린 시트(20)의 표면(20a)에, 스크린 인쇄법에 의해 소정 패턴의 내부 전극 페이스트(22)를 도포하여 건조시킨다. 즉, 그린 시트 표면(20a)의, 1개의 콘덴서에 대응하는 직사각형영역(24) 중 3변의 테두리영역 이외의 영역에, 내부 전극 페이스트(22)가 도포된다(도 2 참조). 이 내부 전극 페이스트(22)는 니켈 분말을 유기 바인더 및 유기용제에 분산시켜 페이스트형으로 한 것이다. 유기 바인더에는 공지의 것을 이용 가능하고, 예를 들면 셀룰로스계 수지, 에폭시 수지, 아릴 수지, 아크릴 수지, 페놀-포름알데히드 수지, 불포화 폴리에스테르 수지, 폴리카보네이트 수지, 폴리아미드 수지, 폴리이미드 수지, 알키드 수지, 로진에스테르 등의 바인더를 사용할 수 있다. 또한 유기용제도, 공지의 것을 이용 가능하고, 예를 들면 부틸카르비톨, 부틸카르비톨아세테이트, 텔레핀유, α-테레비네올, 에틸셀로솔브, 부틸프탈레이트 등의 용제를 사용할 수 있다.
또한, 이 내부 전극 페이스트(22)에는 공재(共材)로서 BaTiO3 분말이 첨가되어 있다. BaTiO3 분말은 유전체층(12(및 그린 시트(20))의 주성분인 BaTiO3가 같기 때문에, 내부 전극 페이스트(22)에 대한 BaTiO3 분말의 첨가에 의해, 내부 전극 페이스트(22)와 그린 시트(20)의 사이에서의 수축률 및 소결 개시온도의 상위가 유의하게 완화된다.
그리고, 이상과 같은 내부 전극 페이스트(22)가 도포된 그린 시트(20)를, 내부 전극 페이스트(22)가 위가 되도록 하여 그린 시트(21)상에 적층한다(도 3a 참조). 또한, 같은 제법으로 제작된 약 300장의 그린 시트(20)를, 내부 전극 페이스트(22)의 위치가 교대로 변하도록 순차 적층한다(도 3b 참조). 그리고, 적층된 그린 시트(20)상에 아무것도 도포되어 있지 않은 그린 시트(21)를 씌우는 동시에, 적층방향으로부터 가압하여, 인접하는 그린 시트(21), 그린 시트(20) 및 내부 전극 페이스트(22)를 서로 압착시킨다. 이렇게 하여, 그린 시트(20)와 내부 전극 페이스트(22)가 교대로 적층된 적층체(26)가 제작된다.
그리고 이 적층체(26)를, 1개의 콘덴서에 대응하는 직사각형영역(24)마다 절단하여 칩화한다(도 3(c) 참조). 그 후, 칩화한 적층체(26)를 예를 들면 1200℃ 정도로 소성함으로써, 그린 시트(21), 그린 시트(20) 및 내부 전극 페이스트(22)는 각각 상술한 표층(11), 유전체층(12) 및 내부 전극층(14)이 되고, 적층체(26)는 유전체층(12)과 내부 전극층(14)이 교대로 적층된 콘덴서 소체(16)가 된다. 또, 콘덴서 소체(16)를 물 및 연마매체를 포함하는 배럴(barrel) 내에서 처리함으로써, 표면연마를 한다. 또, 이 표면연마는 적층체(26)의 단계에서 행하여도 좋다.
마지막으로, 콘덴서 소체(16)의 끝면 중, 적층방향으로 연재하여 서로 대향하는 한 쌍의 끝면(16a, 16b)을 덮도록, 외부 전극(18)을 형성하여, 세라믹 콘덴서(10)가 완성된다(도 3(d) 참조). 이하, 외부 전극(18)의 형성방법에 관해서, 구체적으로 설명한다.
우선, 동 분말(제 1 분말)과, 니켈 분말(제 2 분말)과, 유기 바인더를 포함하는 외부 전극용 도전성 페이스트(외부 전극 페이스트)를 준비한다. 여기에서, 니켈 분말의 평균 입경은 0.2㎛이고, 니켈 분말의 동 분말에 대한 중량비는 2중량%이다. 그리고, 이 외부 전극 페이스트를, 콘덴서 소체(16)의 끝면(16a, 16b)에 도포한다. 그 후, 외부 전극 페이스트를 도포한 콘덴서 소체(16)에, 중성 분위기 중 또는 환원 분위기 중 800℃에서의 열처리를 실시하여, 외부 전극 페이스트를 소결시켜, 외부 전극(18)을 형성한다.
그 후, 외부 전극(18)의 표면(18a)에, 동이나 니켈, 주석 등의 도금처리를 실시한다. 외부 전극(18)에 이러한 도금처리를 실시하는 것으로, 세라믹 콘덴서(10)를 기판상에 실장할 때에 사용되는 땜납과 외부 전극(18)의 접속 신뢰성 및 습윤성이 향상된다.
이상과 같이 하여 제작된 세라믹 콘덴서(10)에 관해서 설명한다.
상술한 바와 같이, 외부 전극 페이스트에는 동 분말에 덧붙여, 니켈 분말이 포함되어 있다. 이러한 외부 전극 페이스트를 소성하여 얻어지는 외부 전극에 관해서, 도 4를 참조하면서 설명한다. 도 4는 (a) 니켈 분말이 첨가되어 있지 않은 전극 페이스트를 소성하여 얻어진 외부 전극의 단면 사진이고, (b) 니켈 분말이 첨가되어 있는 전극 페이스트를 소성하여 얻어진 외부 전극의 단면 사진이다. 이 도 4로부터, 외부 전극 페이스트에 니켈이 첨가되어 있지 않은 경우(도 4a 참조)에는 외부 전극에는 그다지 공극이 형성되지 않고, 약간 형성된 공극은 동등한 금속성분으로 둘러싸여 거의 밀폐되어 있는 것을 알 수 있다. 한편, 외부 전극 페이스트에 니켈이 첨가되어 있는 경우(도 4b 참조)에는 외부 전극에는 많은 공극이 형성되어 다공성이 높아져 있고, 공극은 거의 밀폐되어 있지 않다. 즉, 전극 페이스트에 니켈을 첨가함으로써, 더욱 다공질(포러스(porous))의 외부 전극이 형성된다고 생각된다.
발명자 등은 높은 다공성을 갖는 외부 전극(18)에 대해서 터짐이 발생하는지의 여부를 조사한 바, 이러한 외부 전극에서는 터짐이 유의하게 억제되는 것을 알 수 있었다. 또한, 니켈 대신에, 코발트나 티타늄 등, 동보다 비(卑)한(이온화 경향이 낮은) 금속을 외부 전극 페이스트에 첨가한 경우에도, 역시 터짐이 억제되는 것을 알 수 있었다. 이것은 외부 전극 페이스트에 동보다 비한 금속을 첨가한 경우, 그 금속에 의해 동의 지나친 소결이 억제되어, 터짐 억제에 유효한 정도의 다공성을 갖는 외부 전극(18)이 형성되기 때문이며, 이것에 의하여 실장시에 외부 전극(18)에 도포되는 도금의 수분이 공기 중에 증발되기 쉬워지기 때문이라고 생각된 다.
또, 발명자 등이 한 실험에 의하면, 상술한 터짐 억제의 효과를 발현하기 위해서는 Cu 분말에 대한 니켈 분말의 중량비와, 니켈 분말의 평균 입경이 중요한 요소인 것을 알 수 있었다. 즉, Cu 분말에 대한 니켈 분말의 중량비는 0.5 내지 10중량%일 필요가 있고, 또한 니켈 분말의 평균 입경은 0.2 내지 10㎛일 필요가 있다. 또, Cu 분말에 대한 니켈 분말의 중량비가 0.5 중량%보다 작은 경우, 또는 니켈 분말의 평균 입경이 10㎛보다 큰 경우에는 니켈에 의한 동의 소결 억제가 충분히 행하여지지 않기 때문에, 외부 전극의 다공성이 저감된다. 한편, Cu 분말에 대한 니켈 분말의 중량비가 10중량%보다 큰 경우, 또는 니켈 분말의 평균 입경이 0.2㎛보다 작은 경우에는 니켈에 의한 동의 소결 억제가 과잉으로 행하여지고, 외부 전극의 다공성이 지나치게 높아져, 외부 전극의 강도에 악영향을 미친다.
실시예
이하, 실시예에 의해 본 발명의 내용을 구체적으로 설명한다.
우선, 실시예 1에 있어서 사용하는 외부 전극 페이스트에 관해서 설명한다. 본 실시예에 있어서 사용하는 외부 전극 페이스트는 주성분인 Cu 분말과, Cu 분말에 대한 중량비가 2중량%이고 평균 입경이 0.2㎛인 Ni 분말과, 유기 바인더, 분산제 및 유기용제 등을 혼합하는 동시에, 볼 밀 또는 롤 밀 등으로 분산하여 페이스트형으로 한 것이다. 그리고, 이 외부 전극 페이스트를 사용하여, 세라믹 콘덴서의 외부 전극을 형성하였다. Cu 단자 전극의 베이킹은 중성 분위기 중 또는 환원 분위기 중 800℃로 하여, 시료인 세라믹 콘덴서를 얻었다. 그리고, 이 시료에 관해서, 공극 정도, 공극율, 터짐 불량 및 외부 전극 강도를 조사하였다. 또한, 첨가하는 금속의 종류나, Cu 분말에 대한 중량비 및 평균 입경을 바꾸어, 전부 14종류의 시료를 준비하여, 각각의 시료에 관해서 공극 정도, 공극율, 터짐 불량 및 외부 전극 강도를 조사하였다(도 5 참조).
여기에서 「실시예 2」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾼 시료이다. 「실시예 3」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 10㎛로 바꾼 시료이다. 「실시예 4」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 0.5 중량%로 바꾼 시료이다. 「실시예 5」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 1 중량%로 바꾼 시료이다. 「실시예 6」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 4 중량%로 바꾼 시료이다. 「실시예 7」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 10중량%로 바꾼 시료이다.
「실시예 8」 시료는 「실시예 1」 시료에 사용한 Ni 분말 대신에, 평균 입경이 2㎛이고 Cu 분말에 대한 중량비가 2중량%인 Co 분말을 사용한 시료이다. 「실시예 9」 시료는 「실시예 1」 시료에 사용한 Ni 분말 대신에, 평균 입경이 2㎛이고 Cu 분말에 대한 중량비가 2중량%인 Ti 분말을 사용한 시료이다.
또한, 비교를 위해서, 「비교예 1」 시료로서, Ni 분말을 첨가하지 않은 시료를 준비하였다. 「비교예 2」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평 균 입경을 0.05㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 2중량%로 바꾼 시료이다. 「비교예 3」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 20㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 2중량%로 바꾼 시료이다. 「비교예 4」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 0.1 중량%로 바꾼 시료이다. 「비교예 5」 시료는 「실시예 1」 시료에 사용한 Ni 분말의 평균 입경을 2㎛로 바꾸는 동시에, Cu 분말에 대한 중량비를 20 중량%로 바꾼 시료이다.
여기에서 「공극 정도」는 단자 전극 중에 있는 아무것도 충전되어 있지 않은 공간이 있는 정도를 나타낸 항목이고, SEM에 의한 단면관찰에 의해 측정하였다. 또한 「공극율」은 단자 전극의 소결 샘플의 부피와 중량에 기초하여 도출한 밀도(실밀도) 및 단자 전극의 구성성분의 이론밀도를 사용하여 하기 식 (1)로부터 산출한 값이고, 상기 공극 정도를 수치화한 값이다.
α=(1-dr/dt)·100 ···(1)
여기에서, α는 공극율, dr은 실밀도, dt는 이론밀도이다.
도 6은 본 실시예에 있어서 사용한 강도 측정에 사용하는 기판을 도시한 개략 평면도이다. 즉, 유리포 기재(基材) 에폭시 수지제의 모의적인 실장기판(30; 100mm×40mm)상에는 1축 방향으로 나열하여 대향하는 한 쌍의 밴드상 구리 호일(32A, 32B; 폭 1.0mm)이 형성되어 있고, 이 구리 호일(32A, 32B)의 위에는 솔더레지스트막(34)이 형성되어 있다. 또, 각 구리 호일(32A, 32B)의 양 끝부(36a, 36b, 38a, 38b)는 노출되어 있다. 그리고, 양 구리 호일(32A, 32B)의 대향하는 끝부(36a, 38a)상에 외부 전극이 위치하도록, 실장기판(30)상에 시료(도시하지 않음)가 설치된다. 또, 양 구리 호일(32A, 32B)의 이격거리(도면 중의 부호a), 시료의 설치폭(도면 중의 부호b) 및 양 구리 호일(32A, 32B)의 대향하는 끝부(36a, 38a)의 폭(도면 중의 부호 c)은 JIS에서 규격화되어 있고, 예를 들면 C3225 타입의 시료이면, a=2.2mm, b=5.0mm, c=2.9mm이다.
한편, 강도 측정에 제공하는 시료의 외부 전극에는 메탈마스크(두께: 0.25mm)에 의해 크림 땜납을 도포하였다. 그리고, 리플로 납땜 방식(피크온도: 240℃)에 의해, 기판(30)상에 시료를 실장하였다. 그리고, 도 7에 도시한 바와 같은 형상의 가압 헤드(40)를 사용하여, 변위 속도 30mm/min의 조건으로 시료(42)의 대략 중앙부에 하중을 가하였다. 그리고, 5N의 하중이 가해질 때까지 파괴되지 않은 시료를 우량, 파괴된 시료를 불량이라고 판정하였다. 또 시료의 파괴는, 예를 들면, 외부 전극(44)의 일부 또는 전부가 시료 본체로부터 박리한 경우 등을 말한다.
도 5의 표로부터 분명한 바와 같이, 「실시예 1」 시료 내지 「실시예 9」 시료에 있어서는 「터짐 불량」 및 「외부 전극 강도」 모두 양호한 결과를 나타 내었다. 한편, 「비교예 1」 시료, 「비교예 3」 시료 및 「비교예 4」 시료에서는 터짐 불량이 발생하고, 「비교예 2」 시료 및 「비교예 5」 시료에서는 외부 전극 강도가 기준치를 만족시키지 않았다. 또, 「실시예 2」 시료 및 「실시예 6」 시료의 각각의 공극율은 34.06%, 38.85%이었다. 또한 「비교예 1」의 공극율은 25.98% 이었다. 이들의 공극율의 데이터로부터, 공극율이 약 34 내지 39%인 외부 전극에서 는 터짐이 발생하기 어렵다고 생각된다.
본 발명은 상기 실시형태에 한정되는 것이 아니라, 여러 가지의 변형이 가능하다. 예를 들면, 세라믹 전자부품은 세라믹 콘덴서에 한정되지 않고, 예를 들면, 압전칩부품이나 칩 배리스터부품 등의 여러가지의 전자부품이어도 좋다.

Claims (6)

  1. 유전체층과 전극층이 교대로 적층된 세라믹 소자와, 상기 세라믹 소자의 상기 전극층이 노출되는 끝면에 형성된 외부 전극을 구비하는 세라믹 전자부품의 제작에 적용되고,
    상기 세라믹 소자의 상기 단면에, Cu로 구성되는 제 1 분말과 Cu보다 비(卑)한 금속으로 구성되는 제 2 분말을 포함하는 외부 전극 페이스트를 도포하는 단계와,
    상기 외부 전극 페이스트가 도포된 상기 세라믹 소자를 소성하는 단계를 구비하고,
    상기 제 1 분말에 대한 상기 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 상기 제 2 분말의 평균 입경이 0.2 내지 10㎛인, 세라믹 전자부품의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 분말을 구성하는 상기 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인, 세라믹 전자부품의 제조방법.
  3. 유전체층과 전극층이 교대로 적층된 세라믹 소자의, 상기 전극층이 노출되는 끝면에, Cu로 구성되는 제 1 분말과 Cu보다 비한 금속으로 구성되는 제 2 분말 을 포함하는 외부 전극 페이스트가 도포되고, 상기 외부 전극 페이스트가 도포된 상기 세라믹 소자를 소성하여 얻어지는 세라믹 전자부품으로,
    상기 제 1 분말에 대한 상기 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 상기 제 2 분말의 평균 입경이 0.2 내지 10㎛인, 세라믹 전자부품.
  4. 제 3 항에 있어서,
    상기 제 2 분말을 구성하는 상기 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인, 세라믹 전자부품.
  5. 바인더와, Cu로 구성되는 제 1 분말과, Cu보다 비한 금속으로 구성되는 제 2 분말을 구비하고,
    상기 제 1 분말에 대한 상기 제 2 분말의 중량비가 0.5 내지 10중량%이고, 또한 상기 제 2 분말의 평균 입경이 0.2 내지 10㎛인, 전극 페이스트.
  6. 제 5 항에 있어서,
    상기 제 2 분말을 구성하는 상기 Cu보다 비한 금속이, 니켈, 코발트 및 티타늄 중 적어도 1종의 금속인, 전극 페이스트.
KR1020067006889A 2003-10-08 2004-10-06 세라믹 전자부품 및 그 제조방법 KR100866478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00349766 2003-10-08
JP2003349766 2003-10-08

Publications (2)

Publication Number Publication Date
KR20060085683A true KR20060085683A (ko) 2006-07-27
KR100866478B1 KR100866478B1 (ko) 2008-11-03

Family

ID=34431017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006889A KR100866478B1 (ko) 2003-10-08 2004-10-06 세라믹 전자부품 및 그 제조방법

Country Status (5)

Country Link
JP (1) JPWO2005036571A1 (ko)
KR (1) KR100866478B1 (ko)
CN (1) CN1849678A (ko)
TW (1) TWI245298B (ko)
WO (1) WO2005036571A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248752B2 (en) 2009-12-30 2012-08-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20150080739A (ko) * 2014-01-02 2015-07-10 삼성전기주식회사 외부전극용 도전성 페이스트, 칩형 전자부품 및 그 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650007B2 (ja) * 2005-02-01 2011-03-16 株式会社村田製作所 積層コンデンサ
JP4577325B2 (ja) * 2007-03-29 2010-11-10 Ｔｄｋ株式会社 貫通型積層コンデンサ
JP5099609B2 (ja) * 2009-01-28 2012-12-19 株式会社村田製作所 積層型電子部品
KR20110067509A (ko) * 2009-12-14 2011-06-22 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
US9779874B2 (en) * 2011-07-08 2017-10-03 Kemet Electronics Corporation Sintering of high temperature conductive and resistive pastes onto temperature sensitive and atmospheric sensitive materials
KR101288151B1 (ko) * 2011-11-25 2013-07-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
EP2824682A4 (en) 2012-03-05 2015-09-23 Murata Manufacturing Co ELECTRONIC COMPONENT
WO2013132966A1 (ja) * 2012-03-05 2013-09-12 株式会社村田製作所 電子部品および電子部品と接合対象物との接合構造体の形成方法
KR20150041490A (ko) * 2013-10-08 2015-04-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60240116A (ja) * 1984-05-14 1985-11-29 京セラ株式会社 積層型磁器コンデンサ
JPH05275272A (ja) * 1991-03-19 1993-10-22 Nippon Steel Corp 電子セラミック部品の端子電極形成方法
JPH07335477A (ja) * 1994-06-15 1995-12-22 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP3082154B2 (ja) * 1994-07-26 2000-08-28 太陽誘電株式会社 セラミック電子部品用焼付型導電性ペースト及びセラミック電子部品
JPH08306580A (ja) * 1995-05-11 1996-11-22 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JPH10144559A (ja) 1996-11-05 1998-05-29 Matsushita Electric Ind Co Ltd 端子電極ペースト、積層電子部品、およびその製造方法
JP2002198253A (ja) * 2000-12-27 2002-07-12 Kyocera Corp セラミック電子部品及び導電性ペースト

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248752B2 (en) 2009-12-30 2012-08-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20150080739A (ko) * 2014-01-02 2015-07-10 삼성전기주식회사 외부전극용 도전성 페이스트, 칩형 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
JPWO2005036571A1 (ja) 2007-11-22
TW200525564A (en) 2005-08-01
KR100866478B1 (ko) 2008-11-03
TWI245298B (en) 2005-12-11
WO2005036571A1 (ja) 2005-04-21
CN1849678A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR102145315B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101079546B1 (ko) 적층 세라믹 커패시터
KR101124091B1 (ko) 적층 세라믹 커패시터
KR100908984B1 (ko) 적층세라믹 전자부품
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN111724991B (zh) 层叠陶瓷电容器
JP5156805B2 (ja) 積層セラミックキャパシタ
JP2007036003A (ja) 積層コンデンサ
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
US9818538B2 (en) Multilayer ceramic electronic component and board for mounting thereof
KR101197787B1 (ko) 적층형 세라믹 캐패시터 및 이의 제조방법
KR100866478B1 (ko) 세라믹 전자부품 및 그 제조방법
KR20170042481A (ko) 전자부품
KR20140096818A (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR20190006883A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
KR102018310B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2005159121A (ja) 積層セラミック電子部品
CN111755248B (zh) 层叠陶瓷电容器
JP3939281B2 (ja) 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP4702972B2 (ja) 積層型電子部品およびその製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee