JP2012142411A - セラミック電子部品 - Google Patents

Abstract

【課題】端子電極とセラミック素体との接着性及び端子電極のめっき性に優れたセラミック電子部品を提供すること。
【解決手段】バリスタ素体２０と、バリスタ素体２０の表面２０ａに形成された端子電極１０と、を備えるセラミック電子部品１００であって、端子電極１０が、金属３及びガラス成分１を含有し、バリスタ素体２０及び端子電極１０を横断する断面において、バリスタ素体２０と端子電極１０との境界線上に存在するガラス溜まり１ａの割合が、境界線全体に対して０〜３０％であり、端子電極１０の表面に存在するガラス成分１の面積の割合が、端子電極１０の表面の面積に対して０〜５０％である。
【選択図】図２

Description

本発明は、セラミック電子部品に関する。

バリスタ及びコンデンサ等のセラミック電子部品は、セラミック層、ビアホール電極、及び内部電極を有するセラミック素体と、セラミック素体表面に焼き付けられた端子電極と、を備える。端子電極用材料としては、通常、Ｃｕ等の安価な卑金属フィラー、有機バインダ樹脂及びガラスフリットを混合した導電性ペーストが使用される（下記特許文献１を参照。）。従来は、ガラスフリットを混合した端子電極用材料から形成した端子電極にはガラス成分が含まれるため、端子電極とセラミック素体との接着性が向上する、と考えられていた。

特開２００２−２９８６４３号公報

しかし、従来のペーストをセラミック素体に焼付けて形成した端子電極では、ガラス成分が端子電極と内部電極との界面や端子電極の外表面に偏在する傾向があり、端子電極の接着性やめっき性が劣化する。特に、ペースト中のガラスフリットの分散性が悪く、ガラスフリットの分布が不均一である場合、このような傾向が顕著となる。本発明者らは、端子電極中のガラス成分の分布が偏る原因を以下のように考えた。

図７（ａ）及び図７（ｂ）に示すように、卑金属フィラー３ａとガラスフリット１ｄとを含むペーストをセラミック素体の表面（主面２０ａ）に焼き付ける場合、フィラー３ａの焼結よりも先にガラスフリット１ｄの軟化が始まり、ガラス１が移動を始めてその分布が偏り始める。このように、ガラス１の分布が偏った後でフィラー３ａの焼結が始まる（図７（ｃ）を参照。）。その結果、偏在するガラス１の居場所がなくなり、ガラス１が内部電極３２と端子電極との界面や端子電極の外表面に押し出される（図７（ｄ）を参照。）。

図５（ａ）に示すように、端子電極と内部電極との界面に溜まった比較的大きなガラス１ａ（界面における面積が比較的広いガラス溜まり）は、共に金属である端子電極と内部電極との接着強度を低下させる。また、端子電極の外表面に押し出されたガラスは、端子電極表面へのめっきを困難にする。これらの問題を解決する方法としては、ガラスフリットの粒径を小さくすることで、焼結する卑金属フィラー間にガラスが均一に残るようにすることが考えられる。しかし、この方法を採用したとしても、必ずしもペースト中のガラスフリットの分散性が向上するとは限らない。ガラスフリットが小さ過ぎる場合、ガラスフリットがペースト中で凝集してその分散性が損なわれることもある。また、ガラスフリットが小さ過ぎる場合、ガラスの軟化がより低温側で開始するため、偏析の可能性が高くなる。さらに、ガラスフリットを微小化させることによって材料コストが高くなるという問題がある。

本発明は、上記事情に鑑みてなされたものであり、端子電極とセラミック素体との接着性及び端子電極のめっき性に優れたセラミック電子部品を提供することを目的とする。

本発明に係るセラミック電子部品は、セラミック素体と、セラミック素体の表面に形成された端子電極と、を備えるセラミック電子部品であって、端子電極が、金属及びガラス成分を含有し、セラミック素体及び端子電極を横断する断面において、セラミック素体と端子電極との境界線上に存在するガラス溜まりの割合が、境界線全体に対して０〜３０％であり、端子電極の表面に存在するガラス成分の面積の割合が、端子電極の表面の面積に対して０〜５０％である。なお、本発明において、「ガラス溜まり」とは、境界線上における長さが５μｍ以上であるガラス成分である。また、「ガラス溜まりの割合」とは、ガラス溜まりの境界線上の長さの合計値が境界線全体の長さに占める割合である。

上記本発明では、従来の端子電極を備えるセラミック電子部品に比べて、端子電極とセラミック素体との界面に存在する粗大なガラス成分の割合が少ないため、セラミック素体と端子電極との接着強度（特にセラミック素体の表面に表れた内部電極と端子電極との接着強度）が向上する。また、上記本発明では、従来のセラミック電子部品に比べて、端子電極の表面に占めるガラス成分の割合が小さいため、端子電極表面に金属をめっきし易くなる。

上記本発明では、端子電極の断面に存在する酸化銅の面積の割合が、端子電極の断面の金属部分の面積に対して０．１〜８．０％であることが好ましい。これにより、端子電極の導電性を過度に損なうことなく、端子電極とセラミック素体との接着強度を向上させ易くなる。

上記本発明では、金属は、Ｃｕ、Ａｌ、Ｓｉ、Ｎｉ、Ａｇ、Ｉｎ、Ｓｎ及びＢｉからなる群より選ばれる少なくとも一種であることが好ましい。特に、端子電極がＣｕとそれ以外の上記金属とを含有することが好ましい。これらの金属を用いることで、貴金属を用いる場合に比べてセラミック電子部品の材料コストが低減されると共に、且つ端子電極の所望の導電性を達成できる。

本発明によれば、端子電極とセラミック素体との接着性及び端子電極のめっき性に優れたセラミック電子部品を提供することができる。

本発明のセラミック電子部品の好適な一実施形態の模式的な断面図である。 図１に示す領域ＩＩの部分拡大図である。 図２に示す端子電極の外表面の模式図である。 図４（ａ）は、本発明のセラミック電子部品の他の実施形態の模式的な部分断面図であり、図４（ｂ）は、図４（ａ）に示す端子電極の外表面の模式図である。 図５（ａ）は、従来のセラミック電子部品の模式的な部分断面図であり、図５（ｂ）は、図５（ａ）に示す端子電極の外表面の模式図である。 図６（ａ），図６（ｂ），図６（ｃ）及び図６（ｄ）は、本発明のセラミック電子部品が備える端子電極の形成工程（電極パターンの焼付け工程）を示す模式図である。 図７（ａ），図７（ｂ），図７（ｃ）及び図７（ｄ）は、従来のセラミック電子部品が備える端子電極の形成工程（電極パターンの焼付け工程）を示す模式図である。 図８（ａ）及び図８（ｂ）は、それぞれ本発明の実施例が備える端子電極の模式的な部分断面図である。 図９（ａ）及び図９（ｂ）は、それぞれ比較例が備える端子電極の模式的な部分断面図である。

以下、場合により図面を参照して、本発明の好適な実施形態について説明する。

（セラミック電子部品）
図１は、本実施形態のセラミック電子部品全体の断面を示す。セラミック電子部品１００は、バリスタ素体２０（セラミック素体）と、バリスタ素体２０の主面２０ａの上に設けられた端子電極１０と、を備えるバリスタである。バリスタ素体２０は、バリスタ層２２，２４，２６がこの順で積層された積層構造を有している。各バリスタ層２２，２４，２６に設けられたビアホールには、ビアホール電極３２が形成されている。バリスタ素体２０の主面２０ａ側に配置されたバリスタ層２２に設けられたビアホール電極３２は、端子電極１０と物理的に接触している。したがって、端子電極１０は、ビアホール電極３２を介して、バリスタ層２２，２４，２６の間に埋設された内部電極３４と電気的に接続されている。

バリスタ素体２０における各バリスタ層２２，２４，２６は、主成分として酸化亜鉛（ＺｎＯ）を含み、副成分として遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、又はケイ素酸化物を含むことが好ましい。これによって、優れたバリスタ特性と大きなサージ耐性とを高水準で両立することができる。

バリスタ層２２，２４，２６に含まれるカルシウム酸化物としては、ＣａＯ、並びにカルシウムとケイ素と酸素とを含むＣａＳｉＯ_３及びＣａ_２ＳｉＯ_４等の複合酸化物等が挙げられる。バリスタ層２２，２４，２６に含まれるケイ素酸化物としては、ＳｉＯ_２、カルシウムとケイ素と酸素とを含むＣａＳｉＯ_３、Ｃａ_２ＳｉＯ_４、及びＺｎ_２ＳｉＯ_４等の複合酸化物等が挙げられる。バリスタ層２２，２４，２６は、上述の副成分の他に、Ｃｏの酸化物又はＩＩＩＢ族元素から選ばれる少なくとも１種の酸化物を含むことが好ましい。ＩＩＩＢ族元素としては、Ｂ、Ａｌ、Ｇａ、及びＩｎを挙げることができる。

内部電極３４及びビアホール電極３２は、主成分として、パラジウム又は銀などを含む金属成分を含有する。内部電極３４及びビアホール電極３２は、上記主成分の他に、酸化亜鉛、酸化バリウム及び酸化ホウ素等の酸化物やガラス成分を含有していてもよい。

図２は、バリスタ素体２０及び端子電極１０を横断し、ビアホール電極３２のほぼ中央を横断する断面を示す。端子電極１０は、金属３及びガラス成分１，１ａ及び１ｂを含有する。ガラス成分は、端子電極１０の外表面、内部、及び端子電極１０とバリスタ素体２０との界面に均一に分散している。端子電極１０とバリスタ素体２０との界面に対応する境界線（ｂｏｕｎｄａｒｙ）上には、境界線上における長さＬｇが５μｍ以上である複数のガラス溜まり１ａが存在する。また、境界線上には、境界線上における長さが５μｍ未満である複数の微小ガラス部１ｂも存在する。ガラス溜まり１ａの境界線上の長さＬｇの合計値ΣＬｇが境界線全体の長さＬｂに占める割合（ΣＬｇ）／Ｌｂは、０〜３０％である。このガラス溜まりの割合（ΣＬｇ）／Ｌｂが小さいことは、境界線上に存在するガラス溜まり１ａの割合が少なく、端子電極１０とバリスタ素体２０との界面におけるガラス成分の分布が均一であり、分散性が高いことを意味する。本実施形態では、バリスタ素体２０及び端子電極１０を横断する任意の断面において、（ΣＬｇ）／Ｌｂは０〜３０％である。

微小ガラス部１ｂは、セラミックスを主成分とするバリスタ層２２と金属を主成分とする端子電極１０との間に介在してつなぎ（ｂｏｎｄ）として機能し、これらの接着強度を高める。また、微小ガラス部１ｂは、十分に小さいため、共に金属を主成分とする端子電極１０と内部電極３２との間に介在しても、両者の接着を阻害し難い。一方、微小ガラス部１ｂに比べて粗大なガラス溜まり１ａは、その割合が多過ぎると、端子電極１０とバリスタ素体２０との接着強度を低下させる。特にガラス溜まり１ａは端子電極１０と内部電極３２との間に介在して、これらの接着を阻害する。しかし、本実施形態では、ガラス溜まりの割合（ΣＬｇ）／Ｌｂが３０％以下であり、従来のセラミック電子部品に比べて小さい。つまり、本実施形態では、従来のセラミック電子部品に比べて、界面におけるガラス溜まり１ａの割合が小さい。その結果、本実施形態では、従来に比べて端子電極１０とバリスタ素体２０との接着強度が高くなる。

図３に示すように、端子電極１０の外表面の複数の箇所においてガラス成分１が露出している。端子電極１０の外表面に露出するガラス成分１の面積の合計値の割合（以下、「Ｒｓ」と記す。）は、端子電極３２の外表面全体の面積に対して０〜５０％である。換言すれば、Ｒｓは、端子電極１０の外表面の単位面積に占めるガラス成分１の面積割合の平均値である。端子電極１０の外表面のうちガラス成分１が露出した部分では、めっき膜が形成され難く、めっき膜が途切れ易い。本実施形態では、Ｒｓが０〜５０％であるため、従来に比べて、途切れのない均一なめっき膜を端子電極３２の表面全体に形成し易くなる。

図２に示すように、端子電極１０は酸化銅５を含有することが好ましい。端子電極１０の断面に存在する酸化銅５の面積の合計値の割合は、端子電極１０の断面の金属部分３全体の面積に対して０．１〜８．０％であることが好ましい。酸化銅５はバリスタ層２２と同様に酸化物であるため、端子電極１０が酸化銅５を含有することにより、端子電極１０とバリスタ層２０との接着強度が向上する。端子電極１０中の酸化銅５の含有率が少な過ぎると、上記の接着強度を向上させる効果が小さくなる。端子電極１０中の酸化銅５の含有率が多過ぎると、端子電極の導電性が低下する傾向がある。しかし、酸化銅５の面積の割合が上記の数値範囲内であれば、端子電極１０の導電性を過度に損なうことなく、端子電極１０とバリスタ層２０との接着強度を向上させ易くなる。

端子電極１０が含有する金属は、Ｃｕ、Ａｌ、Ｓｉ、Ｎｉ、Ａｇ、Ｉｎ、Ｓｎ及びＢｉからなる群より選ばれる少なくとも一種であることが好ましい。特に、端子電極がＣｕとそれ以外の上記金属とを含有することが好ましい。端子電極１０が主成分としてＣｕを含有し、さらにＣｕ以外の上記金属を含有することにより、端子電極１０中のＣｕが酸化し難くなったり、上記金属の有する導電性が付与されたりすることで、高い導電性が維持される。なお、端子電極が金属としてＣｕだけを含有してもよい。

ガラス成分１，１ａ及び１ｂとしては、ＢａＯ−ＣａＯ−ＳｉＯ_２系ガラス、ＢａＯ−ＺｎＯ−Ｂ_２Ｏ_３系ガラス、ＢａＯ−ＺｎＯ系ガラス、ＢａＯ−ＳｉＯ_２系ガラス、ＢａＯ−ＺｎＯ−ＳｉＯ_２系ガラス、ＢａＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス、ＺｎＯ−Ｂ_２Ｏ_３系ガラス、ＢａＯ−ＣａＯ−Ａｌ_２Ｏ_３系ガラス、ＺｎＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラス及びＢｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス等が挙げられる。

（セラミック電子部品の製造方法）
次に、バリスタ１００の製造方法の一例を説明する。バリスタ１００の製造方法は、バリスタ素体２０を形成する第１工程と、バリスタ素体２０の主面２０ａ上に端子電極１０を形成する第２工程と、を有する。以下、各工程の詳細を説明する。

第１工程では、複数のバリスタ層と、それらの間に埋設された内部電極とを有する積層構造からなるバリスタ素体２０を以下の手順で形成する。まず、バリスタ層２２，２４，２６の原料となる、酸化亜鉛、遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用の塗料（スラリー）を得る。有機ビヒクルとは、有機バインダ樹脂を有機溶剤中に溶解したものである。有機バインダ樹脂としては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。

上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。

次に、グリーンシートに、バリスタ素体２０内に埋設される内部電極３４及びビアホール電極３２に対応する電極パターンを形成する。内部電極３４の電極パターンは、例えば、パラジウム粒子等の金属粉末、ガラスフリット、有機バインダ樹脂及び有機溶剤を混合した導電性ペーストをスクリーン印刷法等によって塗布し、乾燥することによって形成される。また、ビアホール電極３２の電極パターンは、グリーンシートに公知の方法によって形成されたビアホールに導電性ペーストを充填し、乾燥することによって形成される。導電性ペーストに用いられる有機バインダ樹脂としては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。導電性ペーストに用いられる有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。

次に、内部電極３４及びビアホール電極３２に対応する電極パターンが形成された各グリーンシートと、必要に応じて電極パターンが形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体を得る。このグリーン体を、１８０〜４００℃で０．５〜２４時間加熱して、脱バインダを行う。その後、８５０〜１４００℃で０．５〜８時間焼成することによって、バリスタ素体２０が得られる。

第２工程では、以下の手順で、バリスタ素体２０の主面２０ａ上に端子電極１０を形成する。まず、端子電極１０を形成するための導電性ペーストを調製する。この導電性ペーストは、導電粉、有機バインダ樹脂、分散剤及び有機溶剤を混合することによって調製することができる。図６（ａ）に示すように、端子電極用導電性ペーストが含有する導電粉７は、金属粒子３ａと、金属粒子３ａを被覆するガラスコート１ｃと、を備える。有機バインダ樹脂としては、例えば、アクリル樹脂、エチルセルロース及びポリビニルブチラール等が挙げられる。また、有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。端子電極用導電性ペースト中の導電粉７の含有量は５０〜９５重量部程度である。端子電極用導電性ペースト中の有機バインダ樹脂の含有量は１〜２０重量部程度である。端子電極用導電性ペースト中の分散剤の含有量は０〜１０重量部程度である。端子電極用導電性ペースト中の溶剤の含有量は１〜４０重量部程度である。

端子電極用導電性ペーストを、バリスタ素体２０の主面２０ａ上に、スクリーン印刷法によって塗布する。塗布した端子電極用導電性ペーストを乾燥して、端子電極１０に対応する電極パターンを形成する。この電極パターンを主面２０ａに焼付けることにより、バリスタ素体２０の主面２０ａ上に端子電極１０を形成する。

電極パターンの焼付け工程において電極パターンを加熱し始めると、図６（ａ）及び図６（ｂ）に示すように、まず導電粉７表面のガラスコート１ｃが軟化して破け始める。そして、図６（ｃ）に示すように、ガラスコート１ｃの軟化及び破断と同時に、金属粒子３ａ同士が直接接触して焼結し始める。金属粒子３ａの焼結と同時にガラスコート１ｃの軟化が進むので、焼結した金属粒子３ａの空隙にガラス１が閉じ込められる。また、電極パターン全体において、ガラスコート１ｃは各金属粒子３ａの表面を被覆するように均一に分布している。よって、金属粒子３ａの空隙に閉じ込められたガラス１も電極パターン（端子電極）の全体に均一に分布するようになる。以上の焼付け工程を経て、（ΣＬｇ）／Ｌｂが３０％以下であり、且つＲｓが０〜５０％である端子電極が得られる（図２及び図６（ｄ）を参照。）。

仮に端子電極用導電性ペーストが従来のようにガラスフリットを含有する場合、焼付け工程においてガラスの分布が偏り易くなり、（ΣＬｇ）／Ｌｂが及びＲｓが上記の数値範囲から外れ易くなる。したがって、本実施形態では、端子電極用導電性ペーストがガラスフリットを含有しないことが好ましい。

金属粒子３ａは、Ｃｕ、Ａｌ、Ｓｉ、Ｎｉ、Ａｇ、Ｉｎ、Ｓｎ及びＢｉからなる群より選ばれる少なくとも一種であることが好ましい。特に、金属粒子３ａが主成分としてＣｕを含有し、さらにＣｕ以外の上記金属を含有することが好ましい。Ｃｕ以外の上記金属によって焼付け工程におけるＣｕの酸化が適度に抑制されたり、上記金属の有する導電性が付与されたりすることで、高い導電性を有し、且つ酸化銅を含有する端子電極１０が得られる。

ガラスコート１ｃの軟化点は、上記の組成を有する金属粒子３ａ（特にＣｕ）よりも低いことが好ましい。これにより、上記のような焼付け工程の実施が容易となり、（ΣＬｇ）／Ｌｂを３０％以下に制御し、且つＲｓを０〜５０％に制御することが容易となる。ガラスコート１ｃとしては、例えば、ＢａＯ−ＣａＯ−ＳｉＯ_２系ガラス、ＢａＯ−ＺｎＯ−Ｂ_２Ｏ_３系ガラス、ＢａＯ−ＺｎＯ系ガラス、ＢａＯ−ＳｉＯ_２系ガラス、ＢａＯ−ＺｎＯ−ＳｉＯ_２系ガラス、ＢａＯ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス、ＺｎＯ−Ｂ_２Ｏ_３系ガラス、ＢａＯ−ＣａＯ−Ａｌ_２Ｏ_３系ガラス、ＺｎＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラス及びＢｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス等が挙げられる。ガラスコート１ｃは金属粒子３ａの表面を直接被覆することが好ましい。仮に、酸化銅、亜酸化銅、Ａｌ_２Ｏ_３単体、ＺｒＯ_２単体、ＴｉＯ_２単体、ＳｉＯ_２単体、Ｎｂ_２Ｏ_５単体又はＴａ_２Ｏ_５単体等のＣｕよりも融点が高い金属酸化物でＣｕ粒子の表面を直接被覆したものを導電粉として用いた場合、焼付け工程においてＣｕ粒子同士の焼結が表面の被覆物によって阻害される。その結果、（ΣＬｇ）／Ｌｂを３０％以下に制御し、且つＲｓを０〜５０％に制御することが困難となる。

導電粉７の平均粒径（Ｄ５０）は０．５〜３．０μｍであることが好ましい。これにより、（ΣＬｇ）／Ｌｂを３０％以下に制御し、且つＲｓを０〜５０％に制御することが容易となる。平均粒径が０．５μｍ未満である場合、焼付け工程における導電粉７の過焼結が発生し、端子電極１０とバリスタ素体２０との接着性、端子電極１０のめっき性及び導電性が劣化する傾向がある。平均粒径が３．０μｍを超える場合、焼付け工程において導電粉７が十分に焼結せず、端子電極１０とバリスタ素体２０との接着性、端子電極１０のめっき性及び導電性が劣化する傾向がある。

ガラスコート１ｃの厚みは１０〜３０ｎｍであることが好ましい。厚みが１０ｎｍ未満である場合、端子電極１０中のガラス量が少なくなって接着強度が低下する傾向がある。厚みが３０ｎｍを超える場合、金属粒子３ａ同士の焼結が遅くなるため、Ｃｕが焼結する前にガラスが移動を開始し、端子電極１０中のガラス成分１の分布が偏り易くなる傾向がある。

金属粒子３ａは球状であることが好ましい。球状の金属粒子３ａは焼結し易い。一方、金属粒子３ａがフレーク状である場合、金属粒子３ａが球状である場合に比べて、金属粒子３ａの焼結速度が遅い。そのため、金属粒子３ａの焼結よりもガラスコート１ｃの軟化及び移動が先に終わってしまう。その結果、端子電極１０におけるガラス成分１の分布が偏り易くなり、（ΣＬｇ）／Ｌｂ及びＲｓが所望の数値範囲から外れ易くなる。

金属粒子３ａの表面にガラスコート１ｃを形成する方法としては、特に限定されないが、例えば、蒸着法、ゾルゲル法等が挙げられる。また、熱分解性の金属化合物（Ｃｕ化合物等）と、熱分解して該金属と固溶しないガラス質を生成する酸化物前駆体と、を含む溶液を、微細な液滴にし、液滴を該金属化合物の分解温度より高い温度で加熱することにより、該金属粉末の生成と同時にガラス質を該金属粉末の表面近傍に析出させる方法（噴霧熱分解法）を採用してもよい。金属粒子３ａの平均粒径及びガラスコート１ｃの厚さは、上記の方法を実施する際の原料の仕込み量（配合比）、加熱温度、時間等の条件によって適宜制御できる。例えば、ガラスコート１ｃがＢａＯ−ＣａＯ−ＳｉＯ_２系ガラスであり、金属粒子３ｃは平均粒径が２．５μｍであるＣｕ粒子である場合、ガラスコート１ｃの厚さ（単位：ｎｍ）と、導電粉７全体に占めるガラスコート１ｃの重量比（単位：重量％）は、下記の表１の関係にある。この場合、導電粉７全体に占めるガラスコート１ｃの重量割合は、端子電極１０における全ガラス成分の重量割合に略対応する。

電極パターンの焼付け工程では、電極パターンを６００〜１０００℃で保持することが好ましい。焼付け温度が６００℃未満であると、端子電極１０の焼結が十分に進行し難くなる傾向にあり、１０００℃を超えると端子電極１０が過焼結となる傾向にある。

電極パターンの焼付け工程では、電極パターンを上記の焼付け温度で３〜３０分間保持する事が好ましい。焼付け時の保持時間が３分未満であると、端子電極１０の焼結が十分に進行し難くなる傾向にあり、３０分を超えると端子電極１０の過焼結が起きる傾向にある。

端子電極１０の焼付けは、酸素を含む雰囲気中で行う必要がある。製造設備及び製造工程簡素化の観点から、焼付けは大気中で行うことが好ましい。金属粒子３ａがＣｕを含有する場合、大気中で電極パターンの焼付けを行うことにより、ガラスコート１ｃの破れ目（ｃｒａｃｋ）に露出した金属粒子３ａの表面の一部だけが酸化して、端子電極１０中に酸化銅５が生成し易くなる（図６（ｂ）、図６（ｃ）及び図６（ｄ）を参照。）。ただし、金属粒子３ａがガラスコート１ｃで被覆されているので、大気中での金属粒子３ａの過度の酸化は抑制される。端子電極中の酸化銅５の含有量は、ガラスコート１ｃの厚さ、焼付け工程の温度、保持時間及び昇温速度に依存する。仮に、従来のようにガラスコート１ｃで被覆されていない金属粒子とガラスフリットとを用いた場合、大気中で電極パターンの焼付けを行うと、金属粒子が過度に酸化して端子電極の導電性が損なわれる。また、従来のように、金属粒子の酸化を抑制するために電極パターンの焼付けを不活性ガス雰囲気中で行うと、端子電極中に酸化銅を生成させ難くなる。

端子電極１０の表面に、めっき処理を施して、めっき層を設けてもよい。めっき処理は無電解めっき及び電解めっきのどちらでもよい。例えば、めっき層は、Ｎｉめっき浴（ワット浴など）及びＳｎめっき浴（中性Ｓｎめっき浴など）を用いたバレルめっき法により、Ｎｉめっき層とＳｎめっき層とを順次形成する方法によって得ることができる。これによって、端子電極１０の表面に、第１のめっき層、第２のめっき層として、Ｎｉめっき層及びＳｎめっき層が順次積層することによって３層構造を有する端子電極を形成することができる。

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、バリスタ１００は、バリスタ素体２０の主面２０ａ上に、ガラス下地層、抵抗体及びこれらを覆うガラス製の保護層を有していてもよい。本発明のセラミック電子部品は、バリスタに限られるものではなく、例えばインダクタ、コンデンサ、又はＬＣＲ（インダクタ、コンデンサ及び抵抗の複合電子部品）であってもよい。端子電極１０は、主面２０ａ上に形成された抵抗体の両端部を覆うように設けてもよい。

焼付け時の昇温速度は、好ましくは１０〜２００℃／分である。昇温速度が１０℃／分未満であると、端子電極１０が過焼結し易くなる傾向にあり、２００℃／分を超えると焼結不足になり易くなる傾向にある。

本発明の内容を、実施例及び比較例を参照してより詳細に説明するが、本発明は以下の実施例に限定されるものではない。

［バリスタの作製］
（実施例２）
バリスタ素体形成用のスラリーを以下の手順で調製した。酸化亜鉛の粉末と、有機バインダ樹脂、有機溶剤、及び添加剤を配合し、ボールミルを用いて２０時間混合して、バリスタ素体用のスラリーを得た。

バリスタ素体用のスラリー、内部電極用及びビアホール電極用の導電性ペーストを用いて、図１に示すようなバリスタ１００を作製した。具体的には、まずバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して膜を形成した。こうして得られた膜をフィルムから剥離してグリーンシートを得た。

次に、グリーンシートに、内部電極３４及びビアホール電極３２に対応する電極パターンを形成した。電極パターンは、パラジウム粉末を含む導電性ペーストを、スクリーン印刷法によって塗布又はビアホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行った後、焼成してバリスタ素体２０を得た。

導電粉８０質量部に対し、アクリル樹脂（有機バインダ樹脂）及びターピネオール（溶剤）を合計で２０質量部配合し、３本ロールミルを用いて混合して、実施例２の端子電極用の導電性ペーストを調製した。

導電粉としては、ガラスコートで全面被覆された銅粒子を用いた。ガラスコートの平均厚みは１７ｎｍであった。ガラスコートの主組成はＢａＯ−ＣａＯ−ＳｉＯ_２であった。導電粉の平均粒径（Ｄ５０）は２．５μｍであった。銅粒子は球状であった。

ビアホール電極３２の端面が露出したバリスタ素体２０の主面上２０ａ上に、ビアホール電極３２の端面を覆うようにして端子電極用の導電性ペーストをスクリーン印刷法によって塗布した。塗布した導電性ペーストを、１２０℃の熱風で１０分間乾燥した後、大気中で焼付け工程を行い、端子電極１０を作製した。端子電極１０の焼付け条件（温度プロファイル）は、昇温速度：４０℃／分、焼付け温度：７００℃、保持時間：１０分間、とした。このようにして、実施例２のバリスタ１００を得た。

（実施例１，３〜１２、比較例１〜４）
実施例１，３〜１２及び比較例２〜４では、表２に示す導電粉を用いて端子電極用の導電性ペーストを作製した。比較例１ではガラスコートを具備しない銅粒子を導電粉に用いた。これらの事項以外は、実施例２と同様の方法で、各実施例及び比較例のバリスタ１００を作製した。なお、表２に示す実施例５のガラスコートの組成式「ＳｉＯ_２−Ｂ_２Ｏ_３−Ｒ_２Ｏ」におけるＲは、Ｌｉ、Ｎａ及びＫを意味する。

［ガラス溜まりの割合］
樹脂に埋めた各バリスタを研磨し、セラミック素体、ビアホール電極及び端子電極を横断する断面を形成した。走査型電子顕微鏡（ＳＥＭ）を用いて各バリスタの断面の反射電子像を観察した。反射電子像では、断面に露出するガラス成分を黒色の部分として確認できた。反射電子像に基づき、各バリスタにおけるガラス溜まりの割合（ΣＬｇ）／Ｌｂを測定した。結果を表２に示す。表２では、端子電極とセラミック素体との界面（境界線）にガラス溜りが無いもの（（ΣＬｇ）／Ｌｂがゼロであるもの）を「Ａ」と評価した。（ΣＬｇ）／Ｌｂが３０％以下であるものを「Ｂ」と評価した。（ΣＬｇ）／Ｌｂが３０％を超えるものを「Ｃ」と評価した。なお、本発明において、「ガラス溜まり」とは、境界線上における長さが５μｍ以上であるガラス成分である。また、「ガラス溜まりの割合（（ΣＬｇ）／Ｌｂ）」とは、ガラス溜まりの境界線上の長さの合計値が境界線全体の長さに占める割合である。

［端子電極表面におけるガラス成分の面積の割合］
各バリスタの端子電極の表面をＳＥＭで観察し、視野内の端子電極の外表面に露出するガラス成分の面積割合Ｒｓを測定した。結果を表２に示す。Ｒｓが０〜２０％未満であるものを「Ａ」と評価した。Ｒｓが２０〜５０％であるものを「Ｂ」と評価した。Ｒｓが５０％を超えるものを「Ｃ」と評価した。

（ΣＬｇ）／Ｌｂ及びＲｓの各評価がＡであるバリスタの端子電極の構造は、図４（ａ）及び図４（ｂ）に対応する。（ΣＬｇ）／Ｌｂ及びＲｓの各評価がＢであるバリスタの端子電極の構造は、図２，３に対応する。（ΣＬｇ）／Ｌｂ及びＲｓの各評価がＣであるバリスタの端子電極の構造は、図５（ａ）及び図５（ｂ）に対応する。

［酸化銅の割合］
各バリスタの端子電極の断面を電子線マイクロアナライザ（ＥＰＭＡ）で分析し、銅と酸素の分布と重なる部分を酸化銅と判断した。端子電極の断面の金属部分の面積に対する、端子電極の断面に露出した酸化銅の面積割合（以下、「ＣｕＯ量」と記す。）を測定した。結果を表２に示す。ＣｕＯ量が０．１〜５．０％であるものを「Ａ」と評価した。ＣｕＯ量が５．０％を超え８．０％以下であるものを「Ｂ」と評価した。ＣｕＯ量が８．０％を超えるものを「Ｃ」と評価した。

［端子電極の接着強度］
実施例２の端子電極ペーストをスクリーン印刷でバリスタ素体上に塗布し、５×５ｍｍの大きさの電極パターンを形成した。電極パターンを熱風で乾燥した後、焼付を行い、実施例２の接着強度測定用サンプルを作製した。電極パターンの焼付条件は上記と同様であった。作製した測定用サンプルの端子電極にアルミ製のピンを接着剤で接着し、デジタル式荷重測定器を用いてバリスタ素体の主面とピンとが対向する方向にピンを引っ張って、端子電極がバリスタ素体から剥離するのに必要な引張力を測定した。また、各実施例及び比較例の導電性ペーストを用いたこと以外は、実施例２の測定用サンプルと同様の方法で、各実施例及び比較例の測定用サンプルを作製した。各測定用サンプルの端子電極の接着強度を、実施例２と同様の方法で測定した。結果を表３に示す。表３では、引張力が１．４７Ｎを超えるものを「Ａ」と評価した。引張力が０．９８〜１．４７Ｎであるものを「Ｂ」と評価した。引張力が０．９８Ｎ未満であるものを「Ｃ」と評価した。引張力が高いことは、端子電極の接着強度が高いことを意味する。

［端子電極のめっき性］
各バリスタの端子電極の表面にＮｉめっきを行って、端子電極の表面をＳＥＭで観察した。結果を表３に示す。観察した視野中のめっき膜に不連続な部分が無いものを「Ａ」と評価した。不連続な部分があるものを「Ｃ」と評価した。

［端子電極の焼結性］
各バリスタの端子電極の断面をＳＥＭで観察した。結果を表３に示す。表３では、良好な焼結性を示したものを「Ａ」と評価しした。評価がＡである端子電極の断面は図８（ａ）に対応する。評価がＡである端子電極に比べて空孔が比較的多かったものを「Ｂ」と評価した。評価がＢである端子電極の断面は図８（ｂ）に対応する。導電粉の焼結（粒成長）が進まず、端子電極が十分に緻密化していなかったものを「Ｃ」と評価した。評価がＣである端子電極の断面は図９（ａ）に対応する。粒子の異常成長があり、過焼結が起こったものを「Ｄ」と評価した。評価がＣである端子電極の断面は図９（ｂ）に対応する。

［端子電極の導電性］
各バリスタの端子電極の両端部の間の抵抗値をテスタで測定し、抵抗率を算出した。結果を表３に示す。抵抗率が１０Ω・ｃｍ未満のものを「Ａ」と評価した。抵抗率が１０〜１００Ω・ｃｍのものを「Ｂ」と評価した。抵抗率が１００Ω・ｃｍを超えるものを「Ｃ」と評価した。

本発明によれば、端子電極とセラミック素体との接着性及び端子電極のめっき性に優れたセラミック電子部品を提供することができる。

１・・・ガラス成分、１ａ・・・ガラス溜まり、１ｂ・・・微小ガラス部、１ｃ・・・ガラスコート、１ｄ・・・ガラスフリット、３・・・金属、３ａ・・・金属粒子、５・・・酸化銅、１０・・・端子電極、２０・・・バリスタ素体（セラミック素体）、２０ａ・・・バリスタ素体の主面、２２，２４，２６・・・バリスタ層、３２・・・ビアホール電極、３４・・・内部電極、１００・・・バリスタ（セラミック電子部品）。

Claims (3)

1. セラミック素体と、前記セラミック素体の表面に形成された端子電極と、を備えるセラミック電子部品であって、
   前記端子電極が、金属及びガラス成分を含有し、
   前記セラミック素体及び前記端子電極を横断する断面において、前記セラミック素体と前記端子電極との境界線上に存在するガラス溜まりの割合が、前記境界線全体に対して０〜３０％であり、
   前記端子電極の表面に存在する前記ガラス成分の面積の割合が、前記端子電極の表面の面積に対して０〜５０％である、
   セラミック電子部品。
2. 前記端子電極の断面に存在する酸化銅の面積の割合が、前記端子電極の断面の金属部分の面積に対して０．１〜８．０％である、
   請求項１に記載のセラミック電子部品。
3. 前記金属は、Ｃｕ、Ａｌ、Ｓｉ、Ｎｉ、Ａｇ、Ｉｎ、Ｓｎ及びＢｉからなる群より選ばれる少なくとも一種である、
   請求項１又は２に記載のセラミック電子部品。