JP2004311676A - チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 - Google Patents
チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2004311676A JP2004311676A JP2003102582A JP2003102582A JP2004311676A JP 2004311676 A JP2004311676 A JP 2004311676A JP 2003102582 A JP2003102582 A JP 2003102582A JP 2003102582 A JP2003102582 A JP 2003102582A JP 2004311676 A JP2004311676 A JP 2004311676A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- chip
- ceramic body
- powder
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Abstract
【課題】チップ状積層正特性サーミスタの外部電極上に湿式めっきによってめっき膜を形成するとき、めっき液がセラミック素体に浸入したり、不所望な領域でのめっき膜の析出が生じたりすることがある。
【解決手段】焼結体としてのチップ状のセラミック素体５を作製した後、セラミック素体５と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施し、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体５を熱処理することによって、セラミック素体５に、めっき液の浸入を防止する保護膜を形成する。
【選択図】 図１
【解決手段】焼結体としてのチップ状のセラミック素体５を作製した後、セラミック素体５と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施し、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体５を熱処理することによって、セラミック素体５に、めっき液の浸入を防止する保護膜を形成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、チップ状積層セラミック電子部品の製造方法およびこの製造方法によって得られたチップ状積層セラミック電子部品に関するもので、特に、外部電極に湿式めっきが施される必要のあるチップ状積層セラミック電子部品において、めっき液のセラミック素体への浸入およびめっき膜の不所望な領域への析出を防止するための技術に関するものである。
【０００２】
【従来の技術】
近年、種々の電子部品に対して、これらを面実装可能とすべき要求が高まっており、この要求に対応するため、多くの電子部品においてチップ化が進んでいる。特に、積層セラミック電子部品がチップ化されたとき、その信頼性向上などを目的として、ガラスやその他の無機物を、表面に被覆または蒸着することによって保護膜を形成したり、内部に含浸したりする試みが多数なされている。
【０００３】
上記保護膜の形成は、上述のような信頼性の向上の他、たとえば、セラミック素体上での不所望なめっき成長の抑制や、セラミック素体内へのめっき液の浸入の抑制などを目的としている。
【０００４】
保護膜の形成方法として、たとえば、セラミック素体を玉石としてのジルコニアボールおよび水とともにポットに入れ、これらをポット中で回転させる、湿式バレル研磨を実施する際、ポット中にＴｉＯ２ またはＺｒＯ２ 粉末をさらに加え、セラミック素体の表面にＴｉＯ２ またはＺｒＯ２ 粉末を付着させて保護膜を設ける、といった方法が提案されている（たとえば、特許文献１参照）。
【０００５】
【特許文献１】
特開平８−１８１０２９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の技術には、次のような課題がある。
【０００７】
すなわち、保護膜となるべきＴｉＯ２ またはＺｒＯ２ 粉末をセラミック素体の表面上に付着させるにあたって、水を添加する湿式バレル研磨を実施しているので、玉石がセラミック素体表面に与える衝撃力が水の抵抗力によって比較的弱くなり、したがって、セラミック素体の表面にＴｉＯ２ またはＺｒＯ２ 粉末が付着しにくいという問題がある。
【０００８】
この付着しにくいという問題は、まず、付着強度が比較的低いという問題を意味する。したがって、めっき工程などにおいてセラミック素体にたとえ軽い衝撃が与えられたとしても、ＴｉＯ２ またはＺｒＯ２ 粉末による保護膜は容易に剥がれてしまうという問題を招く。
【０００９】
また、上述の付着しにくいという問題は、ＴｉＯ２ またはＺｒＯ２ 粉末による保護膜が十分な厚みをもって隙間なく形成されることが困難であるという問題を意味する。特に、隙間なく保護膜が形成されることが困難であるという問題は、ＴｉＯ２ またはＺｒＯ２ のような金属酸化物には延性がほとんどないため、金属酸化物間で隙間が形成されやすいということも起因している。
【００１０】
このようなことから、特許文献１に記載の技術による保護膜では、セラミック素体内にめっき液が浸入することを完全に防止し得ないことがある。特に、セラミック素体に備えるセラミック部分が多孔質である場合、すなわちセラミックの相対密度が低い場合、めっき液はセラミック素体の内部に容易に浸入してしまう。
【００１１】
上述のめっき液のセラミック素体内部への浸入は、電子部品の特性または信頼性の低下を招くことがある。たとえば、電子部品が正特性サーミスタである場合、これを実装する際に加えられる熱によって、セラミック素体の内部に浸入しためっき液の成分が燃焼し、セラミックの粒界に付着した酸素を消費するため、サーミスタ特性を著しく劣化させてしまうことがある。また、セラミック素体に備えるセラミック層が半導体特性を有するような場合、めっき工程において、セラミック素体の表面上の外部電極が形成されていない領域、すなわち不所望な領域にも、めっき膜が形成されてしまうという問題を引き起こす。
【００１２】
そこで、この発明の目的は、上述のような保護膜を十分な厚みをもって隙間なく強固に形成し得る、チップ状積層セラミック電子部品の製造方法を提供しようとすることである。
【００１３】
【課題を解決するための手段】
この発明に係るチップ状積層セラミック電子部品の製造方法は、複数の積層されたセラミック層と、セラミック層間の所定の界面に沿って形成されかつ端面にまで引き出される内部電極とをもって構成される、焼結体としてのチップ状のセラミック素体を作製する工程を備えるが、上述した技術的課題を解決するため、セラミック素体と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施す工程と、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体を熱処理し、保護膜を形成する工程とをさらに備えることを特徴としている。
【００１４】
セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程と、外部電極の表面にめっき処理を行ない、めっき膜を形成する工程とを備える場合、この焼き付ける工程は、前述した熱処理する工程を兼ねるようにしてもよい。
【００１５】
この発明は、セラミック層が半導体セラミックからなるとき、特に有利に適用される。この場合、セラミック素体を作製する工程が、還元性雰囲気中で焼成する工程を含むとき、セラミック素体を再酸化する工程をさらに備えることが好ましい。そして、セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程が実施されるとき、この焼き付ける工程は、前述した熱処理する工程および再酸化する工程を兼ねることが好ましい。
【００１６】
この発明において、玉石の比重は２．０〜４．０であることが好ましい。
【００１７】
また、セラミック層についての（焼成後の実際の密度）／（セラミック組成の理論密度）で表される相対密度は、６０〜９０％であるとき、この発明が特に有利に適用される。
【００１８】
この発明は、また、上述のような製造方法によって得られた、チップ状積層セラミック電子部品にも向けられる。
【００１９】
【発明の実施の形態】
図１は、この発明に係る製造方法が適用されて製造されるチップ状積層セラミック電子部品の一例としてのチップ状積層正特性サーミスタ１を示す断面図である。
【００２０】
積層正特性サーミスタ１は、複数の積層されたセラミック層２と、セラミック層２間の所定の界面に沿って形成される第１および第２の内部電極４とをもって構成される、焼結体としてのチップ状のセラミック素体５を備えている。
【００２１】
第１の内部電極３は、セラミック素体５の第１の端面６にまで引き出され、第２の内部電極４は、セラミック素体２の第１の端面６に対向する第２の端面７にまで引き出されている。また、これら第１および第２の内部電極３および４は、セラミック素体５の内部において、積層方向に交互に配置されている。
【００２２】
セラミック層２は、正の抵抗温度係数を与え得る、たとえばＢａＴｉＯ３ 系セラミックから構成される。また、内部電極３および４を構成する金属としては、ＮｉもしくはＣｕ等の卑金属またはＰｔもしくはＡｇ−Ｐｄ合金等の貴金属を用いることができる。
【００２３】
セラミック素体５の第１および第２の端面６および７上には、第１および第２の内部電極３および４に電気的に接続されるように、第１および第２の外部電極８および９がそれぞれ形成される。外部電極８および９を構成する金属としては、たとえば、ＡｇまたはＡｇ−Ｐｄ合金等の貴金属を用いることができる。
【００２４】
第１および第２の外部電極８および９上には、湿式めっきによって、Ｎｉめっき膜１０および１１が形成され、その表面にＳｎめっき膜１２および１３が形成されている。めっき膜は必ずしも２層にする必要はなく、Ｓｎからなる層を１層設けてもよいし、または半田等からなる層を１層設けてもよい。
【００２５】
このような積層正特性サーミスタ１を製造するため、次のような工程が実施される。
【００２６】
まず、セラミック素体５を作製するため、セラミック層２となるべき複数のセラミックグリーンシートが用意される。セラミックグリーンシート上の所定の位置に、内部電極３および４となるべき導電性ペーストからなる膜が印刷等によって形成される。次に、これらセラミックグリーンシートが積層され、圧着され、必要に応じて、所定の寸法にカットされた後、焼成され、それによって、焼結体としてのチップ状のセラミック素体５が得られる。
【００２７】
次に、セラミック素体５は、たとえばムライトまたはアルミナ等からなる玉石およびＳｉＯ２ 粉末とともに、ポット中に入れられ、ポットを回転させることにより、乾式バレル研磨が施される。ここで、乾式でのバレル研磨を実施するようにしているので、セラミック素体５に対する機械的衝撃を高めることができる。したがって、ＳｉＯ２ 粉末を、強固かつ多量にセラミック素体５に付着させることができる。
【００２８】
より詳細には、ＳｉＯ２ 粉末は、玉石から及ぼされる衝撃力によって、セラミック素体５に叩きつけられる。その結果、セラミック素体５のセラミック部分の空隙にＳｉＯ２ 粉末がめり込むようにして付着し、さらに、バレル研磨によって削られたセラミック素体５の表面の凹凸にもＳｉＯ２ 粉末が入り込むことによって、ＳｉＯ２ 粉末は厚く付着する。
【００２９】
乾式バレル研磨においては、一例として、ＳｉＯ２ 粉末と玉石とセラミック素体５とが、重量比で２：１０：１程度となるように混合される。また、乾式バレル研磨を実施するため、通常、たとえばアルミナからなるポットを用いた遠心バレルが適用されるが、遠心バレル以外のバレルが適用されてもよい。
【００３０】
乾式バレル研磨において用いられる玉石は、その比重が２．０〜４．０であることが好ましい。玉石の比重をこのような数値範囲に選ぶことにより、セラミック素体５の表面にたとえば厚み２０μｍを超える比較的厚い保護膜を形成することが容易となり、保護膜の機能をより確実に発揮させることができるからである。
【００３１】
また、セラミック素体５に備えるセラミック層２についての（焼成後の実際の密度）／（セラミック組成の理論密度）で表される相対密度が６０〜９０％であるとき、この発明が特に有利に適用される。この相対密度が６０％より低い場合、セラミック素体５の表面にポアが多く存在するため、ＳｉＯ２ 粉末による保護膜によってポアを埋めきることが困難となり、他方、相対密度が９０％より高い場合には、表面のポアが少なすぎるため、保護膜を十分な厚みで形成することが困難になるからである。相対密度が６０〜９０％の範囲にあると、ポアに入り込んだＳｉＯ２ 粉末によって、後述する熱処理後において、十分な厚みをもって隙間なく保護膜を確実に形成することができる。なお、ＳｉＯ２ 粉末は、セラミック素体５の表面部分にあるポアにしか入り込まないので、セラミック素体５、特にセラミック層２の特性には実質的な影響を及ぼさない。
【００３２】
上述の相対密度は、たとえば、セラミック素体５を得るために実施される焼成工程での焼成温度を調整したり、あるいは、焼成されるべき生の状態のセラミック素体に含まれる有機材料の含有量を調整したりすることによって、これを調整することができる。
【００３３】
次に、ＳｉＯ２ 粉末がガラス状に溶ける温度で、上述のようにＳｉＯ２ 粉末が表面に付着したセラミック素体５が熱処理される。これによって、ＳｉＯ２ 粉末は、ガラス状になってセラミック素体５の表面を隙間なく覆う状態となり、その結果、セラミック素体５の表面に十分な厚みの保護膜が形成される。
【００３４】
前述したように、セラミック素体５の端面６および７上に、外部電極８および９をそれぞれ形成するために、導電性ペーストを付与し、次いで焼き付ける工程が実施されるとき、この焼き付け工程が、前述の熱処理工程を兼ねるようにすることが可能である。このような方法を採用すれば、工程数の削減を図ることができ、また、焼き付けまたは熱処理に要するエネルギーの節約にもなるばかりでなく、外部電極８および９の形成のための焼き付け工程において、保護膜を構成するＳｉＯ２ が外部電極８および９へと拡散するので、外部電極８および９と内部電極３および４との間で信頼性の高い導通状態を容易に得ることができる。
【００３５】
なお、外部電極８および９の形成のため、たとえばＡｇまたはＮｉをターゲットとして用いたスパッタリング等が適用されてもよい。この場合には、内部電極３および４との導通の信頼性を高めるためには、前述した熱処理の後、セラミック素体５の端面６および７に形成された保護膜を除去し、その上で、外部電極８および９の形成のためのスパッタリング等を施すことが好ましい。
【００３６】
セラミック素体５を作製するために実施される焼成工程では、内部電極３および４がＮｉのような卑金属を含む場合には、卑金属が酸化されないようにするため、還元性雰囲気中で実施される。したがって、この場合には、焼成工程の後、酸化性雰囲気中で熱処理する再酸化工程が実施され、それによって、セラミック層２においてサーミスタ特性が得られるようにしている。この再酸化のための熱処理は、前述したＳｉＯ２ 粉末をガラス状にするための熱処理を兼ねてもよく、さらには、外部電極８および９の形成のための焼き付け工程が、ＳｉＯ２ 粉末をガラス状にするための熱処理および再酸化するための熱処理を兼ねるようにしてもよい。
【００３７】
外部電極８および９が形成された後、湿式めっきによって、めっき膜１０および１１が形成されるが、この湿式めっき工程において、ＳｉＯ２ 粉末に由来する保護膜の存在により、セラミック素体５の内部へめっき液が浸入することを防止できる。また、セラミック層２が半導体セラミックからなるため、セラミック素体５に仮にめっき液が付着したとき、外部電極８および９以外の領域にもめっき膜が析出する可能性があるが、このような不所望な領域でのめっき膜の析出も有利に防止することができる。
【００３８】
なお、図１に示したチップ状積層セラミック電子部品は、積層正特性サーミスタ１であったが、同様の構造を有する積層負特性サーミスタにおいても、セラミック層２がたとえば遷移元素系の半導体セラミックから構成され、また、積層バリスタにおいても、セラミック層２がＺｎＯ系の半導体セラミックから構成されるので、めっき液の付着により、外部電極８および９以外の領域にもめっき膜が析出する可能性がある。したがって、このように、セラミック層２が半導体セラミックからなるとき、この発明が特に有利に適用される。
【００３９】
しかしながら、上述のような利点を望まないならば、この発明は、半導体セラミック以外のセラミックからなるセラミック層を備えるチップ状積層セラミック電子部品に対しても適用されることができる。
【００４０】
次に、この発明による効果を確認するために実施した実験例について説明する。
【００４１】
【実験例】
この実験例では、以下のような方法によって、各試料に係るチップ状積層正特性サーミスタを図１に示すような構造をもって製造した。
【００４２】
１．チップ状積層正特性サーミスタの製造
（試料１）
まず、ＢａＣＯ３ 、ＴｉＯ２ およびＳｍ２ Ｏ３ の各粉末を用意し、（Ｂａ０．９９８ Ｓｍ０．００２ ）ＴｉＯ３ となるように、これら原料粉末を調合した。
【００４３】
次に、得られた混合粉末に、純水を加えて、ジルコニアボールとともに、１０時間混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。
【００４４】
次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合し、得られたスラリーから、厚さ３０μｍのグリーンシートを成形した。
【００４５】
次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製した。
【００４６】
次に、導電性ペースト膜が形成された複数のグリーンシートを積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層し、次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。
【００４７】
次に、生の積層体を、大気中において３５０℃の温度で脱脂処理した後、Ｈ２ ／Ｎ２ ＝３％の還元性雰囲気下において１３００℃の温度で２時間焼成して、相対密度７５％のセラミック層を備える焼結体としてのチップ状のセラミック素体を得た。このセラミック素体の平面寸法は、２．０ｍｍ×１．２ｍｍであった。
【００４８】
次に、比重が２．６であり、直径が０．５ｍｍである、ムライトからなる玉石を用意した。また、比表面積が２００ｍ２ ／ｇであるＳｉＯ２ 粉末を用意した。そして、用意した玉石４００ｇと、得られたセラミック素体を５０ｇと、ＳｉＯ２ 粉末を１００ｇとを混合し、この混合物を、容量１リットルのウレタン製の八角形のポットに入れて、遠心バレル機にて２５０ｒｐｍの回転数で１時間回転させ、セラミック素体の表面にＳｉＯ２ 粉末を付着させ、次いで、大気中において６００℃の温度で熱処理した。
【００４９】
次に、セラミック素体の相対向する端面に、外部電極となるＡｇを導電成分として含む導電性ペーストを塗布し、乾燥させた後、７００℃の温度で焼き付け、外部電極を形成した。
【００５０】
次に、湿式電気めっきによって、外部電極上に、Ｎｉめっき膜およびＳｎめっき膜を形成し、チップ状積層正特性サーミスタを完成させた。
【００５１】
（試料２）
玉石として、比重が３．８であるアルミナからなるものを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５２】
（試料３）
玉石として、比重が６．０であるＰＳＺからなるものを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５３】
（試料４）
玉石として、比重が１．８であるガラスビーズを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５４】
（試料５）
焼結体としてのセラミック素体を得るための焼成工程において適用される温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度６０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５５】
（試料６）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度９０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５６】
（試料７）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度８０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５７】
（試料８）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度５０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５８】
（試料９）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度９５％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５９】
（試料１０）
ＳｉＯ２ 粉末に代えて、ＴｉＯ２ 粉末を用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６０】
（試料１１）
ＳｉＯ２ 粉末に代えて、ＺｒＯ２ 粉末を用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６１】
（試料１２）
遠心バレル機にかけられるポットに２００ｃｃの水を入れたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６２】
２．評価
以上の試料１〜１２について、セラミック素体の断面を、Ｓｉ、ＴｉまたはＺｒのＷＤＸマッピングにて分析し、ＳｉＯ２ 、ＴｉＯ２ またはＺｒＯ２ からなる保護膜の厚みを求めた。
【００６３】
また、外部電極以外の領域でのめっき成長の発生の有無を目視で評価した。
【００６４】
また、セラミック素体へのめっき液の浸入の有無を評価するため、チップ状積層正特性サーミスタの耐電圧を求めた。なお、外部電極以外の領域のほぼ全面にめっき成長が生じているものについては、耐電圧を測定することが不可能であったので、耐電圧の測定を行なわなかった。
【００６５】
以上の評価結果が表１に示されている。
【００６６】
【表１】
【００６７】
表１において、試料１、２、５、６および７では、ＳｉＯ２ 粉末を用いながら乾式バレル研磨を施し、しかも、玉石の比重が２．０〜４．０の範囲内にあり、かつ焼成後のセラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲内にあるので、ＳｉＯ２ からなる保護膜を５０μｍ以上といった十分な厚みで強固に形成することができ、したがって、不所望な領域でのめっき成長がなく、耐電圧についても、２０Ｖといった高い値を示した。
【００６８】
これらに対して、試料３および４は、乾式バレル研磨において用いた玉石の比重が２．０〜４．０の範囲外である点で、試料１、２、５、６および７と異なっている。すなわち、試料３では、比重４．０を超える玉石が用いられ、試料４では、比重２．０未満の玉石が用いられた。その結果、試料３および４では、ＳｉＯ２ からなる保護膜の厚みが２０μｍ以下となり、不所望な領域でのめっき成長を防止することができたものの、耐電圧については、１８Ｖというように、やや低い値を示した。
【００６９】
また、試料８および９は、焼成後のセラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲外である点において、試料１、２、５、６および７と異なっている。すなわち、試料８では、この相対密度が６０％未満であり、他方、試料９では、相対密度が９０％を超えている。その結果、試料８では、６０μｍといった十分な厚みの保護膜が形成され、不所望な領域でのめっき成長を防止することができたが、耐電圧については、１４Ｖとやや低い値を示した。これは、セラミック素体の表面に存在するポアが多いためと考えられる。他方、試料９では、ＳｉＯ２ 粉末がめり込むためのポアが少ないため、１０μｍといった薄い保護膜しか形成されず、やや耐電圧が低くなることがわかった。
【００７０】
試料１０および１１は、ＳｉＯ２ 粉末に代えて、ＴｉＯ２ 粉末またはＺｒＯ２ 粉末のような金属酸化物粉末を用いた点において、試料１、２、５、６および７と異なっている。その結果、試料１０および１１では、厚み３０μｍの保護膜が形成されても、不所望な領域でのめっき成長を抑えることはできなかった。これは、ＴｉＯ２ 粉末またはＺｒＯ２ 粉末のような金属酸化物粉末を、乾式バレル研磨によってセラミック素体の表面に付着させても、その付着力が小さく、めっき工程などにおいて付着物が剥がれてしまうためであると考えられる。なお、ＴｉＯ２ またはＺｒＯ２ などの金属酸化物を保護膜として機能させるためには、１０００℃以上の高温で熱処理を行ない、保護膜成分とセラミック素体のセラミック成分とを反応させる必要がある。しかしながら、このような高温の熱処理を行なうと、内部電極に含まれるＮｉが酸化してしまうため、所望の特性を得ることができない。
【００７１】
試料１２では、湿式バレル研磨を適用しているため、玉石によるセラミック素体に対する機械的衝撃が小さく、厚み１．５μｍといった薄い保護膜しか形成されず、不所望な領域でのめっき成長を防止することができなかった。
【００７２】
【発明の効果】
以上のように、この発明によれば、焼結体としてのチップ状のセラミック素体を得た後、セラミック素体と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施し、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体を熱処理するようにしているので、ＳｉＯ２ による保護膜を、隙間なく十分に厚くかつ強固に形成することができる。したがって、その後において湿式めっきを施したとき、この保護膜によって、セラミック素体へのめっき液の浸入および不所望な領域でのめっき成長を防止することができる。
【００７３】
この発明において、セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程を実施するとき、この焼き付け工程が、前述した熱処理工程を兼ねるようにすれば、工程数の削減を図ることができるばかりでなく、保護膜を構成するＳｉＯ２ が外部電極へと拡散するので、外部電極と内部電極との間で信頼性の高い導通状態を確保することができる。
【００７４】
この発明において、セラミック層が半導体セラミックからなるとき、セラミック素体にめっき液が付着したとき、外部電極以外の領域にもめっき膜が析出する可能性があるため、この発明による効果がより顕著に発揮される。
【００７５】
上述のように、セラミック層が半導体セラミックからなり、セラミック素体を作製するため、還元性雰囲気中で焼成することが行なわれ、その後においてセラミック素体を再酸化する場合であって、外部電極の形成のために焼き付け工程が適用される場合には、この焼き付け工程が、前述した熱処理工程および再酸化工程を兼ねるようにすれば、３つの工程が１つの工程で済み、工程数のさらなる削減効果を期待することができる。
【００７６】
乾式バレル研磨において用いられる玉石の比重が２．０〜４．０の範囲に選ばれると、セラミック素体の表面に十分な厚みの保護膜をより確実に形成することが可能となり、保護膜の機能をより確実に発揮させることができる。
【００７７】
また、セラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲に選ばれると、十分な厚みをもって隙間なく保護膜をより確実に形成することができる。
【図面の簡単な説明】
【図１】この発明に係る製造方法が適用されて製造されるチップ状積層セラミック電子部品の一例としてのチップ状積層正特性サーミスタ１を示す断面図である。
【符号の説明】
１ チップ状積層正特性サーミスタ
２ セラミック層
３，４ 内部電極
５ セラミック素体
６，７ 端面
８，９ 外部電極
１０，１１，１２，１３ めっき膜
【発明の属する技術分野】
この発明は、チップ状積層セラミック電子部品の製造方法およびこの製造方法によって得られたチップ状積層セラミック電子部品に関するもので、特に、外部電極に湿式めっきが施される必要のあるチップ状積層セラミック電子部品において、めっき液のセラミック素体への浸入およびめっき膜の不所望な領域への析出を防止するための技術に関するものである。
【０００２】
【従来の技術】
近年、種々の電子部品に対して、これらを面実装可能とすべき要求が高まっており、この要求に対応するため、多くの電子部品においてチップ化が進んでいる。特に、積層セラミック電子部品がチップ化されたとき、その信頼性向上などを目的として、ガラスやその他の無機物を、表面に被覆または蒸着することによって保護膜を形成したり、内部に含浸したりする試みが多数なされている。
【０００３】
上記保護膜の形成は、上述のような信頼性の向上の他、たとえば、セラミック素体上での不所望なめっき成長の抑制や、セラミック素体内へのめっき液の浸入の抑制などを目的としている。
【０００４】
保護膜の形成方法として、たとえば、セラミック素体を玉石としてのジルコニアボールおよび水とともにポットに入れ、これらをポット中で回転させる、湿式バレル研磨を実施する際、ポット中にＴｉＯ２ またはＺｒＯ２ 粉末をさらに加え、セラミック素体の表面にＴｉＯ２ またはＺｒＯ２ 粉末を付着させて保護膜を設ける、といった方法が提案されている（たとえば、特許文献１参照）。
【０００５】
【特許文献１】
特開平８−１８１０２９号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１に記載の技術には、次のような課題がある。
【０００７】
すなわち、保護膜となるべきＴｉＯ２ またはＺｒＯ２ 粉末をセラミック素体の表面上に付着させるにあたって、水を添加する湿式バレル研磨を実施しているので、玉石がセラミック素体表面に与える衝撃力が水の抵抗力によって比較的弱くなり、したがって、セラミック素体の表面にＴｉＯ２ またはＺｒＯ２ 粉末が付着しにくいという問題がある。
【０００８】
この付着しにくいという問題は、まず、付着強度が比較的低いという問題を意味する。したがって、めっき工程などにおいてセラミック素体にたとえ軽い衝撃が与えられたとしても、ＴｉＯ２ またはＺｒＯ２ 粉末による保護膜は容易に剥がれてしまうという問題を招く。
【０００９】
また、上述の付着しにくいという問題は、ＴｉＯ２ またはＺｒＯ２ 粉末による保護膜が十分な厚みをもって隙間なく形成されることが困難であるという問題を意味する。特に、隙間なく保護膜が形成されることが困難であるという問題は、ＴｉＯ２ またはＺｒＯ２ のような金属酸化物には延性がほとんどないため、金属酸化物間で隙間が形成されやすいということも起因している。
【００１０】
このようなことから、特許文献１に記載の技術による保護膜では、セラミック素体内にめっき液が浸入することを完全に防止し得ないことがある。特に、セラミック素体に備えるセラミック部分が多孔質である場合、すなわちセラミックの相対密度が低い場合、めっき液はセラミック素体の内部に容易に浸入してしまう。
【００１１】
上述のめっき液のセラミック素体内部への浸入は、電子部品の特性または信頼性の低下を招くことがある。たとえば、電子部品が正特性サーミスタである場合、これを実装する際に加えられる熱によって、セラミック素体の内部に浸入しためっき液の成分が燃焼し、セラミックの粒界に付着した酸素を消費するため、サーミスタ特性を著しく劣化させてしまうことがある。また、セラミック素体に備えるセラミック層が半導体特性を有するような場合、めっき工程において、セラミック素体の表面上の外部電極が形成されていない領域、すなわち不所望な領域にも、めっき膜が形成されてしまうという問題を引き起こす。
【００１２】
そこで、この発明の目的は、上述のような保護膜を十分な厚みをもって隙間なく強固に形成し得る、チップ状積層セラミック電子部品の製造方法を提供しようとすることである。
【００１３】
【課題を解決するための手段】
この発明に係るチップ状積層セラミック電子部品の製造方法は、複数の積層されたセラミック層と、セラミック層間の所定の界面に沿って形成されかつ端面にまで引き出される内部電極とをもって構成される、焼結体としてのチップ状のセラミック素体を作製する工程を備えるが、上述した技術的課題を解決するため、セラミック素体と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施す工程と、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体を熱処理し、保護膜を形成する工程とをさらに備えることを特徴としている。
【００１４】
セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程と、外部電極の表面にめっき処理を行ない、めっき膜を形成する工程とを備える場合、この焼き付ける工程は、前述した熱処理する工程を兼ねるようにしてもよい。
【００１５】
この発明は、セラミック層が半導体セラミックからなるとき、特に有利に適用される。この場合、セラミック素体を作製する工程が、還元性雰囲気中で焼成する工程を含むとき、セラミック素体を再酸化する工程をさらに備えることが好ましい。そして、セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程が実施されるとき、この焼き付ける工程は、前述した熱処理する工程および再酸化する工程を兼ねることが好ましい。
【００１６】
この発明において、玉石の比重は２．０〜４．０であることが好ましい。
【００１７】
また、セラミック層についての（焼成後の実際の密度）／（セラミック組成の理論密度）で表される相対密度は、６０〜９０％であるとき、この発明が特に有利に適用される。
【００１８】
この発明は、また、上述のような製造方法によって得られた、チップ状積層セラミック電子部品にも向けられる。
【００１９】
【発明の実施の形態】
図１は、この発明に係る製造方法が適用されて製造されるチップ状積層セラミック電子部品の一例としてのチップ状積層正特性サーミスタ１を示す断面図である。
【００２０】
積層正特性サーミスタ１は、複数の積層されたセラミック層２と、セラミック層２間の所定の界面に沿って形成される第１および第２の内部電極４とをもって構成される、焼結体としてのチップ状のセラミック素体５を備えている。
【００２１】
第１の内部電極３は、セラミック素体５の第１の端面６にまで引き出され、第２の内部電極４は、セラミック素体２の第１の端面６に対向する第２の端面７にまで引き出されている。また、これら第１および第２の内部電極３および４は、セラミック素体５の内部において、積層方向に交互に配置されている。
【００２２】
セラミック層２は、正の抵抗温度係数を与え得る、たとえばＢａＴｉＯ３ 系セラミックから構成される。また、内部電極３および４を構成する金属としては、ＮｉもしくはＣｕ等の卑金属またはＰｔもしくはＡｇ−Ｐｄ合金等の貴金属を用いることができる。
【００２３】
セラミック素体５の第１および第２の端面６および７上には、第１および第２の内部電極３および４に電気的に接続されるように、第１および第２の外部電極８および９がそれぞれ形成される。外部電極８および９を構成する金属としては、たとえば、ＡｇまたはＡｇ−Ｐｄ合金等の貴金属を用いることができる。
【００２４】
第１および第２の外部電極８および９上には、湿式めっきによって、Ｎｉめっき膜１０および１１が形成され、その表面にＳｎめっき膜１２および１３が形成されている。めっき膜は必ずしも２層にする必要はなく、Ｓｎからなる層を１層設けてもよいし、または半田等からなる層を１層設けてもよい。
【００２５】
このような積層正特性サーミスタ１を製造するため、次のような工程が実施される。
【００２６】
まず、セラミック素体５を作製するため、セラミック層２となるべき複数のセラミックグリーンシートが用意される。セラミックグリーンシート上の所定の位置に、内部電極３および４となるべき導電性ペーストからなる膜が印刷等によって形成される。次に、これらセラミックグリーンシートが積層され、圧着され、必要に応じて、所定の寸法にカットされた後、焼成され、それによって、焼結体としてのチップ状のセラミック素体５が得られる。
【００２７】
次に、セラミック素体５は、たとえばムライトまたはアルミナ等からなる玉石およびＳｉＯ２ 粉末とともに、ポット中に入れられ、ポットを回転させることにより、乾式バレル研磨が施される。ここで、乾式でのバレル研磨を実施するようにしているので、セラミック素体５に対する機械的衝撃を高めることができる。したがって、ＳｉＯ２ 粉末を、強固かつ多量にセラミック素体５に付着させることができる。
【００２８】
より詳細には、ＳｉＯ２ 粉末は、玉石から及ぼされる衝撃力によって、セラミック素体５に叩きつけられる。その結果、セラミック素体５のセラミック部分の空隙にＳｉＯ２ 粉末がめり込むようにして付着し、さらに、バレル研磨によって削られたセラミック素体５の表面の凹凸にもＳｉＯ２ 粉末が入り込むことによって、ＳｉＯ２ 粉末は厚く付着する。
【００２９】
乾式バレル研磨においては、一例として、ＳｉＯ２ 粉末と玉石とセラミック素体５とが、重量比で２：１０：１程度となるように混合される。また、乾式バレル研磨を実施するため、通常、たとえばアルミナからなるポットを用いた遠心バレルが適用されるが、遠心バレル以外のバレルが適用されてもよい。
【００３０】
乾式バレル研磨において用いられる玉石は、その比重が２．０〜４．０であることが好ましい。玉石の比重をこのような数値範囲に選ぶことにより、セラミック素体５の表面にたとえば厚み２０μｍを超える比較的厚い保護膜を形成することが容易となり、保護膜の機能をより確実に発揮させることができるからである。
【００３１】
また、セラミック素体５に備えるセラミック層２についての（焼成後の実際の密度）／（セラミック組成の理論密度）で表される相対密度が６０〜９０％であるとき、この発明が特に有利に適用される。この相対密度が６０％より低い場合、セラミック素体５の表面にポアが多く存在するため、ＳｉＯ２ 粉末による保護膜によってポアを埋めきることが困難となり、他方、相対密度が９０％より高い場合には、表面のポアが少なすぎるため、保護膜を十分な厚みで形成することが困難になるからである。相対密度が６０〜９０％の範囲にあると、ポアに入り込んだＳｉＯ２ 粉末によって、後述する熱処理後において、十分な厚みをもって隙間なく保護膜を確実に形成することができる。なお、ＳｉＯ２ 粉末は、セラミック素体５の表面部分にあるポアにしか入り込まないので、セラミック素体５、特にセラミック層２の特性には実質的な影響を及ぼさない。
【００３２】
上述の相対密度は、たとえば、セラミック素体５を得るために実施される焼成工程での焼成温度を調整したり、あるいは、焼成されるべき生の状態のセラミック素体に含まれる有機材料の含有量を調整したりすることによって、これを調整することができる。
【００３３】
次に、ＳｉＯ２ 粉末がガラス状に溶ける温度で、上述のようにＳｉＯ２ 粉末が表面に付着したセラミック素体５が熱処理される。これによって、ＳｉＯ２ 粉末は、ガラス状になってセラミック素体５の表面を隙間なく覆う状態となり、その結果、セラミック素体５の表面に十分な厚みの保護膜が形成される。
【００３４】
前述したように、セラミック素体５の端面６および７上に、外部電極８および９をそれぞれ形成するために、導電性ペーストを付与し、次いで焼き付ける工程が実施されるとき、この焼き付け工程が、前述の熱処理工程を兼ねるようにすることが可能である。このような方法を採用すれば、工程数の削減を図ることができ、また、焼き付けまたは熱処理に要するエネルギーの節約にもなるばかりでなく、外部電極８および９の形成のための焼き付け工程において、保護膜を構成するＳｉＯ２ が外部電極８および９へと拡散するので、外部電極８および９と内部電極３および４との間で信頼性の高い導通状態を容易に得ることができる。
【００３５】
なお、外部電極８および９の形成のため、たとえばＡｇまたはＮｉをターゲットとして用いたスパッタリング等が適用されてもよい。この場合には、内部電極３および４との導通の信頼性を高めるためには、前述した熱処理の後、セラミック素体５の端面６および７に形成された保護膜を除去し、その上で、外部電極８および９の形成のためのスパッタリング等を施すことが好ましい。
【００３６】
セラミック素体５を作製するために実施される焼成工程では、内部電極３および４がＮｉのような卑金属を含む場合には、卑金属が酸化されないようにするため、還元性雰囲気中で実施される。したがって、この場合には、焼成工程の後、酸化性雰囲気中で熱処理する再酸化工程が実施され、それによって、セラミック層２においてサーミスタ特性が得られるようにしている。この再酸化のための熱処理は、前述したＳｉＯ２ 粉末をガラス状にするための熱処理を兼ねてもよく、さらには、外部電極８および９の形成のための焼き付け工程が、ＳｉＯ２ 粉末をガラス状にするための熱処理および再酸化するための熱処理を兼ねるようにしてもよい。
【００３７】
外部電極８および９が形成された後、湿式めっきによって、めっき膜１０および１１が形成されるが、この湿式めっき工程において、ＳｉＯ２ 粉末に由来する保護膜の存在により、セラミック素体５の内部へめっき液が浸入することを防止できる。また、セラミック層２が半導体セラミックからなるため、セラミック素体５に仮にめっき液が付着したとき、外部電極８および９以外の領域にもめっき膜が析出する可能性があるが、このような不所望な領域でのめっき膜の析出も有利に防止することができる。
【００３８】
なお、図１に示したチップ状積層セラミック電子部品は、積層正特性サーミスタ１であったが、同様の構造を有する積層負特性サーミスタにおいても、セラミック層２がたとえば遷移元素系の半導体セラミックから構成され、また、積層バリスタにおいても、セラミック層２がＺｎＯ系の半導体セラミックから構成されるので、めっき液の付着により、外部電極８および９以外の領域にもめっき膜が析出する可能性がある。したがって、このように、セラミック層２が半導体セラミックからなるとき、この発明が特に有利に適用される。
【００３９】
しかしながら、上述のような利点を望まないならば、この発明は、半導体セラミック以外のセラミックからなるセラミック層を備えるチップ状積層セラミック電子部品に対しても適用されることができる。
【００４０】
次に、この発明による効果を確認するために実施した実験例について説明する。
【００４１】
【実験例】
この実験例では、以下のような方法によって、各試料に係るチップ状積層正特性サーミスタを図１に示すような構造をもって製造した。
【００４２】
１．チップ状積層正特性サーミスタの製造
（試料１）
まず、ＢａＣＯ３ 、ＴｉＯ２ およびＳｍ２ Ｏ３ の各粉末を用意し、（Ｂａ０．９９８ Ｓｍ０．００２ ）ＴｉＯ３ となるように、これら原料粉末を調合した。
【００４３】
次に、得られた混合粉末に、純水を加えて、ジルコニアボールとともに、１０時間混合粉砕し、乾燥後、１０００℃の温度で２時間仮焼した。
【００４４】
次に、この仮焼粉末に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに、数時間混合し、得られたスラリーから、厚さ３０μｍのグリーンシートを成形した。
【００４５】
次に、グリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分とする導電性ペーストを付与し、乾燥させることによって、内部電極となる導電性ペースト膜が形成されたグリーンシートを作製した。
【００４６】
次に、導電性ペースト膜が形成された複数のグリーンシートを積層するとともに、その上下に、導電性ペースト膜を形成していない保護用のグリーンシートを積層し、次いで圧着した後、所定の寸法にカットすることによって、チップ状の生の積層体を得た。
【００４７】
次に、生の積層体を、大気中において３５０℃の温度で脱脂処理した後、Ｈ２ ／Ｎ２ ＝３％の還元性雰囲気下において１３００℃の温度で２時間焼成して、相対密度７５％のセラミック層を備える焼結体としてのチップ状のセラミック素体を得た。このセラミック素体の平面寸法は、２．０ｍｍ×１．２ｍｍであった。
【００４８】
次に、比重が２．６であり、直径が０．５ｍｍである、ムライトからなる玉石を用意した。また、比表面積が２００ｍ２ ／ｇであるＳｉＯ２ 粉末を用意した。そして、用意した玉石４００ｇと、得られたセラミック素体を５０ｇと、ＳｉＯ２ 粉末を１００ｇとを混合し、この混合物を、容量１リットルのウレタン製の八角形のポットに入れて、遠心バレル機にて２５０ｒｐｍの回転数で１時間回転させ、セラミック素体の表面にＳｉＯ２ 粉末を付着させ、次いで、大気中において６００℃の温度で熱処理した。
【００４９】
次に、セラミック素体の相対向する端面に、外部電極となるＡｇを導電成分として含む導電性ペーストを塗布し、乾燥させた後、７００℃の温度で焼き付け、外部電極を形成した。
【００５０】
次に、湿式電気めっきによって、外部電極上に、Ｎｉめっき膜およびＳｎめっき膜を形成し、チップ状積層正特性サーミスタを完成させた。
【００５１】
（試料２）
玉石として、比重が３．８であるアルミナからなるものを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５２】
（試料３）
玉石として、比重が６．０であるＰＳＺからなるものを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５３】
（試料４）
玉石として、比重が１．８であるガラスビーズを用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５４】
（試料５）
焼結体としてのセラミック素体を得るための焼成工程において適用される温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度６０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５５】
（試料６）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度９０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５６】
（試料７）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度８０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５７】
（試料８）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度５０％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５８】
（試料９）
試料５の場合と同様、焼成温度を調整することによって、焼成後のセラミック素体に備えるセラミック層が相対密度９５％となるようにしたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００５９】
（試料１０）
ＳｉＯ２ 粉末に代えて、ＴｉＯ２ 粉末を用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６０】
（試料１１）
ＳｉＯ２ 粉末に代えて、ＺｒＯ２ 粉末を用いたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６１】
（試料１２）
遠心バレル機にかけられるポットに２００ｃｃの水を入れたことを除いて、試料１の場合と同様にして、チップ状積層正特性サーミスタを製造した。
【００６２】
２．評価
以上の試料１〜１２について、セラミック素体の断面を、Ｓｉ、ＴｉまたはＺｒのＷＤＸマッピングにて分析し、ＳｉＯ２ 、ＴｉＯ２ またはＺｒＯ２ からなる保護膜の厚みを求めた。
【００６３】
また、外部電極以外の領域でのめっき成長の発生の有無を目視で評価した。
【００６４】
また、セラミック素体へのめっき液の浸入の有無を評価するため、チップ状積層正特性サーミスタの耐電圧を求めた。なお、外部電極以外の領域のほぼ全面にめっき成長が生じているものについては、耐電圧を測定することが不可能であったので、耐電圧の測定を行なわなかった。
【００６５】
以上の評価結果が表１に示されている。
【００６６】
【表１】
表１において、試料１、２、５、６および７では、ＳｉＯ２ 粉末を用いながら乾式バレル研磨を施し、しかも、玉石の比重が２．０〜４．０の範囲内にあり、かつ焼成後のセラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲内にあるので、ＳｉＯ２ からなる保護膜を５０μｍ以上といった十分な厚みで強固に形成することができ、したがって、不所望な領域でのめっき成長がなく、耐電圧についても、２０Ｖといった高い値を示した。
【００６８】
これらに対して、試料３および４は、乾式バレル研磨において用いた玉石の比重が２．０〜４．０の範囲外である点で、試料１、２、５、６および７と異なっている。すなわち、試料３では、比重４．０を超える玉石が用いられ、試料４では、比重２．０未満の玉石が用いられた。その結果、試料３および４では、ＳｉＯ２ からなる保護膜の厚みが２０μｍ以下となり、不所望な領域でのめっき成長を防止することができたものの、耐電圧については、１８Ｖというように、やや低い値を示した。
【００６９】
また、試料８および９は、焼成後のセラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲外である点において、試料１、２、５、６および７と異なっている。すなわち、試料８では、この相対密度が６０％未満であり、他方、試料９では、相対密度が９０％を超えている。その結果、試料８では、６０μｍといった十分な厚みの保護膜が形成され、不所望な領域でのめっき成長を防止することができたが、耐電圧については、１４Ｖとやや低い値を示した。これは、セラミック素体の表面に存在するポアが多いためと考えられる。他方、試料９では、ＳｉＯ２ 粉末がめり込むためのポアが少ないため、１０μｍといった薄い保護膜しか形成されず、やや耐電圧が低くなることがわかった。
【００７０】
試料１０および１１は、ＳｉＯ２ 粉末に代えて、ＴｉＯ２ 粉末またはＺｒＯ２ 粉末のような金属酸化物粉末を用いた点において、試料１、２、５、６および７と異なっている。その結果、試料１０および１１では、厚み３０μｍの保護膜が形成されても、不所望な領域でのめっき成長を抑えることはできなかった。これは、ＴｉＯ２ 粉末またはＺｒＯ２ 粉末のような金属酸化物粉末を、乾式バレル研磨によってセラミック素体の表面に付着させても、その付着力が小さく、めっき工程などにおいて付着物が剥がれてしまうためであると考えられる。なお、ＴｉＯ２ またはＺｒＯ２ などの金属酸化物を保護膜として機能させるためには、１０００℃以上の高温で熱処理を行ない、保護膜成分とセラミック素体のセラミック成分とを反応させる必要がある。しかしながら、このような高温の熱処理を行なうと、内部電極に含まれるＮｉが酸化してしまうため、所望の特性を得ることができない。
【００７１】
試料１２では、湿式バレル研磨を適用しているため、玉石によるセラミック素体に対する機械的衝撃が小さく、厚み１．５μｍといった薄い保護膜しか形成されず、不所望な領域でのめっき成長を防止することができなかった。
【００７２】
【発明の効果】
以上のように、この発明によれば、焼結体としてのチップ状のセラミック素体を得た後、セラミック素体と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施し、次いで、ＳｉＯ２ 粉末がガラス状に溶ける温度で、ＳｉＯ２ 粉末が表面に付着したセラミック素体を熱処理するようにしているので、ＳｉＯ２ による保護膜を、隙間なく十分に厚くかつ強固に形成することができる。したがって、その後において湿式めっきを施したとき、この保護膜によって、セラミック素体へのめっき液の浸入および不所望な領域でのめっき成長を防止することができる。
【００７３】
この発明において、セラミック素体の端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程を実施するとき、この焼き付け工程が、前述した熱処理工程を兼ねるようにすれば、工程数の削減を図ることができるばかりでなく、保護膜を構成するＳｉＯ２ が外部電極へと拡散するので、外部電極と内部電極との間で信頼性の高い導通状態を確保することができる。
【００７４】
この発明において、セラミック層が半導体セラミックからなるとき、セラミック素体にめっき液が付着したとき、外部電極以外の領域にもめっき膜が析出する可能性があるため、この発明による効果がより顕著に発揮される。
【００７５】
上述のように、セラミック層が半導体セラミックからなり、セラミック素体を作製するため、還元性雰囲気中で焼成することが行なわれ、その後においてセラミック素体を再酸化する場合であって、外部電極の形成のために焼き付け工程が適用される場合には、この焼き付け工程が、前述した熱処理工程および再酸化工程を兼ねるようにすれば、３つの工程が１つの工程で済み、工程数のさらなる削減効果を期待することができる。
【００７６】
乾式バレル研磨において用いられる玉石の比重が２．０〜４．０の範囲に選ばれると、セラミック素体の表面に十分な厚みの保護膜をより確実に形成することが可能となり、保護膜の機能をより確実に発揮させることができる。
【００７７】
また、セラミック素体に備えるセラミック層の相対密度が６０〜９０％の範囲に選ばれると、十分な厚みをもって隙間なく保護膜をより確実に形成することができる。
【図面の簡単な説明】
【図１】この発明に係る製造方法が適用されて製造されるチップ状積層セラミック電子部品の一例としてのチップ状積層正特性サーミスタ１を示す断面図である。
【符号の説明】
１ チップ状積層正特性サーミスタ
２ セラミック層
３，４ 内部電極
５ セラミック素体
６，７ 端面
８，９ 外部電極
１０，１１，１２，１３ めっき膜
Claims (8)
- 複数の積層されたセラミック層と、前記セラミック層間の所定の界面に沿って形成されかつ端面にまで引き出される内部電極とをもって構成される、焼結体としてのチップ状のセラミック素体を作製する工程と、
前記セラミック素体と玉石とＳｉＯ２ 粉末とを混合して、乾式バレル研磨を施す工程と、
次いで、前記ＳｉＯ２ 粉末がガラス状に溶ける温度で、前記ＳｉＯ２ 粉末が表面に付着した前記セラミック素体を熱処理し、保護膜を形成する工程と
を備える、チップ状積層セラミック電子部品の製造方法。 - 前記セラミック素体の前記端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程と、前記外部電極の表面にめっき処理を行ない、めっき膜を形成する工程とを備え、前記焼き付ける工程は、前記熱処理する工程を兼ねる、請求項１に記載のチップ状積層セラミック電子部品の製造方法。
- 前記セラミック層は半導体セラミックからなる、請求項１に記載のチップ状積層セラミック電子部品の製造方法。
- 前記セラミック素体を作製する工程は、還元性雰囲気中で焼成する工程を含み、前記セラミック素体を再酸化する工程をさらに備える、請求項３に記載のチップ状積層セラミック電子部品の製造方法。
- 前記セラミック素体の前記端面上に、外部電極を形成するために、導電性ペーストを付与し、次いで焼き付ける工程を備え、前記焼き付ける工程は、前記熱処理する工程および前記再酸化する工程を兼ねる、請求項４に記載のチップ状積層セラミック電子部品の製造方法。
- 前記玉石の比重は２．０〜４．０である、請求項１ないし５のいずれかに記載のチップ状積層セラミック電子部品の製造方法。
- 前記セラミック層についての（焼成後の実際の密度）／（セラミック組成の理論密度）で表される相対密度は、６０〜９０％である、請求項１ないし６のいずれかに記載のチップ状積層セラミック電子部品の製造方法。
- 請求項１ないし７のいずれかに記載の製造方法によって得られた、チップ状積層セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102582A JP2004311676A (ja) | 2003-04-07 | 2003-04-07 | チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102582A JP2004311676A (ja) | 2003-04-07 | 2003-04-07 | チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311676A true JP2004311676A (ja) | 2004-11-04 |
Family
ID=33465966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102582A Pending JP2004311676A (ja) | 2003-04-07 | 2003-04-07 | チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311676A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227314A (ja) * | 2007-03-14 | 2008-09-25 | Tdk Corp | 積層型セラミック電子部品の製造方法 |
| CN104008830A (zh) * | 2013-02-21 | 2014-08-27 | 株式会社村田制作所 | 芯片型正特性热敏电阻元件 |
| KR20190033433A (ko) | 2017-09-21 | 2019-03-29 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| JP2019057705A (ja) * | 2017-09-21 | 2019-04-11 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| US10714260B2 (en) | 2017-04-03 | 2020-07-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing the same |
| WO2023084858A1 (ja) * | 2021-11-09 | 2023-05-19 | 株式会社村田製作所 | 電子部品 |
-
2003
- 2003-04-07 JP JP2003102582A patent/JP2004311676A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227314A (ja) * | 2007-03-14 | 2008-09-25 | Tdk Corp | 積層型セラミック電子部品の製造方法 |
| JP4687670B2 (ja) * | 2007-03-14 | 2011-05-25 | Ｔｄｋ株式会社 | 積層型セラミック電子部品の製造方法 |
| CN104008830A (zh) * | 2013-02-21 | 2014-08-27 | 株式会社村田制作所 | 芯片型正特性热敏电阻元件 |
| JP2014165184A (ja) * | 2013-02-21 | 2014-09-08 | Murata Mfg Co Ltd | チップ型正特性サーミスタ素子 |
| US10714260B2 (en) | 2017-04-03 | 2020-07-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method for manufacturing the same |
| KR20190033433A (ko) | 2017-09-21 | 2019-03-29 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| JP2019057705A (ja) * | 2017-09-21 | 2019-04-11 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| US10607782B2 (en) | 2017-09-21 | 2020-03-31 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and manufacturing method of ceramic electronic device |
| JP7105615B2 (ja) | 2017-09-21 | 2022-07-25 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| KR102527062B1 (ko) | 2017-09-21 | 2023-05-02 | 다이요 유덴 가부시키가이샤 | 세라믹 전자 부품 및 그 제조 방법 |
| WO2023084858A1 (ja) * | 2021-11-09 | 2023-05-19 | 株式会社村田製作所 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4310585B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| US8339237B2 (en) | Multilayer PTC thermistor | |
| US7830240B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JPH113834A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| CN112216510B (zh) | 陶瓷电子器件及其制造方法 | |
| JP4211510B2 (ja) | 積層型ｐｔｃサーミスタの製造方法 | |
| WO2003073443A1 (fr) | Procede de fabrication d'un composant electronique multicouche en ceramique | |
| CN113348529A (zh) | 蓄电装置 | |
| TWI283419B (en) | Laminated ceramic capacitor | |
| US7679485B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JP2004015016A (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| JP2004311676A (ja) | チップ状積層セラミック電子部品の製造方法およびチップ状積層セラミック電子部品 | |
| US6749891B2 (en) | Zinc oxide varistor and method of manufacturing same | |
| US7649437B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| GB2353408A (en) | Method for manufacturing a monolithic ceramic electronic component | |
| JP2002043105A (ja) | 酸化亜鉛型バリスタ及びその製造方法 | |
| JP2004241590A (ja) | 積層型圧電体素子 | |
| JP3604043B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2012142411A (ja) | セラミック電子部品 | |
| JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
| WO2022264969A1 (ja) | 電子部品 | |
| JP4144080B2 (ja) | 積層型半導体セラミック素子 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 |