JP2004015016A - チップ型電子部品及びチップ型電子部品の製造方法 - Google Patents
チップ型電子部品及びチップ型電子部品の製造方法 Download PDFInfo
- Publication number
- JP2004015016A JP2004015016A JP2002170428A JP2002170428A JP2004015016A JP 2004015016 A JP2004015016 A JP 2004015016A JP 2002170428 A JP2002170428 A JP 2002170428A JP 2002170428 A JP2002170428 A JP 2002170428A JP 2004015016 A JP2004015016 A JP 2004015016A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- terminal electrode
- chip
- coupling agent
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】本発明はセラミック素体の表面に形成された端子電極にめっき膜を形成する際に、セラミック素体へのめっき液の浸入を防ぐことができ、かつ比抵抗の低いセラミック素体であっても、セラミック素体にめっき膜が形成されることを防ぐことができ、かつ接着剤との濡れ性が良いチップ型電子部品及びその製造方法を提供する。
【解決手段】セラミック素体の表面に形成される電極にめっき膜が形成されてなるチップ型電子部品において、セラミック素体の表面のうち少なくとも電極が形成されていない部分にチタネート系カップリング剤の被覆層を形成する。
【選択図】図１
【解決手段】セラミック素体の表面に形成される電極にめっき膜が形成されてなるチップ型電子部品において、セラミック素体の表面のうち少なくとも電極が形成されていない部分にチタネート系カップリング剤の被覆層を形成する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック素体の表面に形成される電極にめっき膜を形成したチップ型電子部品、及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子部品の面実装対応の要求が強くなり、多くの電子部品においてチップ化が進んでいる。例えば、積層型ＰＴＣサーミスタ等は、ＢａＴｉＯ３からなるセラミックグリーンシートと金属粉末を含む導電性ペーストとを交互に積層し、これを一体焼成してセラミック素体を得た後、セラミック素体の端面にＡｇ等の端子電極を焼き付けて作製される。
【０００３】
このようにして形成されたチップ型電子部品を基板に実装するにあたり、通常、はんだ付けが行われている。はんだ付けを行う際、はんだの温度が端子電極の融点よりも高い場合、及びはんだ付けに要する時間が長すぎる場合、端子電極が溶融してはんだ中に溶け出す、いわゆるはんだ食われが生じることがある。このはんだ食われを防ぐために、はんだ付けを行う前、端子電極の表面に電解めっき法によってＮｉ等のめっき膜を形成する方法が用いられていた。
【０００４】
しかしながら、セラミック素体が絶縁体であっても、セラミック素体の焼結密度が低い場合には、めっき液がセラミック素体の内部に侵入してしまい、セラミック素体の特性が劣化するという問題が生じる。さらに、半導体の性質を有するセラミック素体に焼き付けられた端子電極に電解めっきを施す場合、端子電極が焼き付けられていないセラミック素体にもめっき膜が形成されてしまうという問題が生じる。
【０００５】
これを解決する方法として、セラミック素体の表面に絶縁体であるガラス層を形成し、セラミック素体へめっき膜形成、及びめっき液の侵入を防ぐという方法が用いられていた。また、特開平１−１１６７０６号公報において、端子電極を有したセラミック素体表面にシラン系カップリング剤で撥水処理をすることによって、セラミック素体へのめっき膜形成、及びめっき液の侵入を防ぐ
方法が用いられていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、セラミック素体の表面にガラス層を形成する方法では、セラミック素体にガラス粉末を含んだ溶液をセラミック素体表面に塗布し、熱処理を行った後に常温に戻すと、ガラス層にひびや割れが生じる。これは、ガラス層がＳｉ元素とＯ元素とが３次元的に網目構造を形成してなる一物質としてセラミック素体の表面に物理的に形成されており、焼成及び熱処理等により温度が変化する場合、セラミック素体とガラス層との熱膨張率及び収縮率が異なるからである。したがって、ガラス層を形成後にセラミック素体に電解めっき法でめっき膜を形成すると、ガラスの割れ目からめっき液がセラミック素体内部に浸透する恐れがあった。
【０００７】
また、シラン系カップリング剤で撥水処理をする方法は、ＮＴＣサーミスタのような室温での比抵抗が１０００Ω・ｃｍ前後であるセラミック素体では、端子電極以外のセラミック素体の表面にめっき膜が形成されなかったが、ＰＴＣサーミスタのような室温での比抵抗が３０Ω・ｃｍ以下と低いセラミック素体を用いた場合に、端子電極以外のセラミック素体にめっき膜が形成されることがわかった。
【０００８】
さらに、シラン系カップリング剤で撥水処理をする方法では、通常セラミック素体を基板に実装する際には接着剤で基板に仮止めしておき、その後にはんだを用いて実装するという方法が用いられている。この方法を用いてシラン系カップリング剤により撥水処理を行ったセラミック素体を基板に実装する場合、シラン系カップリング剤の撥水性が強すぎるため、接着剤をはじいてしまい、セラミック素体を基板に仮止めできないという問題が生じた。
【０００９】
本発明の目的は、比抵抗が低いセラミック素体であっても、端子電極以外のセラミック素体にめっき膜が形成されたり、めっき液が浸入することを防ぎ、基板に実装をする際の接着剤による仮止めが問題なく行えるチップ型電子部品及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本願第１の発明のチップ型電子部品は、セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、セラミック素体の表面のうち少なくとも端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されていることを特徴とする。
【００１１】
このような構成をとることで、セラミック素体の表面のうち少なくとも電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されるため、セラミック素体にめっき液が浸入するのを防ぐことができる。すなわち、チタネート系カップリング剤の被覆層は、チタネート系カップリング剤の分子がセラミック素体の表面の分子と化学的に結合して、セラミック素体の表面に形成されている。その結果、温度変化が生じた場合にも、セラミック素体の熱膨張や収縮に柔軟に対応することができ、ひびや割れが生じにくいものとなる。
【００１２】
また、このような構成をとることで、比抵抗の低いセラミック素体であっても、チタネート系カップリング剤の被覆層がセラミック素体の表面に付着しようとするめっき液をはじくため、セラミック素体の表面にめっき膜が形成されることを防ぐことができる。
【００１３】
また、チタネート系カップリング剤の被覆層は端子電極に対して濡れ性が低いという特性を有するので、端子電極を形成したセラミック素体全体にチタネート系カップリング剤を付与したとしても、端子電極とめっき膜の導通を妨げるようなことはない。すなわち、端子電極の表面にはチタネート系カップリング剤の被覆層が斑点状にしか形成されないため、端子電極の表面はめっき膜を形成することができ、端子電極とめっき膜との導通を保つことができる。
【００１４】
また、チタネート系カップリング剤は、接着剤との適度な濡れ性を有しているため、接着剤をはじくことがない。むしろ有機物との親和性があるため、セラミック素体と接着剤との濡れを助けることになり、より強固にチップ型電子部品を基板に接着できる。
【００１５】
また、本願第２の発明のチップ型電子部品は、セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分に無機絶縁層が形成されており、前記無機絶縁層の表面にチタネート系カップリング剤の被覆層が形成されてなることが好ましい。
【００１６】
このようなチップ型電子部品は、チタネート系カップリング剤の被覆層を形成する前に、無機絶縁層を形成しておくことで、セラミック素体へのめっき膜の形成を防ぐことができ、セラミック素体内へのめっき液の浸入をより確実に防止することができる。特にセラミック素体の焼結密度が８０〜８５％と低い場合に効果がある。
【００１７】
また、本願第３の発明のチップ型電子部品は前記セラミック素体が半導体セラミックで構成されていることが好ましい。
【００１８】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第１の発明及び第２の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【００１９】
また、本願第４の発明のチップ型電子部品の製造方法は、セラミック素体の表面に電極ペーストを付与した後、前記電極ペーストを焼き付けて端子電極を形成する第１工程と、少なくとも前記セラミック素体の表面および前記端子電極の表面にチタネート系カップリング剤を付与して被覆層を形成する第２工程と、前記端子電極表面にめっき膜を形成する第３工程と、を備えることを特徴とする。
【００２０】
このような製造方法を用いることによって、セラミック素体表面にはチタネート系カップリング剤の被覆層が形成されるため、セラミック素体へのめっき液の侵入を防止し、セラミック素体表面へのめっき膜の形成を防止できる。また、チタネート系カップリング剤はセラミック素体に対しては濡れ性がよいが、端子電極に対しては濡れ性が低いため、チタネート系カップリング剤を端子電極形成後に付与することで、セラミック素体の表面にはチタネート系カップリング剤からなる被覆層が形成されるが、端子電極の表面にはチタネート系カップリング剤が斑点状にしか付着しないことになる。これにより、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【００２１】
また、本願第５の発明のチップ型電子部品の製造方法は、前記第１工程の前に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程をさらに備える方が好ましい。
【００２２】
このように端子電極の形成前にガラス層を形成すれば、ガラス層を形成した後に端子電極を焼き付けることで、端子電極形成部分についてはガラス層が端子電極中に拡散するため、端子電極とガラス層との導通を保つことができる。結果としてセラミック素体の表面にガラス層が形成されるため、セラミック素体の焼結密度が低い場合でも確実にめっき液の侵入及びめっき膜の形成を防ぐことができる。
【００２３】
また、本願第６の発明のチップ型電子部品の製造方法は、前記第１工程と前記第２工程との間に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程と、前記ガラス層のうち前記端子電極上に形成されている部分を除去する工程とを備える方が好ましい。
【００２４】
このような製造方法を用いることで、端子電極を形成した後に絶縁体であるガラス層を形成したとしても、バレル等で研磨処理を行い、端子電極の表面に形成されたガラス層を除去することで、端子電極とめっき膜との導通を保つことができる。結果としてセラミック素体の表面にのみガラス層が形成されているため、セラミック素体の焼結密度が低い場合でもめっき液の侵入及びめっき膜の形成を防ぐことができる。
【００２５】
また、本願第７の発明のチップ型電子部品の製造方法においては、前記セラミック素体が半導体セラミックで構成されていることが好ましい。
【００２６】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第１の発明及び第２の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【００２７】
【発明の実施の形態】
以下、本願発明のチップ型電子部品を図面に基づき詳細に説明する。
【００２８】
図１は本願発明のチップ型電子部品の一実施例を示す断面図である。本願発明のチップ型電子部品１はセラミック層２と内部電極３とを交互に積層し一体焼成して形成されたセラミック素体４の両端面に内部電極３と電気的に接続されるように端子電極５が形成されている。セラミック素体４の表面には無機絶縁層６が形成され、セラミック素体４の表面のうち端子電極５が形成されていない部分にチタネート系カップリング剤の被覆層７が形成されており、端子電極５の表面にはＮｉめっき膜８とＳｎめっき膜９が形成されている。
【００２９】
セラミック層２として用いるセラミックは、半導体、誘電体、圧電体、磁性体、及び絶縁体の何れを用いてもよい。特に半導体セラミックにおいて顕著な効果が生じるが、半導体セラミックとしては、チタン酸バリウム系、遷移元素系酸化物、酸化亜鉛系等が挙げられるがこれに限るものではない。
【００３０】
また、端子電極５は、Ａｇの他にＰｄ、Ａｇ−Ｐｄ、Ｐｔ等の酸化しにくい貴金属粉末が好ましいが、非酸化雰囲気で焼き付けることができるならば、Ｃｕ，Ｎｉ等の卑金属粉末を用いることもできる。なお、端子電極の形成方法としては、焼成後のセラミック素体に導電性ペーストを塗布して焼き付ける方法の他に、セラミック層と内部電極になるＮｉ電極ペーストと端子電極になる導電性ペーストとを同時焼成することでセラミック素体の両端面に端子電極を形成する方法を採用できる。具体的には、セラミック層とＮｉ電極ペーストとを交互に積み重ねて圧着し、一定の寸法に切断して得られた生チップの端面に端子電極用の導電性ペーストを塗布した後、還元性雰囲気中１２００℃２時間で一体焼成することでセラミック素体の端面に端子電極を形成する。
【００３１】
また、無機絶縁層６は絶縁性を有するものであれば特に限定はしない。ただし、無機絶縁層単独でもある程度めっき膜の浸入およびめっき膜の形成を妨げることが好ましく、具体的にはガラス層やＡｌ２Ｏ３等の絶縁性セラミック層等が挙げられる。
【００３２】
また、被覆層７は、チタネート系カップリング剤からなるものであれば、その種類は特に限定しないが、チタネート系カップリング剤を付与した後、乾燥させる手段として熱処理を行う場合は、耐熱性が高いものが好ましい。このようなものとしてはステアリン酸系チタネートカップリング剤等が挙げられる。
【００３３】
また、めっき膜をしては、Ｎｉめっき膜８とＳｎめっき膜９と形成しているが、端子電極に用いた金属粉末との相性によって適宜変えることができ、上記のめっき膜以外にもはんだめっき等を用いることができる。
【００３４】
以下、本発明のチップ型電子部品の製造方法について、チップ型ＰＴＣサーミスタの作製をもとに、さらに具体的に説明する。
（実施例１）
図２（ａ）〜（ｄ）は実施例１におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
１．セラミック素体の作製
まず、出発原料として、ＢａＣｏ３，ＴｉＯ２，Ｓｍ２Ｏ３，及びＭｎＣｏ３を用意し、以下の式を満たすように調合した。
（Ｂａ０．９９７Ｓｍ０．００３）ＴｉＯ３＋０．０００５Ｍｎ （ｍｏｌ）
次に、調合した粉末に純水を加えてジルコニアボールとともに１６時間混合粉砕し、乾燥後、１２００℃で２時間仮焼し、粉砕して仮焼粉を得た。この仮焼粉に、有機バインダ、分散剤、及び水を加えて、ジルコニアボールとともに数時間混合して、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート状に成形し、乾燥させてセラミックグリーンシートを得た。次に、セラミックグリーンシートの主面上に、スクリーン印刷により所望のパターンとなるようにＮｉ電極ペーストを塗布した。その後、Ｎｉ電極ペーストがセラミックグリーンシートを介して対向するようにセラミックグリーンシートを積み重ね、さらにＮｉ電極ペーストを塗布していない保護用セラミックグリーンシートを上下に配置して圧着し、１．３ｍｍ×２．０ｍｍ×１．３ｍｍの寸法に切断して生チップを得た。なお、生チップの両端面にＮｉ電極ペーストが交互に導出されるようにした。この生チップをＨ２／Ｎ２＝３％の還元雰囲気下にて１２００℃２時間で焼成し、図２（ａ）に示すようなセラミック層２と内部電極３とが交互に積層されたセラミック素体４を得た。
【００３５】
２．端子電極形成工程（第１工程）
得られたセラミック素体４の両端面に、端子電極としてＡｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中において７００℃で熱処理することで、セラミック素体４を再酸化するとともに、導電性ペーストを焼き付けて端子電極５とした。これにより、図２（ｂ）に示すような端子電極５を有したセラミック素体４を得た。
【００３６】
３、チタネート系カップリング剤の被覆層形成工程（第２工程）
端子電極５を有するセラミック素体４をノルマルヘキサンで３％に希釈したチタネート系カップリング剤（プレンアクト ＫＲ ＴＴＳ 味の素ファインテクノ社製）溶液中に５分間浸漬した後に１５０℃で熱処理を行い乾燥させて、セラミック素体４および端子電極５上にチタネート系カップリング剤の被覆層７を形成した。これにより、図２（ｃ）に示すようなチタネート系カップリング剤の被覆層７とを有したセラミック素体４を得た。
【００３７】
この第２工程における熱処理はチタネート系カップリング剤の溶液を乾燥させる程度の温度でよい。またチタネート系カップリング剤の溶液を乾燥させる手段は熱処理に限らず、風乾などの自然乾燥でもよい。なお、上記方法を用いた場合、端子電極５の表面にもチタネート系カップリング剤が付着することになるが、チタネート系カップリング剤は端子電極５に対しては濡れ性が低いため、図２（ｃ）に示すように端子電極５の表面はチタネート系カップリング剤７ａが斑点状に付着することになる。一方、セラミック素体４の表面にはチタネート系カップリング剤からなる被覆層７が形成される。また、チタネート系カップリング剤の被覆層７を形成する方法としては、チタネート系カップリング剤の希釈液をセラミック素体４に噴霧して形成することも可能である。
【００３８】
４、めっき膜形成工程（第３工程）
チタネート系カップリング剤の被覆層７が形成されたセラミック素体４に、電解めっき法により、Ｎｉめっき８とＳｎめっき９とを順次めっき成膜し、これにより図２（ｄ）に示すチップ型ＰＴＣサーミスタを得た。
【００３９】
（実施例２）
図３（ａ）〜（ｆ）は実施例２におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例１と同様の方法で図３（ａ）に示されるセラミック素体４を作製した。次に、実施例１における第１工程を行う前に、形成されたセラミック素体４をアルカリガラス水溶液中（ＳｉＯ２／（０．５Ｌｉ２Ｏ＋０．５Ｋ２Ｏ）＝４（ｍｏｌ）に浸漬し、６００℃で加熱処理することによってセラミック素体４の表面に焼き付けて、図３（ｂ）に示されるようにガラス層６ａを形成した。
【００４０】
次に、ガラス層６ａが形成されたセラミック素体４の両端面に、Ａｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを図３（ｃ）のように塗布した（第１工程）。次に、大気中７００℃で導電性ペーストを焼き付けるとともに、セラミック素体４と端子電極５との間に存在しているガラス層６ａを端子電極５中に拡散させ、図３（ｄ）に示されるようにセラミック素体４と端子電極５との導通が確保された状態とした。
【００４１】
その後に、実施例１と同様の方法でチタネート系カップリング剤の被覆層７を形成する第２工程を行うことによって、図３（ｅ）に示されるようなチタネート系カップリング剤の被覆層が形成される。次に、実施例１と同様の方法でめっき膜を形成する第３工程を行い、図３（ｆ）に示すチップ型ＰＴＣサーミスタを得た。
【００４２】
（実施例３）
図４（ａ）〜（ｆ）は実施例３におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例１と同様の方法で図４（ａ）に示されるセラミック素体４を作製した。次に、このセラミック素体４の両端面に、端子電極としてＡｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中７００℃で熱処理することで、セラミック素体４を再酸化するとともに、導電性ペーストを焼き付けて図４（ｂ）に示されるような端子電極５を有したセラミック素体４を得た。
（第１工程）
次に、端子電極５が形成されたセラミック素体４をアルカリガラス水溶液中（ＳｉＯ２／（０．５Ｌｉ２Ｏ＋０．５Ｋ２Ｏ）＝４（ｍｏｌ））に浸漬し、６００℃で加熱処理してセラミック素体４の表面に焼き付け、図４（ｃ）に示されるようなガラス層６ａを形成したセラミック素体４を得た。その後、端子電極５の表面に形成されているガラス層６ａをバレル等の研磨手段を用いて研磨し、端子電極５とめっき膜との導通が取れる程度に端子電極５を露出した。
【００４３】
その後に、実施例１と同様の方法でチタネート系カップリング剤の被覆層７を形成する第２工程を行い、図４（ｅ）に示されるようなチタネート系カップリング剤の被覆層７を有したセラミック素体４を得た。本実施例においては、ガラス層６ａを形成した後にバレルを用いて研磨し、チタネート系カップリング剤の被覆層７を形成したが、ガラス層６ａを形成した後にチタネート系カップリング剤の被覆層７を形成し、その後にバレルで研磨を行うことも可能である。次に第１実施例と同様の方法でめっき膜を形成する第３工程を行い、図４（ｆ）に示すチップ型ＰＴＣサーミスタを得た。
【００４４】
（比較例１）
チタネート系カップリング剤の被覆層７を形成することを省いた以外は実施例１と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例１とした。
（比較例２）
チタネート系カップリング剤の被覆層７を形成することを省いた以外は実施例２と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例２とした。
（比較例３）
実施例１でいう第２工程において、チタネート系カップリング剤溶液中に浸漬する変わりにノルマルヘキサンを３％に希釈したシラン系カップリング剤（ＫＢＭ−７８０３ 信越化学工業製）溶液中に５分間浸漬した後に１５０℃で熱処理し、端子電極５を有するセラミック素体４の表面にシラン系カップリング剤の被覆層を形成した以外は実施例１と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例３とした。
【００４５】
以上の試料を用いて以下の点について特性及び物性の評価を行い、その結果を表１に示した。なお、これらのチップ型ＰＴＣサーミスタはいずれも比抵抗が３０Ω・ｃｍであった。
（セラミック素体へのめっき膜形成及びめっき液の侵入の有無）
セラミック素体４へのめっき膜の形成については、実施例１〜３及び比較例１〜３の各ＰＴＣサーミスタのセラミック素体４の表面を、光学顕微鏡により目視観察を行い評価した。また、セラミック素体４へのめっき液の浸入については、実施例１〜３及び比較例１〜３の各ＰＴＣサーミスタから、Ｓｎめっき膜９が形成されている端子電極５を剥離した。そして、端子電極５が剥離されたセラミック素体４を酸で溶解して溶液状にし、この溶液中に含まれるＳｎの含有量を、Ｓｎ元素が有する光エネルギーと残りの組成物の有する光エネルギーとの差で定量分析するＩＣＰ−ＡＥＳ分析により評価した。また、めっき液の浸入によるセラミック素体４の内部への影響を調べるため、セラミック素体４の耐電圧を測定した。
【００４６】
（室温抵抗）
実施例１〜３及び比較例１〜３によって作製されたＰＴＣサーミスタをそれぞれ１０個づつ用意した。これらのセラミック素体４の室温抵抗測定を行い、セラミック素体４へのめっき膜形成によりセラミック素体４が導通するＰＴＣサーミスタの導通品の個数を比較した。なお、導通品とは室温抵抗値が０．１Ω以下のものを示す。
【００４７】
（ＰＴＣサーミスタの接着性剤との濡れ性）
実施例１〜３及び比較例１〜３によって作製されたＰＴＣサーミスタをそれぞれ１００個づつ用意し、各ＰＴＣサーミスタの積層方向と直交する面と基板の実装面とを接着剤で仮止めした。基板の主面上に各ＰＴＣサーミスタが仮止めされた状態から、各ＰＴＣサーミスタが基板に吊着された状態となるように基板ごと裏返し、９０℃〜１３０℃で４０秒の予熱を行ってから、２４０℃で液状のはんだ噴流中に投入した。そのうちはんだ噴流により押し流されず良好に基板実装されたＰＴＣサーミスタの個数を比較した。
【００４８】
【表１】
【００４９】
実施例１〜３においては、セラミック素体４へのめっき膜の形成がほとんど確認されず、室温抵抗測定においてもセラミック素体４が導通することはなかった。また、セラミック素体４へのめっき液の浸入については、耐電圧が優れていることがわかるように、電子部品の特性に影響を及ぼさない程度である。特に、チタネート系カップリング剤の被覆層７だけではなく、ガラス層６ａも形成した実施例２及び実施例３については、セラミック素体４中へのめっき液の浸入を確実に抑制できる。また、ＰＴＣサーミスタの接着剤との濡れ性についても、チタネート系カップリング剤の被覆層７は接着剤との親和性があるため、接着剤をはじくことがなく、十分な接着力で基板に仮止めされており、接着剤との濡れ性が良好であることがわかる。
【００５０】
一方、比較例１については、セラミック素体４の全面にめっき膜が形成されており、室温抵抗測定においてもセラミック素体４が導通することがわかる。また、セラミック素体４へ、めっき液が浸入しているため非常に低い耐電圧となる。また、比較例２は、セラミック素体４にガラス層６ａが形成されているので、セラミック素体４へのめっき膜の形成はある程度抑えられるものの、ガラス層６ａに割れやピンホールが生じている。このため、セラミック素体４にめっき液が浸入し、セラミック素体４の耐電圧が大幅に低下していることがわかる。
【００５１】
また比較例３は、セラミック素体４へのめっき膜が形成されており、室温抵抗測定においてもセラミック素体４が導通することがわかる。また、セラミック素体４へのめっき液の侵入についても、セラミック素体４にめっき液が浸入し、耐電圧の低下の原因となっている。さらに、ＰＴＣサーミスタと接着剤との濡れ性が悪く、接着剤をはじいてしまい、基板に十分に仮止めされないことがわかる。
【００５２】
【発明の効果】
本発明のチップ型電子部品は、セラミック素体の少なくとも端子電極が形成されていない部分にチタネート系カップリング剤の被覆層を形成することによって、比抵抗の低いセラミック素体であっても、めっき液がセラミック素体の内部に侵入することを防ぐことができ、端子電極以外の部分にめっき膜が形成されることを防ぐことができる。さらに、このようなチップ型電子部品を基板に実装する場合は、シラン系カップリング剤によって撥水処理がなされた電子部品とは異なり、接着剤との適度な濡れ性を有しているため、接着剤をはじくことなく問題なく仮止めすることができる。
【００５３】
また、セラミック素体の表面に無機絶縁層を形成することによって、セラミック素体の焼結密度が低い場合であっても、セラミック素体にめっき液が浸入することを防ぐことができ、セラミック素体にめっき膜が形成されているを防ぐことができる。
【００５４】
また、セラミック素体が半導体セラミックであっても、セラミック素体へのめっき液の浸入、及びめっき膜の形成を防ぐことができる。
【００５５】
また、本発明のチップ型電子部品の製造方法を用いることによって、チタネート系カップリング剤の被覆層を形成した場合、もしくはさらに無機絶縁層を形成した場合であっても、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【図面の簡単な説明】
【図１】本発明のチップ型電子部品の一実施例を示す概略断面図である。
【図２】本発明の実施例１におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図３】本発明の実施例２におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図４】本発明の実施例３におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【符号の説明】
１ ＰＴＣサーミスタ（チップ型セラミック電子部品）
２ セラミック層
３ 内部電極
４ セラミック素体
５ 端子電極
６ 無機絶縁層
６ａ ガラス層
７ チタネート系カップリング剤の被覆層
８ Ｎｉめっき膜
９ Ｓｎめっき膜
【発明の属する技術分野】
本発明は、セラミック素体の表面に形成される電極にめっき膜を形成したチップ型電子部品、及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子部品の面実装対応の要求が強くなり、多くの電子部品においてチップ化が進んでいる。例えば、積層型ＰＴＣサーミスタ等は、ＢａＴｉＯ３からなるセラミックグリーンシートと金属粉末を含む導電性ペーストとを交互に積層し、これを一体焼成してセラミック素体を得た後、セラミック素体の端面にＡｇ等の端子電極を焼き付けて作製される。
【０００３】
このようにして形成されたチップ型電子部品を基板に実装するにあたり、通常、はんだ付けが行われている。はんだ付けを行う際、はんだの温度が端子電極の融点よりも高い場合、及びはんだ付けに要する時間が長すぎる場合、端子電極が溶融してはんだ中に溶け出す、いわゆるはんだ食われが生じることがある。このはんだ食われを防ぐために、はんだ付けを行う前、端子電極の表面に電解めっき法によってＮｉ等のめっき膜を形成する方法が用いられていた。
【０００４】
しかしながら、セラミック素体が絶縁体であっても、セラミック素体の焼結密度が低い場合には、めっき液がセラミック素体の内部に侵入してしまい、セラミック素体の特性が劣化するという問題が生じる。さらに、半導体の性質を有するセラミック素体に焼き付けられた端子電極に電解めっきを施す場合、端子電極が焼き付けられていないセラミック素体にもめっき膜が形成されてしまうという問題が生じる。
【０００５】
これを解決する方法として、セラミック素体の表面に絶縁体であるガラス層を形成し、セラミック素体へめっき膜形成、及びめっき液の侵入を防ぐという方法が用いられていた。また、特開平１−１１６７０６号公報において、端子電極を有したセラミック素体表面にシラン系カップリング剤で撥水処理をすることによって、セラミック素体へのめっき膜形成、及びめっき液の侵入を防ぐ
方法が用いられていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、セラミック素体の表面にガラス層を形成する方法では、セラミック素体にガラス粉末を含んだ溶液をセラミック素体表面に塗布し、熱処理を行った後に常温に戻すと、ガラス層にひびや割れが生じる。これは、ガラス層がＳｉ元素とＯ元素とが３次元的に網目構造を形成してなる一物質としてセラミック素体の表面に物理的に形成されており、焼成及び熱処理等により温度が変化する場合、セラミック素体とガラス層との熱膨張率及び収縮率が異なるからである。したがって、ガラス層を形成後にセラミック素体に電解めっき法でめっき膜を形成すると、ガラスの割れ目からめっき液がセラミック素体内部に浸透する恐れがあった。
【０００７】
また、シラン系カップリング剤で撥水処理をする方法は、ＮＴＣサーミスタのような室温での比抵抗が１０００Ω・ｃｍ前後であるセラミック素体では、端子電極以外のセラミック素体の表面にめっき膜が形成されなかったが、ＰＴＣサーミスタのような室温での比抵抗が３０Ω・ｃｍ以下と低いセラミック素体を用いた場合に、端子電極以外のセラミック素体にめっき膜が形成されることがわかった。
【０００８】
さらに、シラン系カップリング剤で撥水処理をする方法では、通常セラミック素体を基板に実装する際には接着剤で基板に仮止めしておき、その後にはんだを用いて実装するという方法が用いられている。この方法を用いてシラン系カップリング剤により撥水処理を行ったセラミック素体を基板に実装する場合、シラン系カップリング剤の撥水性が強すぎるため、接着剤をはじいてしまい、セラミック素体を基板に仮止めできないという問題が生じた。
【０００９】
本発明の目的は、比抵抗が低いセラミック素体であっても、端子電極以外のセラミック素体にめっき膜が形成されたり、めっき液が浸入することを防ぎ、基板に実装をする際の接着剤による仮止めが問題なく行えるチップ型電子部品及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本願第１の発明のチップ型電子部品は、セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、セラミック素体の表面のうち少なくとも端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されていることを特徴とする。
【００１１】
このような構成をとることで、セラミック素体の表面のうち少なくとも電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されるため、セラミック素体にめっき液が浸入するのを防ぐことができる。すなわち、チタネート系カップリング剤の被覆層は、チタネート系カップリング剤の分子がセラミック素体の表面の分子と化学的に結合して、セラミック素体の表面に形成されている。その結果、温度変化が生じた場合にも、セラミック素体の熱膨張や収縮に柔軟に対応することができ、ひびや割れが生じにくいものとなる。
【００１２】
また、このような構成をとることで、比抵抗の低いセラミック素体であっても、チタネート系カップリング剤の被覆層がセラミック素体の表面に付着しようとするめっき液をはじくため、セラミック素体の表面にめっき膜が形成されることを防ぐことができる。
【００１３】
また、チタネート系カップリング剤の被覆層は端子電極に対して濡れ性が低いという特性を有するので、端子電極を形成したセラミック素体全体にチタネート系カップリング剤を付与したとしても、端子電極とめっき膜の導通を妨げるようなことはない。すなわち、端子電極の表面にはチタネート系カップリング剤の被覆層が斑点状にしか形成されないため、端子電極の表面はめっき膜を形成することができ、端子電極とめっき膜との導通を保つことができる。
【００１４】
また、チタネート系カップリング剤は、接着剤との適度な濡れ性を有しているため、接着剤をはじくことがない。むしろ有機物との親和性があるため、セラミック素体と接着剤との濡れを助けることになり、より強固にチップ型電子部品を基板に接着できる。
【００１５】
また、本願第２の発明のチップ型電子部品は、セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分に無機絶縁層が形成されており、前記無機絶縁層の表面にチタネート系カップリング剤の被覆層が形成されてなることが好ましい。
【００１６】
このようなチップ型電子部品は、チタネート系カップリング剤の被覆層を形成する前に、無機絶縁層を形成しておくことで、セラミック素体へのめっき膜の形成を防ぐことができ、セラミック素体内へのめっき液の浸入をより確実に防止することができる。特にセラミック素体の焼結密度が８０〜８５％と低い場合に効果がある。
【００１７】
また、本願第３の発明のチップ型電子部品は前記セラミック素体が半導体セラミックで構成されていることが好ましい。
【００１８】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第１の発明及び第２の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【００１９】
また、本願第４の発明のチップ型電子部品の製造方法は、セラミック素体の表面に電極ペーストを付与した後、前記電極ペーストを焼き付けて端子電極を形成する第１工程と、少なくとも前記セラミック素体の表面および前記端子電極の表面にチタネート系カップリング剤を付与して被覆層を形成する第２工程と、前記端子電極表面にめっき膜を形成する第３工程と、を備えることを特徴とする。
【００２０】
このような製造方法を用いることによって、セラミック素体表面にはチタネート系カップリング剤の被覆層が形成されるため、セラミック素体へのめっき液の侵入を防止し、セラミック素体表面へのめっき膜の形成を防止できる。また、チタネート系カップリング剤はセラミック素体に対しては濡れ性がよいが、端子電極に対しては濡れ性が低いため、チタネート系カップリング剤を端子電極形成後に付与することで、セラミック素体の表面にはチタネート系カップリング剤からなる被覆層が形成されるが、端子電極の表面にはチタネート系カップリング剤が斑点状にしか付着しないことになる。これにより、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【００２１】
また、本願第５の発明のチップ型電子部品の製造方法は、前記第１工程の前に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程をさらに備える方が好ましい。
【００２２】
このように端子電極の形成前にガラス層を形成すれば、ガラス層を形成した後に端子電極を焼き付けることで、端子電極形成部分についてはガラス層が端子電極中に拡散するため、端子電極とガラス層との導通を保つことができる。結果としてセラミック素体の表面にガラス層が形成されるため、セラミック素体の焼結密度が低い場合でも確実にめっき液の侵入及びめっき膜の形成を防ぐことができる。
【００２３】
また、本願第６の発明のチップ型電子部品の製造方法は、前記第１工程と前記第２工程との間に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程と、前記ガラス層のうち前記端子電極上に形成されている部分を除去する工程とを備える方が好ましい。
【００２４】
このような製造方法を用いることで、端子電極を形成した後に絶縁体であるガラス層を形成したとしても、バレル等で研磨処理を行い、端子電極の表面に形成されたガラス層を除去することで、端子電極とめっき膜との導通を保つことができる。結果としてセラミック素体の表面にのみガラス層が形成されているため、セラミック素体の焼結密度が低い場合でもめっき液の侵入及びめっき膜の形成を防ぐことができる。
【００２５】
また、本願第７の発明のチップ型電子部品の製造方法においては、前記セラミック素体が半導体セラミックで構成されていることが好ましい。
【００２６】
このように、セラミック素体が半導体セラミックの場合、セラミック素体にめっき膜が形成されやすいが、第１の発明及び第２の発明のような構成にすることにより、セラミック素体にめっき膜が形成されることを防ぎ、めっき液の侵入を防ぐのにより効果的である。
【００２７】
【発明の実施の形態】
以下、本願発明のチップ型電子部品を図面に基づき詳細に説明する。
【００２８】
図１は本願発明のチップ型電子部品の一実施例を示す断面図である。本願発明のチップ型電子部品１はセラミック層２と内部電極３とを交互に積層し一体焼成して形成されたセラミック素体４の両端面に内部電極３と電気的に接続されるように端子電極５が形成されている。セラミック素体４の表面には無機絶縁層６が形成され、セラミック素体４の表面のうち端子電極５が形成されていない部分にチタネート系カップリング剤の被覆層７が形成されており、端子電極５の表面にはＮｉめっき膜８とＳｎめっき膜９が形成されている。
【００２９】
セラミック層２として用いるセラミックは、半導体、誘電体、圧電体、磁性体、及び絶縁体の何れを用いてもよい。特に半導体セラミックにおいて顕著な効果が生じるが、半導体セラミックとしては、チタン酸バリウム系、遷移元素系酸化物、酸化亜鉛系等が挙げられるがこれに限るものではない。
【００３０】
また、端子電極５は、Ａｇの他にＰｄ、Ａｇ−Ｐｄ、Ｐｔ等の酸化しにくい貴金属粉末が好ましいが、非酸化雰囲気で焼き付けることができるならば、Ｃｕ，Ｎｉ等の卑金属粉末を用いることもできる。なお、端子電極の形成方法としては、焼成後のセラミック素体に導電性ペーストを塗布して焼き付ける方法の他に、セラミック層と内部電極になるＮｉ電極ペーストと端子電極になる導電性ペーストとを同時焼成することでセラミック素体の両端面に端子電極を形成する方法を採用できる。具体的には、セラミック層とＮｉ電極ペーストとを交互に積み重ねて圧着し、一定の寸法に切断して得られた生チップの端面に端子電極用の導電性ペーストを塗布した後、還元性雰囲気中１２００℃２時間で一体焼成することでセラミック素体の端面に端子電極を形成する。
【００３１】
また、無機絶縁層６は絶縁性を有するものであれば特に限定はしない。ただし、無機絶縁層単独でもある程度めっき膜の浸入およびめっき膜の形成を妨げることが好ましく、具体的にはガラス層やＡｌ２Ｏ３等の絶縁性セラミック層等が挙げられる。
【００３２】
また、被覆層７は、チタネート系カップリング剤からなるものであれば、その種類は特に限定しないが、チタネート系カップリング剤を付与した後、乾燥させる手段として熱処理を行う場合は、耐熱性が高いものが好ましい。このようなものとしてはステアリン酸系チタネートカップリング剤等が挙げられる。
【００３３】
また、めっき膜をしては、Ｎｉめっき膜８とＳｎめっき膜９と形成しているが、端子電極に用いた金属粉末との相性によって適宜変えることができ、上記のめっき膜以外にもはんだめっき等を用いることができる。
【００３４】
以下、本発明のチップ型電子部品の製造方法について、チップ型ＰＴＣサーミスタの作製をもとに、さらに具体的に説明する。
（実施例１）
図２（ａ）〜（ｄ）は実施例１におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
１．セラミック素体の作製
まず、出発原料として、ＢａＣｏ３，ＴｉＯ２，Ｓｍ２Ｏ３，及びＭｎＣｏ３を用意し、以下の式を満たすように調合した。
（Ｂａ０．９９７Ｓｍ０．００３）ＴｉＯ３＋０．０００５Ｍｎ （ｍｏｌ）
次に、調合した粉末に純水を加えてジルコニアボールとともに１６時間混合粉砕し、乾燥後、１２００℃で２時間仮焼し、粉砕して仮焼粉を得た。この仮焼粉に、有機バインダ、分散剤、及び水を加えて、ジルコニアボールとともに数時間混合して、セラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート状に成形し、乾燥させてセラミックグリーンシートを得た。次に、セラミックグリーンシートの主面上に、スクリーン印刷により所望のパターンとなるようにＮｉ電極ペーストを塗布した。その後、Ｎｉ電極ペーストがセラミックグリーンシートを介して対向するようにセラミックグリーンシートを積み重ね、さらにＮｉ電極ペーストを塗布していない保護用セラミックグリーンシートを上下に配置して圧着し、１．３ｍｍ×２．０ｍｍ×１．３ｍｍの寸法に切断して生チップを得た。なお、生チップの両端面にＮｉ電極ペーストが交互に導出されるようにした。この生チップをＨ２／Ｎ２＝３％の還元雰囲気下にて１２００℃２時間で焼成し、図２（ａ）に示すようなセラミック層２と内部電極３とが交互に積層されたセラミック素体４を得た。
【００３５】
２．端子電極形成工程（第１工程）
得られたセラミック素体４の両端面に、端子電極としてＡｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中において７００℃で熱処理することで、セラミック素体４を再酸化するとともに、導電性ペーストを焼き付けて端子電極５とした。これにより、図２（ｂ）に示すような端子電極５を有したセラミック素体４を得た。
【００３６】
３、チタネート系カップリング剤の被覆層形成工程（第２工程）
端子電極５を有するセラミック素体４をノルマルヘキサンで３％に希釈したチタネート系カップリング剤（プレンアクト ＫＲ ＴＴＳ 味の素ファインテクノ社製）溶液中に５分間浸漬した後に１５０℃で熱処理を行い乾燥させて、セラミック素体４および端子電極５上にチタネート系カップリング剤の被覆層７を形成した。これにより、図２（ｃ）に示すようなチタネート系カップリング剤の被覆層７とを有したセラミック素体４を得た。
【００３７】
この第２工程における熱処理はチタネート系カップリング剤の溶液を乾燥させる程度の温度でよい。またチタネート系カップリング剤の溶液を乾燥させる手段は熱処理に限らず、風乾などの自然乾燥でもよい。なお、上記方法を用いた場合、端子電極５の表面にもチタネート系カップリング剤が付着することになるが、チタネート系カップリング剤は端子電極５に対しては濡れ性が低いため、図２（ｃ）に示すように端子電極５の表面はチタネート系カップリング剤７ａが斑点状に付着することになる。一方、セラミック素体４の表面にはチタネート系カップリング剤からなる被覆層７が形成される。また、チタネート系カップリング剤の被覆層７を形成する方法としては、チタネート系カップリング剤の希釈液をセラミック素体４に噴霧して形成することも可能である。
【００３８】
４、めっき膜形成工程（第３工程）
チタネート系カップリング剤の被覆層７が形成されたセラミック素体４に、電解めっき法により、Ｎｉめっき８とＳｎめっき９とを順次めっき成膜し、これにより図２（ｄ）に示すチップ型ＰＴＣサーミスタを得た。
【００３９】
（実施例２）
図３（ａ）〜（ｆ）は実施例２におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例１と同様の方法で図３（ａ）に示されるセラミック素体４を作製した。次に、実施例１における第１工程を行う前に、形成されたセラミック素体４をアルカリガラス水溶液中（ＳｉＯ２／（０．５Ｌｉ２Ｏ＋０．５Ｋ２Ｏ）＝４（ｍｏｌ）に浸漬し、６００℃で加熱処理することによってセラミック素体４の表面に焼き付けて、図３（ｂ）に示されるようにガラス層６ａを形成した。
【００４０】
次に、ガラス層６ａが形成されたセラミック素体４の両端面に、Ａｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを図３（ｃ）のように塗布した（第１工程）。次に、大気中７００℃で導電性ペーストを焼き付けるとともに、セラミック素体４と端子電極５との間に存在しているガラス層６ａを端子電極５中に拡散させ、図３（ｄ）に示されるようにセラミック素体４と端子電極５との導通が確保された状態とした。
【００４１】
その後に、実施例１と同様の方法でチタネート系カップリング剤の被覆層７を形成する第２工程を行うことによって、図３（ｅ）に示されるようなチタネート系カップリング剤の被覆層が形成される。次に、実施例１と同様の方法でめっき膜を形成する第３工程を行い、図３（ｆ）に示すチップ型ＰＴＣサーミスタを得た。
【００４２】
（実施例３）
図４（ａ）〜（ｆ）は実施例３におけるチップ型電子部品の製造方法の各工程を示す概略断面図である。
まず、実施例１と同様の方法で図４（ａ）に示されるセラミック素体４を作製した。次に、このセラミック素体４の両端面に、端子電極としてＡｇ粉末を有機ビヒクル中に分散させて得た導電性ペーストを付与し、大気中７００℃で熱処理することで、セラミック素体４を再酸化するとともに、導電性ペーストを焼き付けて図４（ｂ）に示されるような端子電極５を有したセラミック素体４を得た。
（第１工程）
次に、端子電極５が形成されたセラミック素体４をアルカリガラス水溶液中（ＳｉＯ２／（０．５Ｌｉ２Ｏ＋０．５Ｋ２Ｏ）＝４（ｍｏｌ））に浸漬し、６００℃で加熱処理してセラミック素体４の表面に焼き付け、図４（ｃ）に示されるようなガラス層６ａを形成したセラミック素体４を得た。その後、端子電極５の表面に形成されているガラス層６ａをバレル等の研磨手段を用いて研磨し、端子電極５とめっき膜との導通が取れる程度に端子電極５を露出した。
【００４３】
その後に、実施例１と同様の方法でチタネート系カップリング剤の被覆層７を形成する第２工程を行い、図４（ｅ）に示されるようなチタネート系カップリング剤の被覆層７を有したセラミック素体４を得た。本実施例においては、ガラス層６ａを形成した後にバレルを用いて研磨し、チタネート系カップリング剤の被覆層７を形成したが、ガラス層６ａを形成した後にチタネート系カップリング剤の被覆層７を形成し、その後にバレルで研磨を行うことも可能である。次に第１実施例と同様の方法でめっき膜を形成する第３工程を行い、図４（ｆ）に示すチップ型ＰＴＣサーミスタを得た。
【００４４】
（比較例１）
チタネート系カップリング剤の被覆層７を形成することを省いた以外は実施例１と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例１とした。
（比較例２）
チタネート系カップリング剤の被覆層７を形成することを省いた以外は実施例２と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例２とした。
（比較例３）
実施例１でいう第２工程において、チタネート系カップリング剤溶液中に浸漬する変わりにノルマルヘキサンを３％に希釈したシラン系カップリング剤（ＫＢＭ−７８０３ 信越化学工業製）溶液中に５分間浸漬した後に１５０℃で熱処理し、端子電極５を有するセラミック素体４の表面にシラン系カップリング剤の被覆層を形成した以外は実施例１と同様の方法を用いて形成されたチップ型ＰＴＣサーミスタを比較例３とした。
【００４５】
以上の試料を用いて以下の点について特性及び物性の評価を行い、その結果を表１に示した。なお、これらのチップ型ＰＴＣサーミスタはいずれも比抵抗が３０Ω・ｃｍであった。
（セラミック素体へのめっき膜形成及びめっき液の侵入の有無）
セラミック素体４へのめっき膜の形成については、実施例１〜３及び比較例１〜３の各ＰＴＣサーミスタのセラミック素体４の表面を、光学顕微鏡により目視観察を行い評価した。また、セラミック素体４へのめっき液の浸入については、実施例１〜３及び比較例１〜３の各ＰＴＣサーミスタから、Ｓｎめっき膜９が形成されている端子電極５を剥離した。そして、端子電極５が剥離されたセラミック素体４を酸で溶解して溶液状にし、この溶液中に含まれるＳｎの含有量を、Ｓｎ元素が有する光エネルギーと残りの組成物の有する光エネルギーとの差で定量分析するＩＣＰ−ＡＥＳ分析により評価した。また、めっき液の浸入によるセラミック素体４の内部への影響を調べるため、セラミック素体４の耐電圧を測定した。
【００４６】
（室温抵抗）
実施例１〜３及び比較例１〜３によって作製されたＰＴＣサーミスタをそれぞれ１０個づつ用意した。これらのセラミック素体４の室温抵抗測定を行い、セラミック素体４へのめっき膜形成によりセラミック素体４が導通するＰＴＣサーミスタの導通品の個数を比較した。なお、導通品とは室温抵抗値が０．１Ω以下のものを示す。
【００４７】
（ＰＴＣサーミスタの接着性剤との濡れ性）
実施例１〜３及び比較例１〜３によって作製されたＰＴＣサーミスタをそれぞれ１００個づつ用意し、各ＰＴＣサーミスタの積層方向と直交する面と基板の実装面とを接着剤で仮止めした。基板の主面上に各ＰＴＣサーミスタが仮止めされた状態から、各ＰＴＣサーミスタが基板に吊着された状態となるように基板ごと裏返し、９０℃〜１３０℃で４０秒の予熱を行ってから、２４０℃で液状のはんだ噴流中に投入した。そのうちはんだ噴流により押し流されず良好に基板実装されたＰＴＣサーミスタの個数を比較した。
【００４８】
【表１】
実施例１〜３においては、セラミック素体４へのめっき膜の形成がほとんど確認されず、室温抵抗測定においてもセラミック素体４が導通することはなかった。また、セラミック素体４へのめっき液の浸入については、耐電圧が優れていることがわかるように、電子部品の特性に影響を及ぼさない程度である。特に、チタネート系カップリング剤の被覆層７だけではなく、ガラス層６ａも形成した実施例２及び実施例３については、セラミック素体４中へのめっき液の浸入を確実に抑制できる。また、ＰＴＣサーミスタの接着剤との濡れ性についても、チタネート系カップリング剤の被覆層７は接着剤との親和性があるため、接着剤をはじくことがなく、十分な接着力で基板に仮止めされており、接着剤との濡れ性が良好であることがわかる。
【００５０】
一方、比較例１については、セラミック素体４の全面にめっき膜が形成されており、室温抵抗測定においてもセラミック素体４が導通することがわかる。また、セラミック素体４へ、めっき液が浸入しているため非常に低い耐電圧となる。また、比較例２は、セラミック素体４にガラス層６ａが形成されているので、セラミック素体４へのめっき膜の形成はある程度抑えられるものの、ガラス層６ａに割れやピンホールが生じている。このため、セラミック素体４にめっき液が浸入し、セラミック素体４の耐電圧が大幅に低下していることがわかる。
【００５１】
また比較例３は、セラミック素体４へのめっき膜が形成されており、室温抵抗測定においてもセラミック素体４が導通することがわかる。また、セラミック素体４へのめっき液の侵入についても、セラミック素体４にめっき液が浸入し、耐電圧の低下の原因となっている。さらに、ＰＴＣサーミスタと接着剤との濡れ性が悪く、接着剤をはじいてしまい、基板に十分に仮止めされないことがわかる。
【００５２】
【発明の効果】
本発明のチップ型電子部品は、セラミック素体の少なくとも端子電極が形成されていない部分にチタネート系カップリング剤の被覆層を形成することによって、比抵抗の低いセラミック素体であっても、めっき液がセラミック素体の内部に侵入することを防ぐことができ、端子電極以外の部分にめっき膜が形成されることを防ぐことができる。さらに、このようなチップ型電子部品を基板に実装する場合は、シラン系カップリング剤によって撥水処理がなされた電子部品とは異なり、接着剤との適度な濡れ性を有しているため、接着剤をはじくことなく問題なく仮止めすることができる。
【００５３】
また、セラミック素体の表面に無機絶縁層を形成することによって、セラミック素体の焼結密度が低い場合であっても、セラミック素体にめっき液が浸入することを防ぐことができ、セラミック素体にめっき膜が形成されているを防ぐことができる。
【００５４】
また、セラミック素体が半導体セラミックであっても、セラミック素体へのめっき液の浸入、及びめっき膜の形成を防ぐことができる。
【００５５】
また、本発明のチップ型電子部品の製造方法を用いることによって、チタネート系カップリング剤の被覆層を形成した場合、もしくはさらに無機絶縁層を形成した場合であっても、端子電極とセラミック素体との間の導通、及び端子電極とめっき膜との間の導通を十分に保つことができる。
【図面の簡単な説明】
【図１】本発明のチップ型電子部品の一実施例を示す概略断面図である。
【図２】本発明の実施例１におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図３】本発明の実施例２におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【図４】本発明の実施例３におけるチップ型電子部品の製造方法の各工程を示す断面図である。
【符号の説明】
１ ＰＴＣサーミスタ（チップ型セラミック電子部品）
２ セラミック層
３ 内部電極
４ セラミック素体
５ 端子電極
６ 無機絶縁層
６ａ ガラス層
７ チタネート系カップリング剤の被覆層
８ Ｎｉめっき膜
９ Ｓｎめっき膜
Claims (7)
- セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、
前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分にチタネート系カップリング剤の被覆層が形成されてなることを特徴とするチップ型電子部品。 - セラミック素体の表面に形成される端子電極の表面に、めっき膜が形成されてなるチップ型電子部品において、
前記セラミック素体の表面のうち少なくとも前記端子電極が形成されていない部分に無機絶縁層が形成されており、前記無機絶縁層の表面にチタネート系カップリング剤の被覆層が形成されてなることを特徴とするチップ型電子部品。 - 前記セラミック素体が半導体セラミックで構成されていることを特徴とする請求項１又は請求項２に記載のチップ型電子部品。
- セラミック素体の表面に電極ペーストを付与した後、前記電極ペーストを焼き付けて端子電極を形成する第１工程と、
少なくとも前記セラミック素体の表面および前記端子電極の表面にチタネート系カップリング剤を付与して被覆層を形成する第２工程と、
前記端子電極表面にめっき膜を形成する第３工程と、
を備えることを特徴とするチップ型電子部品の製造方法。 - 前記第１工程の前に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程をさらに備えることを特徴とする請求項４に記載のチップ型電子部品の製造方法。
- 前記第１工程と前記第２工程との間に、前記セラミック素体上にガラス溶液を付与して熱処理するガラス層形成工程と、前記ガラス層のうち前記端子電極上に形成されている部分を除去する工程とを備えることを特徴とする請求項４に記載のチップ型電子部品の製造方法。
- 前記セラミック素体が半導体セラミックで構成されていることを特徴とする請求項４〜請求項６のいずれかに記載のチップ型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170428A JP4506066B2 (ja) | 2002-06-11 | 2002-06-11 | チップ型電子部品及びチップ型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170428A JP4506066B2 (ja) | 2002-06-11 | 2002-06-11 | チップ型電子部品及びチップ型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015016A true JP2004015016A (ja) | 2004-01-15 |
| JP4506066B2 JP4506066B2 (ja) | 2010-07-21 |
Family
ID=30436693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170428A Expired - Lifetime JP4506066B2 (ja) | 2002-06-11 | 2002-06-11 | チップ型電子部品及びチップ型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4506066B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
| WO2008142793A1 (ja) * | 2007-05-24 | 2008-11-27 | Panasonic Corporation | 積層セラミック電子部品とその製造方法 |
| JP2011165725A (ja) * | 2010-02-05 | 2011-08-25 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2011176238A (ja) * | 2010-02-25 | 2011-09-08 | Tdk Corp | チップ型電子部品 |
| JP2012044101A (ja) * | 2010-08-23 | 2012-03-01 | Tdk Corp | セラミック積層電子部品の製造方法 |
| US8411409B2 (en) | 2010-06-17 | 2013-04-02 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| JP2014072516A (ja) * | 2012-09-27 | 2014-04-21 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| WO2014077004A1 (ja) * | 2012-11-15 | 2014-05-22 | 株式会社村田製作所 | 正特性サーミスタおよびその製造方法 |
| WO2015115302A1 (ja) * | 2014-01-31 | 2015-08-06 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2018018845A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018018846A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| CN108155003A (zh) * | 2016-12-06 | 2018-06-12 | 美磊科技股份有限公司 | 模铸电感制法 |
| WO2018123872A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 |
| KR20190038237A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전기주식회사 | 적층형 전자 부품 및 그 제조 방법 |
| KR102061509B1 (ko) * | 2013-10-24 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295403A (ja) * | 1988-01-27 | 1989-11-29 | Murata Mfg Co Ltd | チップバリスタ |
| JPH02281705A (ja) * | 1989-04-24 | 1990-11-19 | Tdk Corp | ポリマーｐｔｃ素子 |
| JPH05121211A (ja) * | 1991-10-29 | 1993-05-18 | Marcon Electron Co Ltd | 積層形電圧非直線抵抗器の製造方法 |
| JPH0897008A (ja) * | 1994-02-21 | 1996-04-12 | Matsushita Electric Ind Co Ltd | バリスタの製造法 |
| JPH08115804A (ja) * | 1994-10-14 | 1996-05-07 | Murata Mfg Co Ltd | 表面実装型セラミック電子部品とその製造方法 |
| JPH09246017A (ja) * | 1996-03-07 | 1997-09-19 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
| JPH1070012A (ja) * | 1996-06-03 | 1998-03-10 | Matsushita Electric Ind Co Ltd | バリスタの製造方法 |
| JPH10116706A (ja) * | 1996-10-11 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JP2002043167A (ja) * | 2000-07-21 | 2002-02-08 | Murata Mfg Co Ltd | チップ型電子部品及びその製造方法 |
| JP2002203735A (ja) * | 2000-12-27 | 2002-07-19 | Ibiden Co Ltd | コンデンサ、多層プリント配線板および多層プリント配線板の製造方法 |
| JP2003151805A (ja) * | 2001-11-15 | 2003-05-23 | Murata Mfg Co Ltd | チップ型電子部品およびその製造方法 |
| JP2004152824A (ja) * | 2002-10-29 | 2004-05-27 | Tdk Corp | チップ状電子部品およびその製造方法 |
| JP2004303763A (ja) * | 2003-03-28 | 2004-10-28 | Tdk Corp | チップ状電子部品およびその製造方法 |
-
2002
- 2002-06-11 JP JP2002170428A patent/JP4506066B2/ja not_active Expired - Lifetime
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295403A (ja) * | 1988-01-27 | 1989-11-29 | Murata Mfg Co Ltd | チップバリスタ |
| JPH02281705A (ja) * | 1989-04-24 | 1990-11-19 | Tdk Corp | ポリマーｐｔｃ素子 |
| JPH05121211A (ja) * | 1991-10-29 | 1993-05-18 | Marcon Electron Co Ltd | 積層形電圧非直線抵抗器の製造方法 |
| JPH0897008A (ja) * | 1994-02-21 | 1996-04-12 | Matsushita Electric Ind Co Ltd | バリスタの製造法 |
| JPH08115804A (ja) * | 1994-10-14 | 1996-05-07 | Murata Mfg Co Ltd | 表面実装型セラミック電子部品とその製造方法 |
| JPH09246017A (ja) * | 1996-03-07 | 1997-09-19 | Tdk Corp | 積層型チップバリスタ及びその製造方法 |
| JPH1070012A (ja) * | 1996-06-03 | 1998-03-10 | Matsushita Electric Ind Co Ltd | バリスタの製造方法 |
| JPH10116706A (ja) * | 1996-10-11 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JP2002043167A (ja) * | 2000-07-21 | 2002-02-08 | Murata Mfg Co Ltd | チップ型電子部品及びその製造方法 |
| JP2002203735A (ja) * | 2000-12-27 | 2002-07-19 | Ibiden Co Ltd | コンデンサ、多層プリント配線板および多層プリント配線板の製造方法 |
| JP2003151805A (ja) * | 2001-11-15 | 2003-05-23 | Murata Mfg Co Ltd | チップ型電子部品およびその製造方法 |
| JP2004152824A (ja) * | 2002-10-29 | 2004-05-27 | Tdk Corp | チップ状電子部品およびその製造方法 |
| JP2004303763A (ja) * | 2003-03-28 | 2004-10-28 | Tdk Corp | チップ状電子部品およびその製造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242995A (ja) * | 2006-03-10 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品とその製造方法 |
| WO2008142793A1 (ja) * | 2007-05-24 | 2008-11-27 | Panasonic Corporation | 積層セラミック電子部品とその製造方法 |
| KR101141327B1 (ko) * | 2010-02-05 | 2012-05-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
| JP2011165725A (ja) * | 2010-02-05 | 2011-08-25 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| US9013859B2 (en) | 2010-02-05 | 2015-04-21 | Murata Manufacturing Co., Ltd. | Laminated electronic component and manufacturing method therefor |
| JP2011176238A (ja) * | 2010-02-25 | 2011-09-08 | Tdk Corp | チップ型電子部品 |
| US8411409B2 (en) | 2010-06-17 | 2013-04-02 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method therefor |
| JP2012044101A (ja) * | 2010-08-23 | 2012-03-01 | Tdk Corp | セラミック積層電子部品の製造方法 |
| JP2014072516A (ja) * | 2012-09-27 | 2014-04-21 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| WO2014077004A1 (ja) * | 2012-11-15 | 2014-05-22 | 株式会社村田製作所 | 正特性サーミスタおよびその製造方法 |
| CN104813418A (zh) * | 2012-11-15 | 2015-07-29 | 株式会社村田制作所 | 正特性热敏电阻及其制造方法 |
| JPWO2014077004A1 (ja) * | 2012-11-15 | 2017-01-05 | 株式会社村田製作所 | 正特性サーミスタおよびその製造方法 |
| JP5943091B2 (ja) * | 2012-11-15 | 2016-06-29 | 株式会社村田製作所 | 正特性サーミスタおよびその製造方法 |
| KR102061509B1 (ko) * | 2013-10-24 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP2015144219A (ja) * | 2014-01-31 | 2015-08-06 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| WO2015115302A1 (ja) * | 2014-01-31 | 2015-08-06 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| US10593466B2 (en) | 2014-01-31 | 2020-03-17 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| JP2018018845A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018018846A (ja) * | 2016-07-25 | 2018-02-01 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| CN108155003A (zh) * | 2016-12-06 | 2018-06-12 | 美磊科技股份有限公司 | 模铸电感制法 |
| WO2018123872A1 (ja) * | 2016-12-27 | 2018-07-05 | 株式会社村田製作所 | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 |
| US11802348B2 (en) | 2016-12-27 | 2023-10-31 | Murata Manufacturing Co., Ltd. | Method for selectively coating electronic component with coating material, and method for manufacturing electronic component |
| KR20190038237A (ko) * | 2017-09-29 | 2019-04-08 | 삼성전기주식회사 | 적층형 전자 부품 및 그 제조 방법 |
| KR102449370B1 (ko) * | 2017-09-29 | 2022-10-04 | 삼성전기주식회사 | 적층형 전자 부품 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4506066B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745494B1 (ko) | 적층형 세라믹 전자부품 및 그 제조방법 | |
| JP5971236B2 (ja) | セラミック電子部品及びガラスペースト | |
| JP4506066B2 (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| JP3636075B2 (ja) | 積層ｐｔｃサーミスタ | |
| JP4936087B2 (ja) | 積層正特性サーミスタ | |
| JP2008177611A (ja) | 表面実装型負特性サーミスタ | |
| JP5796568B2 (ja) | セラミック電子部品 | |
| JP2013179269A (ja) | セラミック電子部品及びその製造方法 | |
| TW201108273A (en) | Ceramic electronic component | |
| KR100498682B1 (ko) | 칩형 전자 부품 | |
| JP4211510B2 (ja) | 積層型ｐｔｃサーミスタの製造方法 | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| JP4200765B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| KR101824905B1 (ko) | 적층 세라믹 전자부품 | |
| JP2022136821A (ja) | セラミック電子部品 | |
| CN109786106B (zh) | 陶瓷电子器件和陶瓷电子器件的制造方法 | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| JP3548775B2 (ja) | 導電ペースト及びセラミック電子部品 | |
| JP2016063079A (ja) | 抵抗素子およびその製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JP2989975B2 (ja) | 窒化アルミニウム質基板の製造方法 | |
| JPH10116706A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP7481064B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| KR20130090335A (ko) | 세라믹 전자부품 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4506066 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |