JP2008177611A - 表面実装型負特性サーミスタ - Google Patents

Abstract

【課題】ガラス層を形成することなく、めっき液によるセラミック素体の侵食を防ぐことができ、セラミック素体の素体強度が高く、優れた信頼性を有する表面実装型負特性サーミスタを提供する。
【課題を解決するための手段】Ｍｎ，Ｎｉ及びＴｉを含む半導体セラミック材料からなるセラミック素体と、セラミック素体の表面に形成される外部電極と、外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、かつ、半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、Ｔｉが０．５モル部以上２５モル部以下の範囲で含有され、セラミック素体の内部に少なくともＡｇを含む内部電極が埋設されるとともに、内部電極は、外部電極と導通してなることを特徴とする。
【選択図】図１

Description

本発明は、基板に実装されるのに好適な、外部電極表面にめっき膜が形成されてなる表面実装型負特性サーミスタに関する。

近年、電子部品は面実装対応が要求され、負の抵抗温度特性を有する負特性サーミスタもチップ化が進んでいる。また、このようなチップ化された負特性サーミスタとして、例えば特許文献１においては、Ｍｎ、Ｎｉ及びＡｌを含有するセラミック素体を有することで、経時変化が小さく信頼性に優れた効果を有する積層型の負特性サーミスタが開示されている。

以下に、特許文献１に示される積層型負特性サーミスタを、図３を用いて説明する。図３は特許文献１に示される積層型負特性サーミスタの概略断面図である。積層型負特性サーミスタ１１は、負の抵抗温度特性を有する複数のセラミック層１２と、セラミック層の界面に沿ってそれぞれ形成された複数の内部電極１３とを有するセラミック素体１４からなり、前記セラミック素体１４の端面には、内部電極１３と導通するように外部電極１５が形成されている。ここでは、セラミック層１２は、Ｍｎ及びＮｉを主成分とし、添加剤としてＡｌが添加されたセラミック材料を用いて形成されており、内部電極としてＰｄ、外部電極としてＡｇが用いられている。

このような積層型負特性サーミスタ１１は、従来、以下のような方法で作製される。まず、セラミック粉末に有機バインダを加え混合してスラリー状にし、その後、ドクターブレード法等を用いて成形加工を施し、セラミックグリーンシートを作製する。次いで、Ｐｄを主成分とした内部電極用ペーストを使用し、セラミックグリーンシート上にスクリーン印刷を施して電極パターンを形成する。次に、これら電極パターンがスクリーン印刷されたセラミックグリーンシートを積層した後、電極パターンがスクリーン印刷されていないセラミックグリーンシートで上下挟持して圧着し、積層体を作製する。次いで、得られた積層体に脱バインダ処理を行った後、焼成し、内部電極層１３とセラミック層１２とが交互に積層されたセラミック素体１４を形成する。そして得られたセラミック素体１４の両端部にＡｇ等からなる外部電極用ペーストを塗布焼付けし、外部電極１５を形成する。

以上のようにして得られた外部電極１５を具備したセラミック素体１４を基板に面実装するにあたり、通常、はんだ付けが行われている。このはんだ付けを行う際、外部電極１５が溶融してはんだ中に溶け出す、いわゆる、はんだ食われが生じることがある。このはんだ食われを防ぐため、またははんだの濡れ性を確保するために、はんだ付けを行う前に、予め外部電極の表面にＮｉ及びＳｎ等のめっき膜が形成されることが一般的である。
特開２００４−１０４０９３号公報

しかしながら、セラミック素体１４の端面に形成された外部電極１５にめっき膜を形成する際、めっき液がセラミック素体１４にも接触してしまい、セラミック素体１４が侵食されるという問題があった。また、めっき液によりセラミック素体１４が侵食されると、セラミック素体１４の素体強度も低下するという問題が生じる。特に、特許文献１に示されるような、Ｍｎ及びＮｉを主成分とし、Ａｌを含有するサーミスタ材料を用いて形成されたセラミック素体１４は、経時変化が小さく信頼性に優れた効果を有する一方、めっき液による侵食を十分に防ぐことができなかった。そこで、めっき液による侵食を防ぐために、セラミック素体１４の表面にガラス層等の絶縁保護層を設けるという手法（例えば、特開平６−２３１９０６号等）も考えられる。

しかしながら、セラミック素体１４の表面にガラス層を設けたとしても、ガラス層に存在する微少なクラック及びピンホール等からめっき液がセラミック素体１４へ浸入してしまい、セラミック素体１４の侵食を十分に防ぐことはできなかった。さらに、ガラス層を形成する場合、セラミック素体１４の表面にガラス層を形成するという新たな工程が必要となり、製造工程が煩雑になるという問題があった。

そこで、本発明は、ガラス層を形成することなく、めっき液による侵食を防ぐことができ、かつ、優れた信頼性を有する表面実装型負特性サーミスタを提供することを目的とする。

上記の目的を達成するために、本発明者らは鋭意検討を重ねた結果、Ｍｎを必須成分とし、Ｎｉ及びＣｏのうち少なくともいずれかを含有する半導体セラミック材料を用いて形成されたセラミック素体において、Ｍｎ，Ｎｉ，及びＣｏの各組み合わせに対して、Ｔｉを所定の範囲で含有させることによって、ガラス層等の絶縁保護層をセラミック素体に敢えて形成しなくても、十分にめっき液による侵食を防ぐことができると共に、高い信頼性を有する表面実装型の負特性サーミスタが得られることを見いだしたのである。

すなわち、本願第１の発明の表面実装型負特性サーミスタは、Ｍｎ，Ｎｉ及びＴｉを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、前記半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、かつ、前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、Ｔｉが０．５モル部以上２５モル部以下の範囲で含有され、前記セラミック素体の内部に少なくともＡｇを含む内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることを特徴とする。

また、本願第２の発明の表面実装型負特性サーミスタは、前記半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦７８．５／２１．５であり、かつ、前記半導体セラミックのうち、Ｍｎ及びＮｉの総モル量を１００モル部としたとき、Ｔｉが５モル部以上２５モル部以下の範囲で含有されていることが好ましい。

また、本願第３の発明の表面実装型負特性サーミスタは、本願第２の発明において、さらに、ＭｎとＮｉとのモル比を５５／４５≦ａ／ｂ≦７０／３０としたとき好ましい。

また、本願第４の発明の表面実装型負特性サーミスタは、Ｍｎ、Ｎｉ、Ｃｏ、及びＴｉを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、前記半導体セラミック材料がＭｎ，Ｎｉ，Ｃｏ及びＴｉからなり、Ｍｎが０．１ｍｏｌ％以上９０ｍｏｌ％以下、Ｎｉが０．１ｍｏｌ％以上４５ｍｏｌ％以下、Ｃｏが０．１ｍｏｌ％以上９０ｍｏｌ％以下（ただし、Ｍｎ，Ｎｉ，及びＣｏの和が１００ｍｏｌ％）からなり、かつ、前記半導体セラミック材料のうちＭｎ，Ｎｉ及びＣｏの総モル量を１００モル部としたとき、Ｔｉが１．１モル部以上２３．１モル部以下の範囲で含有され、前記セラミック素体の内部に少なくともＡｇを含む内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることを特徴とする。

本願第５の発明の表面実装型負特性サーミスタは、前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、さらに、Ｆｅが５モル部以上２０モル部以下の範囲で含有されることを特徴とする。

本願第６の発明の表面実装型負特性サーミスタは、前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、さらに、Ｃｕが３モル部以上７モル部以下の範囲で含有されることを特徴とする。

本願第７の発明の表面実装型負特性サーミスタは、前記半導体セラミックの材料のうちＭｎ、Ｎｉ及びＣｏの総モル量を１００モル部としたとき、さらに、Ｆｅが５モル部以上３０モル部以下の範囲で含有されることを特徴とする。

本願第８の発明の表面実装型負特性サーミスタは、前記半導体セラミックの材料のうちＭｎ、Ｎｉ及びＣｏの総モル量を１００モル部としたとき、さらに、Ｃｕが１モル部以上５モル部以下の範囲で含有されることを特徴とする。

また、本願第９の発明の表面実装型負特性サーミスタは、前記内部電極はＡｇ−Ｐｄからなり、Ａｇが６０％以上９０％以下の範囲で含まれていることが好ましい。

すなわち、Ｍｎ及びＮｉを主成分とし、Ｔｉを含有させる場合は本願第１の発明のように構成することによって、セラミック素体の表面にガラス層等の絶縁保護層を形成しなくても、十分にめっき液による侵食を防ぐことができると共に、高い信頼性を有する表面実装型負特性サーミスタが得られることを見いだした。また、本願第２の発明のように構成することによって、よりめっき液による侵食を防ぐことができる。また、本願第３の発明のように構成することによって、さらに信頼性を向上させることができる。

また、Ｍｎ，Ｎｉ，及びＣｏを主成分とし、Ｔｉを含有させる場合は、本願第４の発明のように構成することによって、セラミック素体の表面にガラス層等の絶縁保護層を形成しなくても、十分にめっき液による侵食を防ぐことができると共に、高い信頼性を有する表面実装型負特性サーミスタが得られることもわかった。

また、新たな知見として、本願第１〜第９の発明のように構成することによって、セラミック素体の焼結性を向上させることができ、例えば９００℃〜１１００℃程度の低い焼成温度であっても、十分なサーミスタ特性を発現する表面実装型の負特性サーミスタが得られることを見いだした。これにより、本願発明のようにセラミック素体の内部に内部電極を有する、いわゆる積層型のセラミック電子部品であっても、十分なサーミスタ特性を得ることができる。さらには、本願第９の発明のように、Ａｇの配合割合が６０％以上９０％以下というＡｇの配合割合の高い内部電極層が形成された表面実装型負特性サーミスタであっても、抵抗値のばらつきを小さくすることができる。具体的に説明すると、Ａｇの融点は９６０℃と低いため、負の抵抗温度特性を有する半導体セラミック材料と一体焼成しようとすると、半導体セラミック材料が焼結する前にＡｇが飛散してしまい、内部電極のカバレッジが低下してしまう。その結果、負特性サーミスタの抵抗値がばらつくという問題が生じやすいが、本願発明のような例えば９００℃〜１１００℃という低い焼成温度で焼結することができる半導体セラミック材料を用いれば、抵抗値のばらつきの小さい負特性サーミスタが得られる。

以下、本願発明の表面実装型負特性サーミスタの第一の実施形態を図面に基づき詳細に説明する。

図１は、本願発明の表面実装型負特性サーミスタの一実施形態を示す概略断面図である。本願発明の表面実装型負特性サーミスタ１は負の抵抗温度特性を示す半導体セラミック材料を焼結してなるセラミック素体４の内部に内部電極３が埋設されている。ここでは、セラミック素体４はセラミック層２と内部電極３とが互いに交互となるように積層されてなる構成を有し、前記内部電極３はセラミック素体４の端面に交互に引き出されている。

そして、セラミック素体４の端面には、引き出された内部電極３と電気的に接続されるように外部電極５が形成されている。そして、外部電極５の表面にはめっき膜６が形成されている。

本願発明のセラミック素体４として用いられる半導体セラミック材料としては、大きく分けて以下の半導体セラミック材料（１），（２）を用いることができる。

（１）半導体セラミック材料が、Ｍｎ，Ｎｉ，及びＴｉを含み、Ｍｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上２５モル部以下含有された半導体セラミック材料からなる。

（２）半導体セラミック材料がＭｎ，Ｎｉ，Ｃｏ，及びＴｉを含み、Ｍｎが０．１ｍｏｌ％以上９０ｍｏｌ％以下、Ｎｉが０．１ｍｏｌ％以上４５ｍｏｌ％以下、Ｃｏが０．１ｍｏｌ％以上９０ｍｏｌ％以下（ただし、Ｍｎ，Ｎｉ，及びＣｏの和が１００ｍｏｌ％）からなり、かつ、前記半導体セラミック材料のうちＭｎ，Ｎｉ及びＣｏの総モル量を１００モル部としたとき、Ｔｉが０．５モル部以上３０モル部以下で含有された半導体セラミック材料からなる。

半導体セラミック材料（１），（２）に示されるように、ＭｎとＮｉとを含有させたものに対し、Ｔｉを所定量含有させることによって、めっき液によってセラミック素体が侵食されることを防ぐことができ、かつ、セラミック素体の強度を向上させることを見いだしたのである。

また、Ｍｎ及びＮｉを主成分とし、Ａｌを含有する半導体セラミック材料を用いた特許文献１の場合、Ａｌが難焼結性であることから、セラミック素体を焼結するのに、少なくとも１２５０℃の焼成温度が必要となる。しかし、本願発明は、Ａｌに代えてＴｉを所定の範囲で含有させることによって、例えば、９００〜１１００℃程度というより低い焼成温度においても、焼結することができ、かつ、Ａｌを含有した場合と同程度の信頼性を有し、優れたサーミスタ特性が得られることを見いだしたのである。その結果、セラミック素体に内部電極を有する構造、すなわち、積層構造の負特性サーミスタにおいて、例えばＡｇの割合が６０％以上９０％以下という低融点の内部電極をセラミック層と一体焼結したとしても、優れた負の抵抗温度特性が得られることがわかった。

さらには、本願発明によると、スピネル相以外の異相、例えば岩塩相の発生を抑制できるため、スピネル相の組成値が焼結後に仕込み組成よりずれてしまうことを抑制でき、異相が発生することによって生じる強度の低下を防ぐことができることがわかった。具体的に説明すると、例えば、半導体セラミック材料（１）の場合、Ｍｎ及びＮｉを主成分として含有するサーミスタ材料を焼結すると、一般的にはＭｎ及びＮｉのスピネル相が形成される。しかし、例えば１２５０℃といった高温で焼成した場合、スピネル相とは別に、岩塩相であるＮｉＯ相等の異相が過度に析出し偏析することが知られている。このＮｉＯ相の発生によって比抵抗およびB定数が焼成温度の変化により急激に増加し組成ずれが生じたり、焼結体中のスピネル相の組成が仕込み組成から大幅にずれてしまうことがある。また、このようなＮｉＯ相はスピネル相との間で熱膨張率が異なるため、焼結時および加工時のクラック等の原因になり、セラミック素体の素体強度が低下するという問題が生じていた。しかしながら、本願発明の構成とすることで、低温焼結が可能となるほか、例えば高温で焼成したとしても、ＮｉＯ相の生成を抑制することができる。その結果、セラミック素体の素体強度の低下を防ぐことができる。なお、Ｍｎ，Ｃｏ，及びＮｉを主成分として含有する半導体セラミック材料においてもスピネル相以外に岩塩相等の異相が生じる。このため、半導体セラミック材料（２）の関係を満たすようにすれば、異相の発生を抑制できる。

以下に、上記（１），（２）に示される半導体セラミック材料について、組成範囲を限定した理由について説明する。

半導体セラミック材料（１）については、Ｍｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０とした理由は、ａ／ｂが９０／１０よりも多い場合、セラミック素体が絶縁化してしまい、負特性サーミスタの用途として所望の効果が得られないためである。一方、ａ／ｂが５５／４５よりも少ない場合、セラミック素体中にＮｉＯ相等の異相が多量に発生して素体強度が低下し、セラミック素体の加工中にクラックが生じる恐れがある。

また、半導体セラミック材料（１）において、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上２５モル部以下含有されている。Ｔｉが０．５モル部よりも少ない場合、めっきによるセラミック素体の侵食を十分に防ぐことができず、ＮｉＯ相が多量に発生してしまい、セラミック素体の素体強度が低下してしまう。一方、Ｔｉが２５モル部よりも多く含むと、比抵抗値が高くなりすぎて好ましくない。

なお、Ｍｎ及びＮｉのモル比を５５／４５≦ａ／ｂ≦７８．５／２１．５とし、かつ、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが５モル部以上２５モル部以下含有されている場合、めっき液によるセラミック素体の侵食をさらに防ぐことができるため好ましい。特に、Ｍｎ及びＮｉのモル比が５５／４５≦ａ／ｂ≦７０／３０とし、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが５モル部以上２５モル部以下含有する場合、さらに優れた信頼性が得られるため好ましい。

また、半導体セラミック材料（２）についてはＭｎが９０ｍｏｌ％よりも多いと比抵抗が高くなりすぎサーミスタとして有用性がなくなる。また、Ｍｎが０．１ｍｏｌ％よりも少ないと、添加する効果が現れない。また、Ｎｉが４５ｍｏｌ％よりも多いと、異相が大量に発生しすぎるため、素体強度の低下や初期特性のばらつき増加がおこり好ましくない。Ｎｉが０．１ｍｏｌ％よりも少ないと、添加する効果が現れない。また、Ｃｏが９０ｍｏｌ％よりも多いと比抵抗が高くなりすぎサーミスタとして有用でなくなる。また、Ｃｏが０．１ｍｏｌ％以下よりも少ないと添加する効果が現れない。

また、半導体セラミック材料（２）は、Ｍｎ，Ｎｉ及びＣｏの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上３０モル部以下含有されている。Ｔｉが０．５モル部よりも少ない場合、めっき液によるセラミック素体の侵食を十分に防ぐことができず、異相が多量に発生してしまい、セラミック素体の素体強度が低下してしまう。一方、Ｔｉが３０モル部よりも多く含むと、比抵抗値が高くなりすぎて好ましくない。

なお、Ｍｎが２５ｍｏｌ％以上６５ｍｏｌ％以下、Ｎｉが５ｍｏｌ％以上３０ｍｏｌ％以下、Ｃｏが５ｍｏｌ％以上７０ｍｏｌ％以下（ただし、Ｍｎ，Ｎｉ，及びＣｏの和が１００ｍｏｌ％）からなり、かつ、前記半導体セラミック材料のうちＭｎ，Ｎｉ及びＣｏの総モル量を１００モル部としたとき、Ｔｉが０．５モル部以上３０モル部以下である場合、より効果的である。

また、本願発明の半導体セラミック材料（１），（２）の関係を満たしていれば、例えば、添加物として、Ｆｅ、Ｃｕ等の遷移金属元素を含有させても良い。例えば、Ｆｅを含有させることにより、初期抵抗値ばらつきが小さくなり、Ｃｕを含有させるとさらなる低温焼結性が可能となり、セラミック素体の緻密性が向上する。ただし、添加物として、Ｚｎはめっき液により侵食されやすいため、めっき耐性が低下する恐れがあるため、添加しないことが好ましい。

なお、本願発明の半導体セラミック材料（１），（２）を用いて得られた半導体セラミック層２には、素原料、もしくは製造工程時に混入してしまう不純物として、Ｓｉ、Ｎａ、Ｋ、Ｃａ、Ｚｒ等を含む可能性があるが、１０００ｐｐｍ以下、多いものでも５０００ｐｐｍ以下程度の混入であり、本願発明の特性には影響がないことが分かっている。

また、本願発明の内部電極３として、Ａｇ，Ａｇ−Ｐｄ等の単体、もしくはそれらのうち少なくとも一方を含む合金が用いられる。特に、本願発明では、Ａｇ−Ｐｄからなり、銀の配合量が６０ｗｔ％以上９０ｗｔ％以下であるものでも十分に使用できる。すなわち、本願発明の半導体セラミック材料は、例えば、９００℃〜１１００℃という低温にて焼結が可能となるため、内部電極３がＡｇ−Ｐｄからなり、そのうちＡｇが６０ｗｔ％以上９０％ｗｔ以下の範囲で含まれる融点の低い電極材料を用いたとしても、前記半導体セラミック材料と一体焼結することができ、抵抗値のばらつきの小さい負特性サーミスタが得られる。なお、本願発明は低温焼結に限られるものではなく、例えば内部電極材料としてＰｄを用い、１１００℃以上の高温焼成を行ったとしても、めっき液によるセラミック素体の侵食を防ぐことができるのは言うまでもない。

また、めっき膜６としては、外部電極５に用いた金属との相性によって適宜変えることができるが、Ａｇからなる外部電極５を用いる場合、Ｎｉめっき膜６ａ、及びＳｎめっき膜６ｂを用いることが好ましい。特に、めっき液が酸性溶液の場合、セラミック素体４が侵食されやすいが、本願発明の表面実装型負特性サーミスタはめっき耐性が優れているため、酸性溶液のめっき液においても十分にめっき液によるセラミック素体４の侵食を防ぐことができる。

なお、本発明は、ガラス層等の保護層の形成なしに、セラミック素体４がめっき液によって侵食されることを防ぐことができるが、ガラス層の形成を妨げるものではない。すなわち、本発明の表面実装型負特性サーミスタであっても、例えば、外部環境の影響を受けにくく温度・湿度等による特性の劣化の防止のため、セラミック素体４の表面にガラス層を形成してもよい。

次に、Ｍｎ，Ｎｉ，及びＴｉを含んでなる半導体セラミック材料を用いて形成された半導体セラミック素体４を有する、上記一実施形態の表面実装型負特性サーミスタ１の製造方法を説明する。

まず、セラミック素原料としてＭｎ₃Ｏ₄、ＮｉＯ、及びＴｉＯ₂を所定量秤量し、次いで該秤量物をジルコニアボール等の粉砕媒体が内有されたボールミルに投入して十分に湿式粉砕し、その後、所定の温度で仮焼しセラミック粉末を作製する。次に、前記セラミック粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、その後、ドクターブレード法等を使用して成形加工を施し、セラミックグリーンシートを作製する。

次いで、Ａｇ−Ｐｄを主成分とした内部電極用ペーストを使用し、セラミックグリーンシート上にスクリーン印刷を施して電極パターンを形成する。次に、これら電極パターンがスクリーン印刷されたセラミックグリーンシートを積層した後、電極パターンがスクリーン印刷されていないセラミックグリーンシートで上下挟持して圧着し、積層体を作製する。次いで、この積層体を所定寸法に切断してジルコニア製の匣に収容し、脱バインダ処理を行った後、所定温度（例えば、９００〜１１００℃）で焼成処理を施し、セラミック層２と内部電極層３とが交互に積層された圧電セラミック素体４を形成する。

そしてこの後、セラミック素体４の両端部にＡｇ等を含む外部電極用ペーストを塗布して焼付けし、外部電極５を形成する。さらに、外部電極５の表面には電解めっきによりＮｉ、Ｓｎ等のめっき膜６ａ、６ｂを形成する。これによって、本発明の第１の実施形態の表面実装型負特性サーミスタが得られる。尚、外部電極５は、密着性が良好であればよく、例えばスパッタリング法や真空蒸着法等の薄膜形成方法で形成してもよい。

尚、この実施形態では、セラミック素原料としてＭｎ₃Ｏ₄等の酸化物を使用したが、Ｍｎの炭酸塩、水酸化物等を使用することもできる。また、半導体セラミック材料（２）においても上記方法と同一の方法で作製することができる。

また、本発明の表面実装型負特性サーミスタとしては、温度補償用、温度検知用に有用であるがこれに限るものではない。また、表面実装型、すなわち、チップ型のセラミック素体の表面に外部電極が形成されており、基板に対して面実装するため外部電極の表面にめっき膜が形成されるものであれば、積層型に限定されるものではない。

以下、本発明の積層型負特性サーミスタについて、さらに具体的に説明する。

（実施例１）
まず、出発原料として、Ｍｎ₃Ｏ₄，ＮｉＯ，及びＴｉＯ₂を用意し、表１の試料１〜試料５４に示されるような配合比になるように配合した。なお、表１におけるＴｉ含有量は、Ｍｎ及びＮｉの総モル量を１００モル部とした時のＴｉの添加量（モル部）である。

続いて、これらの出発原料に純水とポリカルボン酸系の分散剤を加え、ジルコニアボールを媒体として混合粉砕して乾燥した後、８００℃で２時間仮焼し、ボールミルにより再度粉砕して仮焼粉を得た。次に、得られた仮焼粉に、水を４０ｗｔ％、ポリカルボン酸系の分散剤を２．０ｗｔ％を加え、２４時間混合したのち、アクリル系の有機バインダを２５ｗｔ％、可塑剤としてポリオキシエチレンを０．７５ｗｔ％加え、２時間混合して、セラミックスラリーを得た。

続いて、得られたセラミックスラリーを、ドクターブレード法によりシート状に成形し、乾燥させて厚み４０μｍのセラミックグリーンシートを得、短冊状に切断した。続いて、Ａｇ−Ｐｄ合金（配合比：Ａｇ８０ｗｔ％Ｐｄ２０ｗｔ％）からなる金属粉末と有機バインダを有機溶剤に分散させてＡｇ−Ｐｄ内部電極用導電性ペーストを用意した。得られたＡｇ−Ｐｄ内部電極用導電性ペーストを、セラミックグリーンシートの主面上に、スクリーン印刷により印刷した。その後、各Ａｇ−Ｐｄ内部電極用導電性ペーストがセラミックグリーンシートを介して対向するようにセラミックグリーンシートを積み重ね、さらにＡｇ−Ｐｄ内部電極用導電性ペーストを塗布していない保護用セラミックグリーンシートを上下に配置して挟持して圧着し、Ｌ寸１．２ｍｍ×Ｗ寸０．６ｍｍ×Ｔ寸０．６ｍｍの寸法に切断して生の積層体を得た。この生の積層体を大気中３５０℃１０時間で脱脂した後、大気中雰囲気で１０００℃２時間焼成し、セラミック層２と内部電極３とが交互に積層されたセラミック素体４を得た。

次に、Ａｇ粉末と有機バインダを有機溶剤に分散させてＡｇ外部電極用導電性ペーストを作製し、前記Ａｇ外部電極用導電性ペーストを上述の内部電極と導通するようにセラミック素体の両端面に塗布で焼き付けることによって、外部電極５を形成した。

最後に、外部電極５が形成されたセラミック素体４の外部電極の表面に、電界めっきにより、Ｎｉめっき６ａとＳｎめっき６ｂとを順次めっき成膜し、これにより試料１〜試料５４の積層型負特性サーミスタ１を得た。

なお、ＴｉＯ₂をＡｌ₂Ｏ₃に代え、内部電極にＡｇ-Ｐｄ合金（配合比：Ａｇ３０ｗｔ％Ｐｄ７０ｗｔ％）を用い、焼成温度を１３００℃とした以外は、試料１５と同一の方法で作製された積層型負特性サーミスタを参考例とした。なお得られた試料１〜試料５４の積層型負特性サーミスタ、及び参考例について、ＩＣＰ-ＡＥＳ（誘電結合イオンプラズマ発光分光分析）によってセラミック素体の組成分析を行ったところ、得られたセラミック素体の構成元素は、調合組成と同じであることがわかった。

上記のようにして得られた積層型負特性サーミスタ試料１〜試料５４、及び参考例について、それぞれ１００個づつ用意し、以下のような特性評価を行い、その結果を表１に示す。

まず、めっき液によるセラミック素体の侵食割合を示すめっき侵食度については以下の方法で測定した。図２に示すように、セラミック素体の長手方向の中央部における積層方向の厚みをｔ１とし、セラミック素体のうち外部電極に覆われており、めっき液に接触しない部分の積層方向の厚みをｔ２としたとしたときに、以下の式１で示される侵食割合をめっき侵食度とした。

めっき侵食度（％）＝（ｔ２−ｔ１）／ｔ２×１００・・（１）
また、セラミック素体の素体強度を示す抗折強度については、試料１〜試料５４の積層型負特性サーミスタを、ＪＩＳ Ｃ ２５７０にしたがって、抗折強度試験を行った。

また、信頼性については、高温放置試験を行って、経時変化を以下の式２を用いて計算した。すなわち、１２５℃の恒温槽中に負特性サーミスタを１０００時間放置し、自然冷却により冷却し、２５℃における抵抗値を求めた。上記１２５℃に放置する前の２５℃における抵抗値Ｒ₂₅に対する、放置前後の２５℃における抵抗値の変化をΔＲ₂₅の割合を用いてΔＲ₂₅／Ｒ₂₅を計算した。

ΔＲ₂₅／Ｒ₂₅（％）＝（Ｒ₂₅（１２５℃１０００ｈ放置試験後）−Ｒ₂₅（放置試験前））／Ｒ₂₅（放置試験前）・・（２）
また、焼結性の指標としてポア面積率を測定した。ポア面積率は、得られた各試料のセラミック素体を樹脂に浸漬後、セラミック素体の端面に平行な方向に鏡面研磨を行い、ＳＥＭ（走査型電子顕微鏡）で観察し、画像解析によりポアの面積の合計を求め、ポア面積率を計算した。

また、２５℃における抵抗測定を行い室温抵抗値（Ｒ₂₅）とし、５０℃における抵抗値（Ｒ₅₀）とを測定し、Ｂ定数（Ｂ_25/50）を求めた。なお、Ｂ定数は２５℃における抵抗値Ｒ₂₅と５０℃における抵抗値Ｒ₅₀とから下記の式（３）により求めた。さらに、負特性サーミスタのＢ定数Ｂ_25/50の各ばらつき３ＣＶ（％）を式（４）により求めた。

Ｂ定数（Ｋ）＝[ＩｎＲ₂₅（Ω）−ＩｎＲ₅₀（Ω）]／（１／２９８．１５−１／３２３．１５）・・（３）
Ｂ定数３ＣＶ（％）＝標準偏差×３００／Ｂ定数の平均値・・（４）
また、比抵抗については、内部電極を有さない単板型のセラミック素体と、セラミック素体の両主面にＡｇ外部電極が形成されてなる負特性サーミスタを、試料１〜５４に示される積層型負特性サーミスタと同じ製造条件において作製したものをサンプルとして用意した。このサンプルについて抵抗値を測定し、セラミック材料そのものが有する比抵抗とした。

表１から分かるように、Ｍｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上２５モル部以下含有されている試料２〜１１、１４〜２０、２３〜２８、３１〜３６、３９〜４５及び４８〜５３については、ΔＲ₂₅／Ｒ₂₅が１．５％以下の優れた信頼性を有しながら、めっき侵食度が５％以下、抗折強度が３０Ｎ以上であり、めっき侵食度が小さく、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も５％以下と小さく、１０００℃という低い焼成温度であっても十分に焼結しており、十分なＢ定数及び比抵抗が得られていることがわかる。さらに、Ｍｎ及びＮｉのモル比が５５／４５≦ａ／ｂ≦７８．５／２１．５であり、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが５モル部以上２５モル部以下含有されている試料５〜１１，１６〜２０，２５〜２８，３３〜３６，４１〜４５，及び５０〜５３の場合、めっき侵食度が１％以下であり、より優れていることがわかる。その上、Ｍｎ及びＮｉのモル比が５５／４５≦ａ／ｂ≦７０／３０であり、Ｍｎ及びＮｉの総モル量を１００モル部とし、Ｔｉが５モル部以上２５モル部以下含有されている試料８〜１１，３３〜３６，４１〜４５，及び５０〜５３の場合、信頼性を示すΔＲ₂₅／Ｒ₂₅が０．４％以下となり、さらに優れた積層型負特性サーミスタが得られる。

一方、Ｔｉの代わりにＡｌを用いた参考例の場合、信頼性は０．５２％と優れているが、めっき侵食度が４．４％と大きく、抗折強度も２７．３Nと小さいことがわかる。さらに、Ｍｎ及びＮｉのモル比が９０／１０よりも大きい試料１は、セラミック素体が絶縁化してしまい、負特性サーミスタとして利用できないため好ましくない。また、Ｍｎ及びＮｉのモル比が５５／４５よりも小さい試料１２は、スピネル相に固溶できないＮｉがＮｉＯ相となりスピネル相以外の部分に多く発生し、セラミック素体の抗折強度が低下してしまう。また、ＭｎおよびＮｉの総モル量を１００モル部とした時のＴｉが０．５モル部よりも少ない試料１３、２２、３０、３８及び４７は、Ｔｉが十分に含有されていないため、セラミック素体のめっき液による侵食が大きく、抗折強度も小さいことがわかった。一方、ＭｎおよびＮｉの総モル量を１００モル部とした時のＴｉが２５モル部よりも多い試料２１、２９、３７、４６及び５４については、セラミック素体の比抵抗値が負特性サーミスタの商品上有意義な値を超えてしまうことがわかった。

（実施例２）
続いて、Ｍｎ，Ｎｉ，及びＴｉを含む半導体セラミック材料を用いたセラミック素体を有する場合の表面実装型負特性サーミスタにおいて、半導体セラミック材料の組成比を変えることによって、異相であるＮｉＯ相の発生率との関係を比較した。まず、出発原料として、Ｍｎ₃Ｏ₄，ＮｉＯ，ＴｉＯ₂を用意し、表２の試料５５〜試料７４に示されるような配合比になるように配合した。なお、表２におけるＴｉ含有量は、Ｍｎ及びＮｉの総モル量を１００モル部とした時のＴｉの添加量（モル部）である。出発原料のそれぞれの配合比について、上記のように調整した以外は、実施例１と同一の方法で作製し得られた負特性サーミスタを試料５５〜試料７４とした。なお得られた試料５５〜試料７４の積層型負特性サーミスタについて、ＩＣＰ-ＡＥＳ（誘電結合イオンプラズマ発光分光分析）によってセラミック素体の組成分析を行ったところ、得られたセラミック素体の構成元素は、調合組成と同じであることがわかった。

得られた試料５５〜試料７４について、実施例１と同一の方法でめっき侵食度（％）、抗折強度（Ｎ）、ポア面積率（％）、ΔＲ₂₅／Ｒ₂₅（％）を測定した。また、Ｎｉのマッピング分析を行い、ＮｉＯ相の面積率を測定した。具体的には、ＷＤＸ（波長分散型Ｘ線分光器）を用いて、Ｎｉ元素の特性Ｘ線強度を測定した。なお、測定領域を４０μｍ×４０μｍ、ピクセル数２５０×２５０、ピクセルサイズ０．１６μｍとし、加速電圧１５ｋＶ、照射電流１００ｍＡの条件で測定した。そして、（Ｎｉ偏析部の面積／測定領域）×１００（％）によりＮｉ偏析部、すなわち、ＮｉＯ相の面積率を計算した。

上記のようにして測定された結果を表２に示す。

Ｍｎの含有量が８０モル％以上であり、Ｎｉの含有量が２０モル％以下である試料５５〜５７については、Ｔｉを添加しなくてもＮｉＯ相の発生が抑えられているが、Ｎｉが２０モル％を越える試料５８，５９についてはＮｉＯ相が発生することがわかる。また、Ｎｉが２５モル％以上含有されており、ＭｎとＴｉとのモル比が異なる試料５９〜６５において、Ｔｉを加えた場合と加えていない場合とを比較すると、Ｔｉを加えていない試料５９，６１，６３に対して、Ｔｉを２または５モル部加えている試料６０，６２，６４，及び６５の方がＮｉＯ相の発生を抑制できることがわかる。

また、Ｔｉの添加によって、めっき侵食度も約１／３以下程度に抑制することができているため、抗折強度が４０Ｎ以上と優れていることがわかる。また、１０００℃程度の低温焼結であっても、ポア面積率が小さく十分に緻密なセラミック素体が得られていることがわかる。また、Ｍｎ及びＴｉのモル比が同じである試料６６〜試料７４をみても、Ｔｉの添加量が増加するほど、ＮｉＯ相の発生を抑制することができ、かつ、Ｔｉの添加量が本願発明の範囲である場合、優れた抗折強度を保つとともに、めっき侵食度も小さくすることができ、信頼性の優れた負特性サーミスタが得られる。

（実施例３）
続いて、本願第１の発明の半導体セラミック材料に他の遷移金属元素を添加した場合について比較する。次に、出発原料として、Ｍｎ₃Ｏ₄，ＮｉＯ，Ｆｅ₂Ｏ₃，ＣｕＯ，ＴｉＯ₂を用意し、表３に示されるような配合比になるように配合した以外は、実施例１と同一の方法で試料７５〜１１３を作製した。なお、表３におけるＴｉ含有量は、半導体セラミック材料に含まれるＭｎ及びＮｉの総量を１００モル部とした時の、Ｔｉの添加量（モル部）である。また、実施例１と同一の方法で同一の特性評価を行った。その結果を表３に示す。

試料７５〜１１３については、Ｍｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、Ｍｎ及びＮｉの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上２５．０モル部以下含有されているため、ΔＲ₂₅／Ｒ₂₅が１．５％以下にも関わらず、めっき侵食度が２．０％以下、抗折強度が５０Ｎ以上であり、めっき侵食度が小さく、かつ、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も１．０％以下と小さく、低温であっても十分に焼結しており、十分なＢ定数及び比抵抗が得られていることがわかる。

試料７５〜１０４、２８３〜２９８についてはＭｎ及びＮｉの総モル量を１００モル部とした時、Ｆｅは５モル部以上２０モル部以下の範囲で含有されているため、特性値のばらつき（Ｂ定数３ＣＶ）が小さくなる。

また、試料１０５〜１１３についてはＭｎ及びＮｉの総モル量を１００モル部とした時、Ｃｕは３モル部以上７モル部以下の範囲で含有されているため、ポア面積率が小さく、低温焼結でも緻密なセラミック素体が得られることがわかる。

なお、表３においてはＭｎ，Ｎｉ，Ｆｅの合計を１００モル％としたときに占める割合としてＦｅの含有量を示しているが、これをＭｎ，Ｎｉの総量を１００モル部としたときのＦｅの添加量（モル部）に換算して示す。

（実施例４）
続いて、本願第４の発明である、Ｍｎ，Ｎｉ，Ｃｏを主成分としＴｉを含有する半導体セラミック材料について組成をふって比較する。なお、他の遷移金属元素を添加した場合についても比較する。

まず、出発原料として、Ｍｎ₃Ｏ₄，ＮｉＯ，Ｃｏ₃Ｏ₄，Ｆｅ₂Ｏ₃，ＣｕＯ，ＴｉＯ₂を用意し、表４及び表５に示されるような配合比になるように配合した以外は、実施例１と同一の方法で試料１９８〜２７２となるように作製した。なお、表４及び表５におけるＴｉ含有量は、半導体セラミック材料に含まれるＭｎ、Ｎｉ及びＣｏの総量を１００モル部とした時の、Ｔｉの添加量（モル部）である。また、実施例１と同一の方法で同一の特性評価を行った。その結果を表４及び表５に示す。

試料１９８〜２７２については、Ｍｎを０．１ｍｏｌ％以上９０．０ｍｏｌ％以下、Ｎｉを０．１ｍｏｌ％以上４５．０ｍｏｌ％以下、Ｃｏを０．１ｍｏｌ％以上９０．０ｍｏｌ％以下とし、Ｍｎ，Ｎｉ及びＣｏの総モル量を１００モル部とした時、Ｔｉが０．５モル部以上３０モル部以下含有されているため、ΔＲ₂₅／Ｒ₂₅が１．５％以下と優れている上に、めっき侵食度が３．５％以下、抗折強度が３５Ｎ以上であり、めっき侵食度が小さく、かつ、抗折強度に優れた積層型負特性サーミスタが得られていることが分かる。またポア面積率も２．０％以下と小さく、低温であっても十分に焼結しており、十分なＢ定数及び比抵抗が得られていることがわかる。

試料２３５〜２６６については、Ｍｎ、Ｎｉ及びＣｏの総モル量を１００モル部とした時、Ｆｅは５モル部以上３０モル部以下の範囲で含有されているため、特性値のばらつき（Ｂ定数３ＣＶ）が小さくなる。

また、試料２６７〜２７２については、Ｍｎ、Ｎｉ及びＣｏの総モル量を１００モル部とした時、Ｃｕは１モル部以上５モル部以下の範囲で含有されているため、ポア面積率が小さく、低温焼結でも緻密なセラミック素体が得られることがわかる。

なお、表５においてはＭｎ，Ｎｉ，Ｃｏ，Ｆｅの合計を１００モル％、またはＭｎ，Ｎｉ，Ｃｏ，Ｃｕの合計を１００モル％として示しているが、上記のようにＭｎ，Ｎｉ及びＣｏの合計を１００モル部としてＦｅ、Ｃｕの含有量を換算している。

（実施例５）
次に、Ａｇ−Ｐｄ内部電極において、Ａｇの配合量を表４に示されるような配合比になるように配合した以外は試料５と同一の方法で作製した試料を試料２７３〜２７７とした。また、同様にＡｇの配合量を表６に示されるような配合比になるように配合した以外は試料１１７と同一の方法で作製した試料を２７８〜２８２とした。そして、実施例１と同一の方法で特性評価を行った。その結果を表６に示す。

表６からわかるように、本願発明の半導体セラミック材料を用いれば、Ａｇの含有量が６０％以上９０％以下のＡｇ−Ｐｄからなる内部電極材料を用いたとしても、本願発明の半導体セラミック材料と一体焼結させることができ、優れた負特性サーミスタを得ることができる。また、めっき液によるセラミック素体の侵食を抑制することができ、かつ、高い抗折強度を有する他、信頼性の優れた負特性サーミスタを得ることができることがわかる。

図１は、本願発明の表面実装型負特性サーミスタの一実施形態の概略断面図である。 図２は、本願発明の表面実装型負特性サーミスタのめっき侵食度の測定基準を示す模型図である。 図３は、従来の積層型負特性セラミック電子部品の概略断面図である。

符号の説明

１…表面実装型負特性サーミスタ
２…セラミック層
３…内部電極
４…セラミック素体
５…外部電極
６ａ，６ｂ…めっき膜

Claims (9)

1. Ｍｎ，Ｎｉ及びＴｉを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、
   前記半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦９０／１０であり、かつ、前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、Ｔｉが０．５モル部以上２５モル部以下の範囲で含有され、前記セラミック素体の内部に少なくともＡｇを含む内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることを特徴とする表面実装型負特性サーミスタ。
2. 前記半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦７８．５／２１．５であり、
   前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量が１００モル部としたとき、Ｔｉが５．０モル部以上２５モル部以下であることを特徴とする請求項１に記載の表面実装型負特性サーミスタ。
3. 前記半導体セラミック材料に含まれるＭｎのモル量をａ、及びＮｉのモル量をｂとしたとき、ＭｎとＮｉとのモル比が５５／４５≦ａ／ｂ≦７０／３０であり、前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量が１００モル部としたとき、Ｔｉが５．０モル部以上２５モル部以下であることを特徴とする請求項１または請求項２に記載の表面実装型負特性サーミスタ。
4. Ｍｎ、Ｎｉ、Ｃｏ、及びＴｉを含む半導体セラミック材料からなるセラミック素体と、前記セラミック素体の表面に形成される外部電極と、前記外部電極の表面に形成されるめっき膜と、を具備する表面実装型負特性サーミスタにおいて、
   前記半導体セラミック材料がＭｎ，Ｎｉ，Ｃｏ及びＴｉからなり、Ｍｎが０．１ｍｏｌ％以上９０ｍｏｌ％以下、Ｎｉが０．１ｍｏｌ％以上４５ｍｏｌ％以下、Ｃｏが０．１ｍｏｌ％以上９０ｍｏｌ％以下（ただし、Ｍｎ，Ｎｉ，及びＣｏの和が１００ｍｏｌ％）からなり、
   かつ、前記半導体セラミック材料のうちＭｎ，Ｎｉ及びＣｏの総モル量を１００モル部としたとき、Ｔｉが１．１モル部以上２３．１モル部以下の範囲で含有され、前記セラミック素体の内部に少なくともＡｇを含む内部電極が埋設されるとともに、前記内部電極は、前記外部電極と導通してなることを特徴とする表面実装型負特性サーミスタ。
5. 前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、
   さらに、Ｆｅが５モル部以上２０モル部以下の範囲で含有されることを特徴とする請求項１〜３のいずれかに記載の表面実装型負特性サーミスタ。
6. 前記半導体セラミック材料のうちＭｎ及びＮｉの総モル量を１００モル部としたとき、
   さらに、Ｃｕが３モル部以上７モル部以下の範囲で含有されることを特徴とする請求項１〜３、５のいずれかに記載の表面実装型負特性サーミスタ。
7. 前記半導体セラミックの材料のうちＭｎ、Ｎｉ及びＣｏの総モル量を１００モル部としたとき、
   さらに、Ｆｅが５モル部以上３０モル部以下の範囲で含有されることを特徴とする請求項４に記載の表面実装型負特性サーミスタ。
8. 前記半導体セラミックの材料のうちＭｎ、Ｎｉ及びＣｏの総モル量を１００モル部としたとき、
   さらに、Ｃｕが１モル部以上５モル部以下の範囲で含有されることを特徴とする請求項４または７に記載の表面実装型負特性サーミスタ。
9. 前記内部電極はＡｇ−Ｐｄからなり、前記Ａｇが６０％以上９０％以下の範囲で含まれていることを特徴とする請求項１〜８のいずれかに記載の表面実装型負特性サーミスタ。
   

Images