JPWO2014077004A1 - 正特性サーミスタおよびその製造方法 - Google Patents
正特性サーミスタおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2014077004A1 JPWO2014077004A1 JP2014546891A JP2014546891A JPWO2014077004A1 JP WO2014077004 A1 JPWO2014077004 A1 JP WO2014077004A1 JP 2014546891 A JP2014546891 A JP 2014546891A JP 2014546891 A JP2014546891 A JP 2014546891A JP WO2014077004 A1 JPWO2014077004 A1 JP WO2014077004A1
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- donor element
- conductive paste
- ceramic
- moisture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing & Machinery (AREA)
Abstract
高い耐湿性を有する正特性サーミスタおよびその製造方法を提供する。セラミック素体(12)の外表面上の、外部電極(15,16)が配置されていない領域に、ガラスまたは樹脂からなる耐湿層(17)を形成するとともに、セラミック素体(12)における外部電極(15,16)と接する表面層部分(18)の密度を、それ以外の残部(19)の密度より高くする。そのため、生のセラミック素体に含まれるセラミック材料におけるドナー元素の含有率より高い含有率をもってドナー元素を含有するセラミック材料を外部電極(15,16)の形成のために用いられる導電性ペーストに含ませておく。導電性ペーストに含まれるドナー元素は、焼成工程において、含有率の差に基づき、セラミック素体(12)中に拡散し、外部電極(15,16)と接する表面層部分(18)でのセラミックの粒成長を抑制し、それにより、この表面層部分(18)を高密度化する。
Description
この発明は、正特性サーミスタおよびその製造方法に関するもので、特に、正特性サーミスタの耐湿性を向上させるための改良に関するものである。
この発明にとって興味ある正特性サーミスタとして、たとえば特開2004−128488号公報(特許文献1)に記載されたものがある。図3には、特許文献1に記載された正特性サーミスタが断面図で示されている。
図3を参照して、正特性サーミスタ1は、正のサーミスタ特性を有するセラミック素体2と、セラミック素体2の内部において、当該セラミック素体2の一部を介して互いに対向するように配置された複数組の第1および第2の内部電極3および4と、セラミック素体2の外表面上において、第1および第2の内部電極3および4とそれぞれ電気的に接続されるように配置された第1および第2の外部電極5および6と、セラミック素体2の外表面上の、外部電極5および6が配置されていない領域に形成されたガラスからなる耐湿層7と、を備えている。
このような正特性サーミスタ1を製造するため、まず、セラミック素体2となるべき生のセラミック素体が用意される。生のセラミック素体は、焼成後に正のサーミスタ特性を発現するもので、内部に当該生のセラミック素体の一部を介して互いに対向するように第1および第2の内部電極3および4が配置されている。
他方、外部電極5および6の形成のための導電性ペーストが用意される。
次に、外部電極5および6を形成するための工程が実施されるが、この工程として、特許文献1には、
(1)上記生のセラミック素体を焼成して得られた焼結後のセラミック素体2の外表面上に導電性ペーストを塗布し、焼き付けることによって、外部電極5および6を形成する、第1の方法と、
(2)上記生のセラミック素体の外表面上に導電性ペーストを塗布することによって、外部電極5および6となるべき導電性ペースト膜を形成した上で、生のセラミック素体と導電性ペースト膜とを同時に焼成し、それによって、第1および第2の外部電極5および6が外表面上に形成された焼結後のセラミック素体2を得る、第2の方法と、
が記載されている。
(1)上記生のセラミック素体を焼成して得られた焼結後のセラミック素体2の外表面上に導電性ペーストを塗布し、焼き付けることによって、外部電極5および6を形成する、第1の方法と、
(2)上記生のセラミック素体の外表面上に導電性ペーストを塗布することによって、外部電極5および6となるべき導電性ペースト膜を形成した上で、生のセラミック素体と導電性ペースト膜とを同時に焼成し、それによって、第1および第2の外部電極5および6が外表面上に形成された焼結後のセラミック素体2を得る、第2の方法と、
が記載されている。
次に、セラミック素体2の外表面上の、外部電極5および6が配置されていない領域にガラスペーストを塗布し、焼き付けることによって、ガラスからなる耐湿層7が形成され、図3に示した正特性サーミスタ1が完成される。
なお、必要に応じて、さらにめっき工程が実施され、外部電極5および6上に、図示しないが、たとえばNiめっき膜およびその上にSnめっき膜が形成されることもある。
上述した正特性サーミスタ1は、上述した耐湿層7によって耐湿性が確保されている。しかしながら、耐湿層7によって与えられる耐湿性は、必ずしも十分ではなかった。図4は、図3の部分Aを拡大して示した図である。図4には、セラミック素体2上での第1の外部電極5および耐湿層7の各端部が示されている。なお、第2の外部電極6の端部については、拡大して図示しないが、図4に示した第1の外部電極5の端部と実質的に同様である。
前述した第1の方法および第2の方法のいずれを採用した場合であっても、耐湿層7を形成しようとする段階では、焼結した外部電極5および6が既に形成されている。耐湿層7の形成のため、ガラスペーストを塗布することが行なわれるが、ガラスペーストは、外部電極5および6に対して濡れ性が悪く、したがって、外部電極5および6を一部でも覆うようにガラスペーストを塗布することはできず、結果として、外部電極5および6を一部でも覆うように耐湿層7を形成することはできない。
そのため、図4に示すように、外部電極5と耐湿層7とは突合せ状態となり、外部電極5の端縁と耐湿層7の端縁との間に、隙間8が形成されることがある。隙間8は、セラミック素体2内部への水分の浸入経路となり得る。同様の隙間が、第2の外部電極6の端縁と耐湿層7の端縁との間にも形成されることがある。これらのことは、耐湿層7が形成されているにも関わらず、正特性サーミスタ2において十分な耐湿性が得られていないことを意味する。
また、前述したように、外部電極5および6上にめっき膜が形成される場合、めっき液が、隙間8からだけでなく、外部電極5および6自体をも浸透して、外部電極5および6とセラミック素体2との間に浸入し、正特性サーミスタ1の特性を劣化させるという問題に遭遇することもある。
そこで、この発明の目的は、高い耐湿性を有する正特性サーミスタおよびその製造方法を提供しようとすることである。
この発明は、正のサーミスタ特性を有するセラミック素体と、セラミック素体の内部において、当該セラミック素体の一部を介して互いに対向するように配置された第1および第2の内部電極と、セラミック素体の外表面上において、第1および第2の内部電極とそれぞれ電気的に接続されるように配置された第1および第2の外部電極と、セラミック素体の外表面上の、外部電極が配置されていない領域に形成された耐湿層と、を備える、正特性サーミスタにまず向けられるものであって、上述した技術的課題を解決するため、セラミック素体を、外部電極と接する表面層部分とそれ以外の残部とに分類したとき、表面層部分の密度が残部の密度より高いことを特徴としている。
上述のように、セラミック素体における外部電極と接する表面層部分に形成される高密度層は、水分の浸透を抑制し、よって、水分のセラミック素体内への浸入を抑制する作用を有する。
より特定的には、セラミック素体が、ドナー元素を含有するチタン酸バリウム系セラミックからなるとき、セラミック素体におけるチタン元素の含有量に対するドナー元素の含有量の比率は、残部に比べて表面層部分の方が高い。この場合、表面層部分に存在するドナー元素の一部は、残部に存在するドナー元素と異なるものであってもよい。
この発明は、また、正特性サーミスタの製造方法にも向けられる。この発明に係る正特性サーミスタの製造方法は、ドナー元素を含有し、焼成後に正のサーミスタ特性を発現するセラミック材料を含む、生のセラミック素体であって、内部に当該生のセラミック素体の一部を介して互いに対向するように第1および第2の内部電極が配置された、生のセラミック素体を用意する工程と、導電性ペーストを用意する工程と、生のセラミック素体の外表面上に、第1および第2の内部電極とそれぞれ電気的に接続される第1および第2の外部電極となるべき導電性ペースト膜を、導電性ペーストを用いて形成する工程と、導電性ペースト膜が形成された生のセラミック素体を焼成し、それによって、第1および第2の外部電極が外表面上に形成された焼結後のセラミック素体を得る工程と、セラミック素体の外表面上の、外部電極が配置されていない領域に耐湿層を形成する工程と、を備える。
上述した製造方法において、この発明の特徴とするところは、上述の外部電極の形成のために用いられる導電性ペーストが、生のセラミック素体に含まれるセラミック材料におけるドナー元素の含有率より高い含有率をもってドナー元素を含有するセラミック材料を含むということである。導電性ペーストに含まれるドナー元素は、焼成工程において、含有率の差に基づき、セラミック素体中に拡散し、外部電極と接する表面層部分でのセラミックの粒成長を抑制し、その結果、この表面層部分を高密度化する。
この発明に係る正特性サーミスタによれば、耐湿層が形成されるだけでなく、セラミック素体における外部電極と接する表面層部分に高密度層が形成されるので、耐湿性のより完璧化を図ることができ、よって、正特性サーミスタの水分浸入による特性劣化を招きにくくすることができる。
すなわち、外部電極の端縁と耐湿層の端縁との間に、隙間が形成されたとしても、上述の高密度層によって、セラミック素体内部へ水分が浸入することを抑制できる。また、外部電極上にめっき膜が形成される場合、めっき液が、隙間からだけでなく、外部電極自体を浸透して、外部電極とセラミック素体との間に浸入しようとしても、上記高密度層がこれを抑制することができる。
この発明に係る正特性サーミスタの製造方法によれば、焼成時の外部電極からのドナー元素の拡散を利用して、高密度層が形成されるので、特別な工程を新たに設けることなく、セラミック素体における外部電極と接する表面層部分に高密度層を確実かつ能率的に形成することができる。
図1を参照して、この発明の一実施形態による正特性サーミスタ11は、図3に示した従来の正特性サーミスタ1と同様、セラミック素体12と、セラミック素体12の内部において、当該セラミック素体12の一部を介して互いに対向するように配置された複数組の第1および第2の内部電極13および14と、セラミック素体12の外表面上において、第1および第2の内部電極13および14とそれぞれ電気的に接続されるように配置された第1および第2の外部電極15および16と、セラミック素体12の外表面上の、外部電極15および16が配置されていない領域に形成された耐湿層17と、を備えている。また、必要に応じて、外部電極15および16上に、図示しないが、たとえばNiめっき膜およびその上にSnめっき膜が形成されることもある。
セラミック素体12は、正のサーミスタ特性を有するもので、たとえば、ドナー元素を含有するチタン酸バリウム系セラミックからなる。ここで、ドナー元素としては、たとえば、Sm、Nd、La、ErおよびYから選ばれる少なくとも1種が用いられ得る。内部電極13および14ならびに外部電極15および16は、導電性成分として、たとえばNiを含む。耐湿層17は、たとえば、ガラス、またはたとえばエポキシ樹脂等の樹脂から構成される。
この正特性サーミスタ11は、セラミック素体12を、外部電極15および16と接する表面層部分18とそれ以外の残部19とに分類したとき、表面層部分18の密度が、残部19の密度より高いことを特徴としている。この特徴は、より特定的には、セラミック素体12がたとえばチタン酸バリウム系セラミックからなるとき、後述する製造方法の説明から明らかになるように、セラミック素体12におけるチタン元素の含有量に対するドナー元素の含有量の比率が、残部19に比べて表面層部分18の方が高い、という特徴となって現れる。この場合、表面層部分18に存在するドナー元素の一部は、残部19に存在するドナー元素と異なるものであってもよい。
上述のような特徴的構成を有する正特性サーミスタ11によれば、耐湿層17が形成されるだけでなく、セラミック素体12における外部電極15および16と接する表面層部分18に高密度層が形成されるので、耐湿性のより完璧化を図ることができる。よって、正特性サーミスタ11において、水分浸入によって特性が劣化するといった不都合に遭遇しにくくすることができる。
より詳細には、図2に示すように、外部電極15の端縁と耐湿層17の端縁との間に、隙間20が形成されたとしても、表面層部分18に形成された高密度層によって、セラミック素体12の内部への水分の浸入を抑制することができる。また、外部電極15上にめっき膜が形成される場合、めっき液が、隙間20からだけでなく、外部電極15自体を浸透して、外部電極15とセラミック素体12との間に浸入しようとしても、上記高密度層がこれを抑制することができる。以上、図2に図示される第1の外部電極15について説明したが、図2に図示されない第2の外部電極16についても同様である。
前述したように、耐湿層17がガラスまたは樹脂から構成される場合には、ガラスおよび樹脂のいずれであっても、外部電極15および16に対する濡れ性が悪く、外部電極15および16の一部にかぶさるように耐湿層17を形成できないため、上述した高密度化された表面層部分18の存在意義がより高められる。
なお、セラミック素体12における高密度化された表面層部分18とそれ以外の残部19との境界は、後述する製造方法の説明から明らかになるように、実際には明瞭に現れるものではないが、図1および図2では、説明および図示の便宜上、境界を明瞭に示している。
このような正特性サーミスタ11を製造するため、まず、セラミック素体2となるべき生のセラミック素体が用意される。生のセラミック素体は、焼成後に正のサーミスタ特性を発現するもので、たとえば、Sm、Nd、La、ErおよびYから選ばれる少なくとも1種のドナー元素を含むチタン酸バリウム系セラミック材料を含んでいる。生のセラミック素体は、積層技術を適用して得られるもので、内部に当該生のセラミック素体の一部を介して互いに対向するように第1および第2の内部電極3および4が配置されている。
他方、外部電極5および6の形成のための導電性ペーストが用意される。この導電性ペーストは、導電成分としてのたとえばNiを含むとともに、ドナー元素を含有するセラミック材料を含んでいる。ここで、導電性ペーストに含まれるセラミック材料におけるドナー元素の含有率は、上述した生のセラミック素体に含まれるセラミック材料におけるドナー元素の含有率より高くなるように選ばれる。なお、導電性ペーストに含まれるドナー元素は、生のセラミック素体に含まれるドナー元素と同じであっても、あるいは、導電性ペーストに含まれるドナー元素の少なくとも一部は、生のセラミック素体に含まれるドナー元素とは異なっていてもよい。
次に、上記生のセラミック素体の外表面上に導電性ペーストを塗布することによって、外部電極15および16となるべき導電性ペースト膜が形成される。次いで、生のセラミック素体と導電性ペースト膜とが同時に焼成される。これによって、第1および第2の外部電極15および16が外表面上に形成された焼結後のセラミック素体12が得られる。
上記焼成工程において、外部電極15および16の形成のために付与された導電性ペーストに含まれるドナー元素は、生のセラミック素体におけるドナー元素との間での含有率の差に基づき、セラミック素体12中に拡散し、外部電極15および16と接する表面層部分18でのセラミックの粒成長を抑制し、その結果、この表面層部分18を高密度化する。セラミック素体12がたとえばチタン酸バリウム系セラミックからなるとき、この段階で、前述したように、セラミック素体12におけるチタン元素の含有量に対するドナー元素の含有量の比率は、残部19に比べて表面層部分18の方が高い、という状態が得られる。
ここで、高密度化された表面層部分18の形成領域に注目すると、第1の外部電極15側の構成を図示した図2からよくわかるように、表面層部分18は、ドナー元素の拡散によって形成されるため、隙間20を跨いで耐湿層17の下方にまで達している。このことは、セラミック素体12の内部への水分の浸入の抑制に対して、より効果的に作用するものと推測される。
次に、セラミック素体12が再酸化処理された後、セラミック素体12の外表面上の、外部電極15および16が配置されていない領域に耐湿層17が形成され、図1に示した正特性サーミスタ11が完成される。耐湿層17がガラスからなるとき、セラミック素体12の外表面上にガラスペーストを塗布し、焼き付けることが行なわれる。耐湿層17が樹脂からなるとき、未硬化の樹脂をセラミック素体12の外表面上に塗布し、硬化することが行なわれる。
必要に応じて、さらにめっき工程が実施されることもある。めっき工程では、外部電極15および16上に、図示しないが、たとえばNiめっき膜およびその上にSnめっき膜が形成される。
次に、この発明の効果を確認するために実施した実験例について説明する。
図1に示すような第1および第2の内部電極13および14が配置されたセラミック素体12を得るため、通常の積層技術を適用して、すなわち、積層、圧着およびカットの各工程を実施して、内部電極が内部に形成された生のセラミック素体を作製した。得られた生のセラミック素体は、バレル研磨を施すことによって、コーナー部を丸くした。
ここで、試料1〜6の各々について、表1の「ドナー元素」の欄に示すドナー元素を用い、生のセラミック素体に含まれるセラミック材料の組成は、試料1〜3については、(Ba0.998Sm0.002)TiO3とし、試料4〜6については、(Ba0.998Nd0.002)TiO3とした。内部電極は、Niを導電成分として含む導電性ペーストの印刷によって形成した。
他方、外部電極の形成のための導電性ペーストを用意した。この導電性ペーストは、Niを導電成分として含み、さらに共材としてのセラミック材料を含むものであって、このセラミック材料の組成は、試料1〜3については、(Ba1-xSmx)TiO3とし、試料4〜6については、(Ba1-xNdx)TiO3としながら、「x」については、表1の「Ti:1モルに対するドナー元素含有量」の欄に示すように選んだ。
次に、上述した生のセラミック素体の外表面上に、導電性ペーストを塗布し、第1および第2の外部電極となるべき導電性ペースト膜を形成した。
次に、導電性ペースト膜が形成された生のセラミック素体を、300℃〜500℃の温度範囲で脱脂処理し、その後、還元性雰囲気中において、トップ温度1200℃で焼成処理し、外部電極が形成された焼結後のセラミック素体を得た。
次に、上記セラミック素体を再酸化処理し、次いで、外部電極上に、Niめっき膜およびSnめっき膜を順次形成した後、セラミック素体の外表面上の、外部電極が配置されていない領域に、ガラスペーストを塗布し、これを焼き付けることによって、ガラスからなる耐湿層を形成した。
以上のようにして得られた各試料に係る正特性サーミスタについて、初期抵抗値を室温で測定するとともに、温度85℃、相対湿度85%の条件下で耐湿試験を1000時間実施した後の抵抗値を室温で測定し、抵抗値の変化率ΔR[%]を、
ΔR=[{(耐湿試験後の抵抗値)−(初期抵抗値)}/(初期抵抗値)]×100
の式により求めた。その結果が表1の「ΔR」の欄に示されている。
ΔR=[{(耐湿試験後の抵抗値)−(初期抵抗値)}/(初期抵抗値)]×100
の式により求めた。その結果が表1の「ΔR」の欄に示されている。
生のセラミック素体に含まれるセラミック材料におけるドナー元素の含有量は、前述した(Ba0.998Sm0.002)TiO3または(Ba0.998Nd0.002)TiO3の組成式からわかるように、Ti:1モルに対して、0.002モルであった。
他方、表1の「Ti:1モルに対するドナー元素含有量」の欄からわかるように、外部電極の形成のために用いられる導電性ペーストに含まれるセラミック材料におけるドナー元素含有量は、試料3および6では、上記0.002モルと同じであった。その結果、「ΔR」は比較的高く、よって、十分な耐湿性が得られていないことがわかった。これは、セラミック素体における外部電極と接する表面層部分が高密度化されなかったためであると推測できる。
これに対して、試料1、2、4および5では、表1の「Ti:1モルに対するドナー元素含有量」の欄に示すように、外部電極の形成のために用いられる導電性ペーストに含まれるセラミック材料におけるドナー元素含有量は、上記0.002モルより多かった。その結果、試料1、2、4および5の「ΔR」は、試料3および6の「ΔR」より低く、よって、試料1、2、4および5では、高い耐湿性が得られていることがわかった。これは、セラミック素体における外部電極と接する表面層部分がドナー元素の拡散によって高密度化されたためであると推測できる。なお、このことは、SEM像によって確認することができた。すなわち、セラミック素体における外部電極と接する表面層部分でのセラミックの粒径は、それ以外の残部でのセラミックの粒径に比べて明らかに小さく、粒成長が抑制されていることが確認された。また、ドナー元素の含有量は、SIMS(Secondary Ion Mass Spectrometry)により測定を行なうことで確認することができた。なお、ドナー元素の含有量の測定は、SAM(Scanning Auger Microprobe)、XPS(X-ray Photoelectron Spectroscopy)、WDX(Wavelength-dispersive X-ray spectrometry)によっても可能である。
また、ドナー元素としてSmを用いた試料1および2とNdを用いた試料4および5との間で、「ΔR」について有意差が認められなかった。このことは、ドナー元素として、SmおよびNdのいずれを用いてもよく、さらには、SmおよびNd以外のLa、ErおよびYのいずれを用いてもよいことを示唆するものである。
11 正特性サーミスタ
12 セラミック素体
13,14 内部電極
15,16 外部電極
17 耐湿層
18 表面層部分
19 残部
12 セラミック素体
13,14 内部電極
15,16 外部電極
17 耐湿層
18 表面層部分
19 残部
Claims (3)
- 正のサーミスタ特性を有するセラミック素体と、
前記セラミック素体の内部において、当該セラミック素体の一部を介して互いに対向するように配置された第1および第2の内部電極と、
前記セラミック素体の外表面上において、前記第1および第2の内部電極とそれぞれ電気的に接続されるように配置された第1および第2の外部電極と、
前記セラミック素体の外表面上の、前記外部電極が配置されていない領域に形成された耐湿層と、
を備え、
前記セラミック素体を、前記外部電極と接する表面層部分とそれ以外の残部とに分類したとき、前記表面層部分は前記残部より密度が高い、
正特性サーミスタ。 - 前記セラミック素体は、ドナー元素を含有するチタン酸バリウム系セラミックからなり、
前記セラミック素体におけるチタン元素の含有量に対するドナー元素の含有量の比率は、前記残部に比べて前記表面層部分の方が高い、
請求項1に記載の正特性サーミスタ。 - ドナー元素を含有し、焼成後に正のサーミスタ特性を発現するセラミック材料を含む、生のセラミック素体であって、内部に当該生のセラミック素体の一部を介して互いに対向するように第1および第2の内部電極が配置された、生のセラミック素体を用意する工程と、
導電性ペーストを用意する工程と、
前記生のセラミック素体の外表面上に、前記第1および第2の内部電極とそれぞれ電気的に接続される第1および第2の外部電極となるべき導電性ペースト膜を、前記導電性ペーストを用いて形成する工程と、
前記導電性ペースト膜が形成された前記生のセラミック素体を焼成し、それによって、前記第1および第2の外部電極が外表面上に形成された焼結後のセラミック素体を得る工程と、
前記セラミック素体の外表面上の、前記外部電極が配置されていない領域に耐湿層を形成する工程と、
を備え、
前記導電性ペーストは、前記生のセラミック素体に含まれるセラミック材料におけるドナー元素の含有率より高い含有率をもってドナー元素を含有するセラミック材料を含む、
正特性サーミスタの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012250752 | 2012-11-15 | ||
JP2012250752 | 2012-11-15 | ||
PCT/JP2013/069710 WO2014077004A1 (ja) | 2012-11-15 | 2013-07-21 | 正特性サーミスタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5943091B2 JP5943091B2 (ja) | 2016-06-29 |
JPWO2014077004A1 true JPWO2014077004A1 (ja) | 2017-01-05 |
Family
ID=50730929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014546891A Active JP5943091B2 (ja) | 2012-11-15 | 2013-07-21 | 正特性サーミスタおよびその製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5943091B2 (ja) |
KR (1) | KR101604576B1 (ja) |
CN (1) | CN104813418B (ja) |
DE (1) | DE112013005441B4 (ja) |
WO (1) | WO2014077004A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7131298B2 (ja) * | 2018-10-29 | 2022-09-06 | 株式会社村田製作所 | 電子部品 |
DE102022121865A1 (de) * | 2022-08-30 | 2024-02-29 | Tdk Electronics Ag | Monolithisches Funktionskeramikelement und Verfahren zur Herstellung einer Kontaktierung für eine Funktionskeramik |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053134A (ja) * | 1991-06-24 | 1993-01-08 | Tokin Corp | 積層セラミツクコンデンサの外部電極の製造方法 |
JP2003017356A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 積層型電子部品およびその製法 |
JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
JP2006278557A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層セラミック電子部品 |
JP2007088182A (ja) * | 2005-09-21 | 2007-04-05 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
JP2012059786A (ja) * | 2010-09-06 | 2012-03-22 | Tdk Corp | セラミック積層ptcサーミスタ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3726035B2 (ja) * | 2001-05-25 | 2005-12-14 | 京セラ株式会社 | セラミック積層体の製法 |
US7089659B2 (en) | 2001-05-25 | 2006-08-15 | Kyocera Corporation | Method of producing ceramic laminates |
TW200903527A (en) | 2007-03-19 | 2009-01-16 | Murata Manufacturing Co | Laminated positive temperature coefficient thermistor |
-
2013
- 2013-07-21 JP JP2014546891A patent/JP5943091B2/ja active Active
- 2013-07-21 KR KR1020157011408A patent/KR101604576B1/ko active IP Right Grant
- 2013-07-21 CN CN201380059515.2A patent/CN104813418B/zh active Active
- 2013-07-21 DE DE112013005441.8T patent/DE112013005441B4/de active Active
- 2013-07-21 WO PCT/JP2013/069710 patent/WO2014077004A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053134A (ja) * | 1991-06-24 | 1993-01-08 | Tokin Corp | 積層セラミツクコンデンサの外部電極の製造方法 |
JP2003017356A (ja) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | 積層型電子部品およびその製法 |
JP2004015016A (ja) * | 2002-06-11 | 2004-01-15 | Murata Mfg Co Ltd | チップ型電子部品及びチップ型電子部品の製造方法 |
JP2004128488A (ja) * | 2002-09-10 | 2004-04-22 | Murata Mfg Co Ltd | チップ型電子部品 |
JP2006278557A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層セラミック電子部品 |
JP2007088182A (ja) * | 2005-09-21 | 2007-04-05 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
JP2012059786A (ja) * | 2010-09-06 | 2012-03-22 | Tdk Corp | セラミック積層ptcサーミスタ |
Also Published As
Publication number | Publication date |
---|---|
DE112013005441T5 (de) | 2015-08-13 |
CN104813418B (zh) | 2017-08-25 |
WO2014077004A1 (ja) | 2014-05-22 |
DE112013005441B4 (de) | 2022-01-05 |
KR20150064170A (ko) | 2015-06-10 |
CN104813418A (zh) | 2015-07-29 |
KR101604576B1 (ko) | 2016-03-17 |
JP5943091B2 (ja) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529486B2 (en) | Conductive paste for external electrode and method for manufacturing electronic component including the conductive paste for external electrode | |
US11605504B2 (en) | Multilayer electronic component and method for manufacturing multilayer electronic component | |
KR101721630B1 (ko) | 세라믹 전자 부품 및 그 제조 방법 | |
JP5870894B2 (ja) | セラミック電子部品及びその製造方法 | |
US9328014B2 (en) | Ceramic electronic component and glass paste | |
KR102285241B1 (ko) | 세라믹 다층 부품 및 세라믹 다층 부품의 제조 방법 | |
WO2013035516A1 (ja) | 積層型コイル部品 | |
JP2015035581A (ja) | セラミック電子部品およびその製造方法 | |
WO2015045625A1 (ja) | 積層セラミック電子部品 | |
KR102426098B1 (ko) | 칩형 세라믹 전자부품 | |
KR102449370B1 (ko) | 적층형 전자 부품 및 그 제조 방법 | |
JP2015026815A (ja) | セラミック電子部品およびその製造方法 | |
JP4868145B2 (ja) | セラミック電子部品及びその製造方法 | |
JP6394702B2 (ja) | チップ型セラミック半導体電子部品 | |
US20240021373A1 (en) | Capacitor component | |
JP5943091B2 (ja) | 正特性サーミスタおよびその製造方法 | |
JP2000049034A (ja) | セラミック電子部品及びその製造方法 | |
US9576729B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP4682214B2 (ja) | セラミック素子及びその製造方法 | |
JP7534987B2 (ja) | セラミック電子部品 | |
JP2006332236A (ja) | 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品 | |
JP4765321B2 (ja) | 導電性ペースト | |
JPH11232927A (ja) | 導電ペースト | |
JP2013168526A (ja) | 積層型電子部品及びその製造方法 | |
JP2023142120A (ja) | 積層セラミック部品の製造方法及び積層セラミック部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5943091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |